CN109962016B - 一种功率半导体器件的制备方法 - Google Patents
一种功率半导体器件的制备方法 Download PDFInfo
- Publication number
- CN109962016B CN109962016B CN201711432026.3A CN201711432026A CN109962016B CN 109962016 B CN109962016 B CN 109962016B CN 201711432026 A CN201711432026 A CN 201711432026A CN 109962016 B CN109962016 B CN 109962016B
- Authority
- CN
- China
- Prior art keywords
- field limiting
- limiting ring
- active region
- ring
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title description 3
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 63
- 238000002161 passivation Methods 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 239000011295 pitch Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种功率半导体器件的制备方法，其包括：在衬底中制作场限环和有源区，其中，场限环和有源区具有第二导电类型，有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件，本发明所提供的功率半导体器件制作方法由于各个场限环的间距之间还可以存在基于间距调整系数的函数关系，因此设计人员在对功率半导体器件进行设计制作时，通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数)，即可快速有效地调节场限环终端结构，从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。
Description
技术领域
本发明涉及半导体技术领域，具体地说，涉及一种功率半导体器件的制备方法。
背景技术
场限环技术是现代功率半导体器件(例如IGBT)一种常用的终端保护技术。该技术在器件有源区的外边缘引入一个或多个与硅衬底掺杂类型相反而杂质浓度远高于衬底浓度的环形区域(通常称之为“场限环”或“场环”)以提升器件阻断时的击穿电压。
当功率半导体器件关断承受反向偏压时，从有源区向外扩展的耗尽层延伸至场限环处会发生穿通，从而减小耗尽层边缘的曲率，使耗尽层的边缘变得相对平滑。减小耗尽层的曲率可有效减小电场集中所带来的负面影响，进而有效提升器件的击穿电压。
发明内容
为解决上述问题，本发明提供了一种功率半导体器件的制备方法，所述方法包括：
步骤一、在衬底中制作场限环和有源区，其中，所述场限环和有源区具有第二导电类型，所述有源区设置在所述场限环所形成的环形内部。
根据本发明的一个实施例，在所述步骤二中，在所述衬底中制作多个场限环，所述多个场限环围绕所述有源区环形分布。
根据本发明的一个实施例，所述多个场限环的环宽具有如下特征：
Wi+1＝Wi-K1
K1≥0
或，
Wi+1＝K2Wi
0＜K2≤1
其中，Wi+1和Wi分别表示沿所述有源区向所述场限环延伸方向第i+1个场限环的宽度和第i个场限环的宽度，K1表示第一环宽调整系数，K2表示第二环宽调整系数。
根据本发明的一个实施例，所述多个场限环的间距具有如下特征：
Gi+1＝Gi+K3
K3≥0
或，
Gi+1＝K4Gi
K4≥1
其中，Gi+1表示沿所述有源区向所述场限环延伸方向第i+1个场限环与第i个场限环的间距，Gi表示沿所述有源区向所述场限环延伸方向第i个场限环与第i-1个场限环的间距，K3表示第一间距调整系数，K4表示第二间距调整系数。
根据本发明的一个实施例，所述功率半导体器件满足如下电学特性：
Si＝Wi+Gi
其中，Ecri表示临界电场，K5表示校正因子，Vb表示击穿电压，Si表示沿所述有源区向所述场限环延伸方向第i个重复单元的宽度，Wi表示沿所述有源区向所述场限环延伸方向第i个场限环的宽度，Gi表示沿所述有源区向所述场限环延伸方向第i个场限环与第i-1个场限环的间距。
根据本发明的一个实施例，所述场限环由多个非连续的具有第二导电类型的导电部构成，所述导电部沿所述场限环的延伸方向间隔分布。
根据本发明的一个实施例，所述场限环由多个非连续的具有第二导电类型的导电部构成，所述导电部沿所述有源区向所述场限环延伸方向间隔分布。
根据本发明的一个实施例，所述场限环由多个非连续的具有第二导电类型的导电部构成，所述导电部沿所述场限环的延伸方向间隔分布且沿所述有源区向所述场限环延伸方向间隔分布。
根据本发明的一个实施例，在制作所述场限环和有源区前，还在功率半导体器件的边缘区域所对应的衬底位置处制作沟道截止环。
根据本发明的一个实施例，所述方法还包括：
步骤二、在所述衬底表面制作钝化层，所述钝化层覆盖所述场限环。
根据本发明的一个实施例，在制作所述钝化层的过程中，先后在所述衬底表面形成多层介质层，从而形成所述钝化层。
根据本发明的一个实施例，所述方法还包括：
步骤三、在所述有源区表面制作第一电极，所述第一电极与所述有源区电连接。
根据本发明的一个实施例，所述方法还包括：
步骤四、在所述衬底的背面制作具有第一导电类型的缓冲层。
根据本发明的一个实施例，在所述步骤四中，在制作缓冲层前，还在所述衬底的背面对所述衬底进行减薄处理。
根据本发明的一个实施例，所述方法还包括：
步骤五、在所述缓冲层表面制作具有第二导电类型的集电极层或阴极层。
根据本发明的一个实施例，所述方法还包括：
步骤六、获取制备得到的功率半导体器件的性能参数，并将所述性能参数与预设参考性能参数进行匹配，如果二者不匹配，则调整所述场限环的结构调节因子并重新执行所述步骤一。
相较于现有的功率半导体器件制作方法，本发明所提供的功率半导体器件制作方法中各个场限环的环宽之间存在基于环宽调整系数的函数关系，此外，各个场限环的间距之间还可以存在基于间距调整系数的函数关系，因此设计人员在对功率半导体器件进行设计制作时，通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数)，即可快速有效地调节场限环终端结构，从而获得各种具有不同环宽和环间距的终端结构作为非线性渐变场限环(Nonlinear Gradually-Varied Field Limiting Ring，简称为NGV-FLR)终端设计的备选方案。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：
图1至图8是根据本发明一个实施例的制备功率半导体器件的方法的实现流程示意图；
图9是根据本发明一个实施例的功率半导体器件的结构示意图；
图10是根据本发明一个实施例的场限环的形状示意图；
图11是根据本发明一个实施例的功率半导体器件的结构示意图；
图12是根据本发明一个实施例的功率半导体器件的结构示意图；
图13是根据本发明一个实施例的功率半导体器件的结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本发明实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本发明可以不用这里的具体细节或者所描述的特定方式来实施。
本发明提供了一种新的功率半导体器件以及制备该功率半导体器件的方法，该方法可以通过引入场限环结构调节因子来帮助设计人员快速、有效地调整终端结构，以便获得最佳的终端结构设计。
图1至图8示出了本实施例中制备功率半导体器件的方法的实现流程示意图。
如图1至图8所示，本实施例中，在制备功率半导体器件时，该方法后首先会在功率半导体器件的边缘区域所对应的衬底101的相应位置处制作沟道截止环102。其中，衬底101优选地具有第一导电类型。具体地，本实施例中，该方法优选地在芯片最边缘区域通过光刻、离子注入、推结等步骤来制作具有第一导电类型的沟道截止环102。例如，该方法所制作的沟道截止环可以为N+沟道截止环。
当然，在本发明的其它实施例中，该方法还可以采用其它合理方式来制作沟道截止环102，本发明不限于此。
在制作完成沟道截止环102后，该方法将会在衬底101中制作场限环103和有源区104。其中，制作得到的场限环103和有源区104均具有第二导电类型。本实施例中，该方法优选地利用非线性渐变场限环终端设计的光刻版图，通过光刻、场限环离子注入、推结等步骤来制作场限环103。
需要指出的是，在本发明的不同实施例中，功率半导体芯片中心的元胞区与终端区之间的过度区域(例如IGBT芯片元胞区外围的P+busbar区域)既可以与P+场限环同时制作形成，也可以在场限环制作完成之后在制作，本发明不限于此。同时，功率半导体芯片中心的有源区104(例如IGBT芯片的元胞区或是FRD芯片的有源区(P-区域)等)也可以在完成场限环的制作后制作形成，但是在此情况下，在场限环推结时必须扣除制作有源区的热预算。
如图2所示，本实施例中，该方法在衬底101中制作了多个场限环103，这些场限环103围绕有源区104环形分布，即这些场限环103以有源区104为中心形成逐级嵌套的结构。需要指出的是，本发明并不对上述场限环103的具体数量进行限定，在本发明的不同实施例中，根据实际需要，功率半导体器件中所形成的场限环103的数量可以为不同的合理值，本发明不限于此。
当然，在本发明的其它实施例中，根据实际需要，功率半导体器件中所形成的场限环103的数量还可以为一个。
在完成场限环103和有源区104的制作后，该方法会在衬底101的表面制作钝化层105。本实施例中，钝化层105分布在终端区，其能够有效覆盖场限环103。具体地，本实施例中，该方法在终端区优选地利用LPCVD等方法依次沉积多个介质层(例如第一介质层105a和第二介质层105b)来作为终端区域的钝化层105。钝化层105能够有效减少外来电荷等外部因素对终端表面电场的影响。
需要指出的是，在本发明的不同实施例中，该方法所制作的钝化层所包含的介质层的层数可以根据实际需要配置为不同的合理值(例如1或3以上等)，本发明不限于此。
随后，该方法会在有源区104表面制作第一电极106，第一电极106与有源区104电连接。本实施例中，第一电极106优选地为金属电极，该方法优选地通过在功率半导体芯片正面的有源区104的表面溅射Al等金属来制作正面金属电极(即第一电极106)。
在完成功率半导体芯片正面结构的制作后，该方法随后会进行功率半导体背面结构的制作。具体地，本实施例中，该方法首先会对衬底101的背面进行减薄处理，随后再在减薄后的衬底101的背面制作具有第一导电类型的缓冲层107。
需要指出的是，在本发明的其它实施例中，根据实际需要，该方法还可以不对衬底101的背面进行减薄处理，而是直接进行缓冲层107的制作。
本实施例中，缓冲层107优选地为N-缓冲层。缓冲层107也称为场截止层(即FS层)或软穿通层(即SPT层)，该方法优选地通过高能质子注入、退火等工艺来在衬底101的背面制作形成缓冲层107。当然，在本发明的其它实施例中，该方法还可以利用其它合理来制作缓冲层107，本发明不限于此。
需要指出的是，对于某些芯片(例如高压IGBT芯片或高压FRD芯片)，由于这些芯片的背面N-型缓冲层的结深较深，因此如果采用注入后推结工艺制作缓冲层107，那么则需要将缓冲层107的制作过程设置在场限环103的推结工艺之前进行。
对于IGBT芯片等芯片来说，该方法会在缓冲层107上制作具有第二导电类型的集电极层108。其中，该方法优选地通过在硅片背面进行P+层离子注入并采用激光退火或快速退火等工艺来激活杂质并形成位于缓冲层107表面的集电极层108。
而对于FRD芯片等芯片来说，该方法优选地通过在硅片背面进行N+层离子注入并采用激光退火或快速退火等工艺来激活杂质并形成位于缓冲层107表面的背面阴极层108。
在完成集电极层或阴极层的制作后，该方法会在集电极层或阴极层上制作第二电极109。具体地，本实施例中，第二电极109优选地为金属电极，该方法优选地通过在功率半导体芯片的背面溅射Al等金属来制作背面金属电极(即第二电极109)。
本实施例中，在完成一次功率半导体器件的制作后，该方法会获取制备得到的功率半导体器件的性能参数，并将该性能参数与预设参考性能参数进行匹配，如果二者不匹配，那么该方法则会调整场限环的制备参数(例如场限环的注入剂量和/或推结工艺等)，并重新进行功率半导体器件的制备。
具体地，本实施例中，该方法优选地根据制备得到的功率半导体器件的击穿电压、高温漏电流等性能参数以及这些参数与终端宽度等结构参数的折中关系来确定最佳的“NGV-FLR”终端结构。
值得特别指出的是，如果未获得最佳的“NGV-FLR”终端结构，那么该方法则可以根据已有的流片结果，并结合仿真来进一步调整场限环的注入剂量和/或推结工艺(例如推结的温度和/或时间等)，并重新流片制备“NGV-FLR”终端结构。随后再根据上述筛选原则挑选出最佳的“NGV-FLR”终端结构。通常，结合流片结果和仿真对限环注入剂量和/或推结工艺进行适当调整，即可快速获得最佳的“NGV-FLR”终端结构。
图9示出了本实施例所提供的功率半导体器件的结构示意图。如图9所示，本实施例中，功率半导体器件中所包含的多个场限环围绕有源区104环形分布。这些场限环的环宽具有如下特征：
Wi+1＝Wi-K1 (1)
K1≥0 (2)
其中，i＝1,2,...,n-1。
Wi+1和Wi分别表示沿所述有源区向场限环延伸方向第i+1个场限环的宽度和第i个场限环的宽度，K1表示第一环宽调整系数。
如果第一环宽调整系数K1取值为零，那么则表示各个场限环的环宽完全相等。而如果第一环宽调整系数K1取值大于零，那么则表示各个场限环的环宽沿有源区向场限环延伸方向呈线性减小的趋势。
需要指出的是，在本发明的其它实施例中，根据实际需要，上述多个场限环的环宽还可以具有如下特征：
Wi+1＝K2Wi (3)
0＜K2≤1 (4)
其中，K2表示第二环宽调整系数。
如果第二环宽调整系数K2的取值为1，那么则表示各个场限环的环宽完全相等。而如果第二环宽调整系数K2的取值大于零但小于1，那么则表示各个场限环的环宽沿有源区向场限环延伸方向呈非线性减小的趋势。
需要指出的是，在本发明的其它实施例中，上述多个场限环的环宽还可以具有基于环宽调整系数(例如第一环宽调整系数K1或第二环宽调整系数K2)的其它特征，以使得各个场限环的环宽相等或是沿有源区向场限环延伸方向呈线性或非线性减小的趋势。
同时，上述多个场限环的间距具有如下特征：
Gi+1＝Gi+K3 (5)
K3≥0 (6)
其中，Gi+1表示沿所述有源区向场限环延伸方向第i+1个场限环与第i个场限环的间距，Gi表示沿有源区向场限环延伸方向第i个场限环与第i-1个场限环的间距，K3表示第一间距调整系数。本实施例中，当i取值为1时，G1则表示沿有源区向场限环延伸方向第1个场限环与有源区的间距。
如果第一间距调整系数K3的取值为0，那么则表示各个场限环之间的间距以及场限环与有源区之间的间距相等。而如果第一间距调整系数K3的取值大于0，那么则表示各个场限环之间的间距沿有源区向场限环延伸方向线性递增。
需要指出的是，在本发明的其它实施例中，根据实际需要，上述多个场限环的间距还可以具有如下特征：
Gi+1＝K4Gi (7)
K4≥1 (8)
其中，K4表示第二间距调整系数。
如果第二间距调整系数K4的取值为1，那么则表示各个场限环之间的间距以及场限环与有源区之间的间距相等。而如果第二间距调整系数K4的取值大于1，那么则表示各个场限环之间的间距沿有源区向场限环延伸方向非线性递增。
需要指出的是，在本发明的其它实施例中，上述多个场限环的间距还可以具有基于间距调整系数(例如第一间距调整系数K3或第二间距调整系数K4)的其它特征，以使得各个场限环之间的间距以及场限环与有源区之间的间距相等或是各个场限环之间的间距沿有源区向场限环延伸方向递增。
本实施例中，各个场限环与前面的场限环的间隔构成一个重复单元。其中，第i个重复单元的宽度Si也就可以根据如下表达式计算得到：
Si＝Wi+Gi (9)
由于各个场限环的环宽相等或是沿有源区向场限环延伸方向递减而各个场限环之间的间距相等或沿有源区向场限环延伸方向递增，因此各个场限环的宽度既可能相等，也可能是沿有源区向场限环延伸方向递增，抑或是沿有源区向场限环延伸方向递减。
本实施例中，功率半导体器件满足如下电学特性：
Si＝Wi+Gi (11)
其中，Ecri表示临界电场，K5表示校正因子，Vb表示击穿电压，Si表示沿有源区向场限环延伸方向第i个重复单元的宽度，Wi表示沿有源区向场限环延伸方向第i个场限环的宽度，Gi表示沿有源区向场限环延伸方向第i个场限环与第i-1个场限环的间距。
本实施例中，校正因子K5优选的满足：
1≤K5≤10 (12)
当然，在本发明的其它实施例中，根据实际需要，校正因子K5的取值还可以配置为其它合理值，本发明不限于此。
从上述描述中可以看出，在本实施例所提供的功率半导体器件所采用的“非线性渐变场限环”的终端结构中，各个场限环的宽度从里到外(即沿有源区向场限环延伸方向)逐渐减小，具有非线性变窄的特点，而各场环宽度相等或者是宽度呈线性变窄均可视为其中的特殊情况。
相较于现有的功率半导体器件，本发明所提供的功率半导体器件制作方法中各个场限环的环宽之间存在基于环宽调整系数的函数关系，此外，各个场限环的间距之间还可以存在基于间距调整系数的函数关系，因此设计人员在对功率半导体器件进行设计制作时，通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数)，即可快速有效地调节场限环终端结构，从而获得各种具有不同环宽和环间距的终端结构作为NGV-FLR终端设计的备选方案。该“非线性渐变场限环”终端技术可广泛应用于电压等级在600V以上功率半导体器件(如IGBT、FRD等)的终端结构设计。
本实施例中，功率半导体器件中的各个场限环既可以是如图10所示的连续的环状结构，也可以是非连续的环状结构(即各个场限环的注入窗口不再是连续的)。
具体地，如图11所示，在本发明的一个实施例中，功率半导体器件中的各个场限环可以由多个非连续的具有第二导电类型的第一导电部110构成，这些第一导电部110沿场限环的延伸方向间隔分布。需要指出的是，根据实际需要，这些第一导电部110的宽度和/或间距既可以相同，也可以不相同。
再如图12所示，在本发明的一个实施例中，功率半导体器件中的各个场限环还可以由多个非连续的具有第二导电类型的第二导电部111构成。这些第二导电部111沿有源区向场限环延伸方向间隔分布，即各个场限环可以视为由多个相互平行的逐级嵌套的子环构成。需要指出的是，根据实际需要，这些第二导电部111的宽度和/或间距既可以相同，也可以不相同。
再如图13所示，在本发明的一个实施例中，功率半导体器件中的各个场限环还可以由多个非连续的具有第二导电类型的第三导电部112构成。第三导电部112沿场限环的延伸方向间隔分布且沿有源区向场限环延伸方向间隔分布。这样对于一个场限环来说，其也就可以视为由彼此间隔的第三导电部构成。需要指出的是，这些第三导电部的宽度和/或间距既可以相同，也可以不相同。
当然，在本发明的其它实施例中，各个场限环的结构还可以采用其它合理结构来实现，本发明不限于此。
应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构或处理步骤，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。
说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。
虽然上述示例用于说明本发明在一个或多个应用中的原理，但对于本领域的技术人员来说，在不背离本发明的原理和思想的情况下，明显可以在形式上、用法及实施的细节上作各种修改而不用付出创造性劳动。因此，本发明由所附的权利要求书来限定。
Claims (10)
1.一种功率半导体器件的制备方法，其特征在于，所述方法包括：
步骤一、在衬底中制作场限环和有源区，其中，所述场限环和有源区具有第二导电类型，所述有源区设置在所述场限环所形成的环形内部，其中，在所述衬底中制作多个场限环，所述多个场限环围绕所述有源区环形分布，
所述多个场限环的环宽具有如下特征：
Wi+1＝Wi-K1
K1≥0
或，
Wi+1＝K2Wi
0<K2≤1
其中，Wi+1和Wi分别表示沿所述有源区向所述场限环延伸方向第i+1个场限环的宽度和第i个场限环的宽度，K1表示第一环宽调整系数，K2表示第二环宽调整系数；
所述多个场限环的间距具有如下特征：
Gi+1＝Gi+K3
K3≥0
或，
Gi+1＝K4Gi
K4≥1
其中，Gi+1表示沿所述有源区向所述场限环延伸方向第i+1个场限环与第i个场限环的间距，Gi表示沿所述有源区向所述场限环延伸方向第i个场限环与第i-1个场限环的间距，K3表示第一间距调整系数，K4表示第二间距调整系数；
所述场限环由多个非连续的具有第二导电类型的第一导电部构成，所述第一导电部沿所述场限环的延伸方向间隔分布；或者，
所述场限环由多个非连续的具有第二导电类型的第二导电部构成，所述第二导电部沿所述有源区向所述场限环延伸方向间隔分布；或者，
所述场限环由多个非连续的具有第二导电类型的第三导电部构成，所述第三导电部沿所述场限环的延伸方向间隔分布且沿所述有源区向所述场限环延伸方向间隔分布。
2.如权利要求1所述的方法，其特征在于，所述功率半导体器件满足如下电学特性：
Si＝Wi+Gi
其中，Ecri表示临界电场，K5表示校正因子，Vb表示击穿电压，Si表示沿所述有源区向所述场限环延伸方向第i个重复单元的宽度，Wi表示沿所述有源区向所述场限环延伸方向第i个场限环的宽度，Gi表示沿所述有源区向所述场限环延伸方向第i个场限环与第i-1个场限环的间距。
3.如权利要求1或2所述的方法，其特征在于，在制作所述场限环和有源区前，还在功率半导体器件的边缘区域所对应的衬底位置处制作沟道截止环。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：
步骤二、在所述衬底表面制作钝化层，所述钝化层覆盖所述场限环。
5.如权利要求4所述的方法，其特征在于，在制作所述钝化层的过程中，先后在所述衬底表面形成多层介质层，从而形成所述钝化层。
6.如权利要求4所述的方法，其特征在于，所述方法还包括：
步骤三、在所述有源区表面制作第一电极，所述第一电极与所述有源区电连接。
7.如权利要求6所述的方法，其特征在于，所述方法还包括：
步骤四、在所述衬底的背面制作具有第一导电类型的缓冲层。
8.如权利要求7所述的方法，其特征在于，在所述步骤四中，在制作缓冲层前，还在所述衬底的背面对所述衬底进行减薄处理。
9.如权利要求7所述的方法，其特征在于，所述方法还包括：
步骤五、在所述缓冲层表面制作具有第二导电类型的集电极层或阴极层。
10.如权利要求1或2所述的方法，其特征在于，所述方法还包括：
步骤六、获取制备得到的功率半导体器件的性能参数，并将所述性能参数与预设参考性能参数进行匹配，如果二者不匹配，则调整所述场限环的结构调节因子并重新执行所述步骤一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711432026.3A CN109962016B (zh) | 2017-12-26 | 2017-12-26 | 一种功率半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711432026.3A CN109962016B (zh) | 2017-12-26 | 2017-12-26 | 一种功率半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109962016A CN109962016A (zh) | 2019-07-02 |
| CN109962016B true CN109962016B (zh) | 2021-03-23 |
Family
ID=67022159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711432026.3A Active CN109962016B (zh) | 2017-12-26 | 2017-12-26 | 一种功率半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109962016B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610635A (zh) * | 2012-03-26 | 2012-07-25 | 大连理工大学 | 一种高密度缓变场限环结构及其制造工艺 |
| CN104409477A (zh) * | 2014-11-21 | 2015-03-11 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN106409884A (zh) * | 2016-11-07 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件终端结构 |
-
2017
- 2017-12-26 CN CN201711432026.3A patent/CN109962016B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610635A (zh) * | 2012-03-26 | 2012-07-25 | 大连理工大学 | 一种高密度缓变场限环结构及其制造工艺 |
| CN104409477A (zh) * | 2014-11-21 | 2015-03-11 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN106409884A (zh) * | 2016-11-07 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109962016A (zh) | 2019-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406821B2 (en) | Method of fabricating a back-contact solar cell and device thereof | |
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| JP5527958B2 (ja) | 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置 | |
| US20060237813A1 (en) | Junction barrier schottky with low forward drop and improved reverse block voltage | |
| JP5697665B2 (ja) | 半導体装置 | |
| US8936964B2 (en) | Silicon carbide schottky-barrier diode device and method for manufacturing the same | |
| US20160155794A1 (en) | Power semiconductor device and method of fabricating the same | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN109962104B (zh) | 一种功率半导体器件 | |
| CN107393814B (zh) | 一种mos功率器件及其制备方法 | |
| JP2006165225A (ja) | 半導体装置 | |
| CN109962016B (zh) | 一种功率半导体器件的制备方法 | |
| CN112349771A (zh) | 一种碳化硅器件埋层型终端结构及其制备方法 | |
| CN108922888B (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN111129108A (zh) | 晶体管终端结构及其制造方法 | |
| CN116722028A (zh) | 一种碳化硅mosfet器件结构及制备方法 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN114361242A (zh) | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 | |
| CN112614895A (zh) | 一种多层外延超结结构vdmos的结构及其方法 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| US7291899B2 (en) | Power semiconductor component | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200909 Address after: Room 309, semiconductor third line office building, Tianxin high tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |