CN106409884A - 一种功率半导体器件终端结构 - Google Patents
一种功率半导体器件终端结构 Download PDFInfo
- Publication number
- CN106409884A CN106409884A CN201610976437.8A CN201610976437A CN106409884A CN 106409884 A CN106409884 A CN 106409884A CN 201610976437 A CN201610976437 A CN 201610976437A CN 106409884 A CN106409884 A CN 106409884A
- Authority
- CN
- China
- Prior art keywords
- junction
- extensibility
- field limiting
- limiting ring
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000005684 electric field Effects 0.000 abstract description 28
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 230000003313 weakening effect Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明公开一种功率半导体器件终端结构，包括多个场限环和与所述场限环横向连接的第一pn结延展区，所述第一pn结延展区与所述场限环的掺杂类型相同，且掺杂浓度低于所述场限环的掺杂浓度。所述功率半导体器件终端结构，通过设置与场限环横向连接的第一pn结延展区，延伸了场限环外边缘区域的pn结曲面，使各场限环都形成类似于JTE的结构，从而弱化场限环外边缘电场，实现提升整个终端结构的击穿电压，降低器件反向漏电流的目的。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种功率半导体器件终端结构。
背景技术
场限环技术是现代功率半导体器件(如IGBT)终端结构所常用的一种技术。采用场限环可以减小pn结曲面弯曲造成的电场集中，提高器件的击穿电压。
目前常用的场限环技术是通过在功率半导体器件的终端区域引入一个或多个与硅衬底掺杂类型相反但杂质浓度远高于衬底的环形区域(通常称之为场限环)，使器件在承受反向偏压时耗尽层扩展至这些环形区域发生穿通，从而延展器件终端区域的耗尽层，这样减小终端区域的电场集中，进而获得更高的击穿电压。
但是，场限环技术存在一个比较明显的问题，即在各场限环靠近芯片边缘的区域，电场集中的现象仍然比较明显，容易形成高电场。通常，这些高电场区域会先于终端结构的其它区域出现雪崩电离，导致漏电流增加，减小器件终端结构的击穿电压。在实现场限环掺杂浓度、结深、环宽等参数优化的情况下，通过调节场限环之间的间距可改变各环承受的电压，进而使各场限环的峰值电场比较接近，这样可以避免因某个别环承受的电压过高而过早发生雪崩击穿，导致终端结构的击穿电压不能达到预期。但即便做了这样的优化处理，终端结构击穿电压的提升仍然会受限于各场限环外边缘区域的峰值电场。
为解决上述问题，现在多家功率半导体厂商一般采用场板技术来改善这一情况。但是，简单的金属场板技术增加了制作成本但效果并不理想，而效果较好的“金属场板+多晶场板”技术又因为场限环与两种场板结构的整体设计复杂、工艺实现难度大等原因，造成设计和制造成本增加。
结终端扩展(JTE)技术也是功率半导体器件终端结构所常用的一种技术。该技术通过在器件的终端区域进行单区、双区或多区离子注入并推进，形成pn结终端扩展区域，拉伸反向偏压下形成的耗尽区，从而达到提升器件击穿电压的目的。但是，该技术的缺点是反向漏电流和结电容相对较大。
发明内容
本发明的目的是提供一种功率半导体器件终端结构，增大了击穿电压，减小了漏电流。
为解决上述技术问题，本发明实施例提供了一种功率半导体器件终端结构，包括多个场限环和与所述场限环横向连接的第一pn结延展区，所述第一pn结延展区与所述场限环的掺杂类型相同，且掺杂浓度低于所述场限环的的掺杂浓度。
其中，还包括与所述场限环或所述第一pn结延展区横向相邻且连接的第二pn结延展区，所述第二pn结延展区与所述第一pn结延展区的掺杂类型相同，且掺杂浓度低于所述第一pn结延展区的的掺杂浓度。
其中，多个所述第一pn结延展区或多个所述第二pn结延展区位于连接的所述场限环的相同位置。
其中，所述第一pn结延展区的结深大于所述场限环的结深，所述第二pn结延展区的结深小于所述场限环的结深，所述场限环的数量大于等于所述第一pn结延展区的数量或所述第二pn结延展区的数量。
其中，所述第一pn结延展区的结深小于所述场限环的结深，所述第二pn结延展区的结深小于所述第一pn结延展区的结深，所述场限环的数量大于等于所述第一pn结延展区的数量或所述第二pn结延展区的数量。
其中，所述第一pn结延展区与第二pn结延展区位于所述场限环的同侧或异侧面。
其中，所述第一pn结延展区与所述场限环的侧面和底面同时接触。
其中，所述第一pn结延展区为整体式第一pn结延展区或由多个结深相等的间隔分布的半径依次增大的第一pn结分延展区组成的第一pn结延展区。
本发明实施例所提供的功率半导体器件终端结构，与现有技术相比，具有以下优点：
本发明实施例提供的功率半导体器件终端结构，包括多个场限环和与所述场限环横向连接的第一pn结延展区，所述第一pn结延展区与所述场限环的掺杂类型相同，且掺杂浓度低于所述场限环的的掺杂浓度。
所述功率半导体器件终端结构，通过设置与场限环横向连接的第一pn结延展区，延伸了场限环外边缘区域的pn结曲面，使各场限环都形成类似于JTE的结构，从而弱化场限环外边缘电场，实现提升整个终端结构的击穿电压，降低器件反向漏电流的目的。同时不会大幅增加设计难度和制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的功率半导体器件终端结构的第一种具体实施方式的结构示意图；
图2为本发明实施例提供的功率半导体器件终端结构的第二种具体实施方式的结构示意图；
图3为本发明实施例提供的功率半导体器件终端结构的第三种具体实施方式的结构示意图；
图4为本发明实施例提供的功率半导体器件终端结构的第四种具体实施方式的结构示意图；
图5为本发明实施例提供的功率半导体器件终端结构的第五种具体实施方式的结构示意图；
图6为本发明实施例提供的功率半导体器件终端结构的第六种具体实施方式的结构示意图；
图7为本发明实施例提供的功率半导体器件终端结构的第七种具体实施方式的结构示意图；
图8为本发明实施例提供的功率半导体器件终端结构的第八种具体实施方式的结构示意图；
图9为本发明实施例提供的功率半导体器件终端结构的第九种具体实施方式的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1-9，图1为本发明实施例提供的功率半导体器件终端结构的第一种具体实施方式的结构示意图；图2为本发明实施例提供的功率半导体器件终端结构的第二种具体实施方式的结构示意图；图3为本发明实施例提供的功率半导体器件终端结构的第三种具体实施方式的结构示意图；图4为本发明实施例提供的功率半导体器件终端结构的第四种具体实施方式的结构示意图；图5为本发明实施例提供的功率半导体器件终端结构的第五种具体实施方式的结构示意图；图6为本发明实施例提供的功率半导体器件终端结构的第六种具体实施方式的结构示意图；图7为本发明实施例提供的功率半导体器件终端结构的第七种具体实施方式的结构示意图；图8为本发明实施例提供的功率半导体器件终端结构的第八种具体实施方式的结构示意图；图9为本发明实施例提供的功率半导体器件终端结构的第九种具体实施方式的结构示意图。
在一种具体实施方式中，功率半导体器件的纵向剖面，其纵向终端结构如下：
1)衬底(第一导电类型，N-)；
2)P+有源区(第二导电类型，P+)；
3)P+场限环(第二导电类型，P+)；
4)P-注入区(第二导电类型，P-)；
5)沟道截止环(第一导电类型，N+)
6)衬底表面的介质层1；
7)衬底表面的介质层2；
8)芯片正面电极(Metal)；
9)位于背面的增强型缓冲层(buffer)，数量大于或等于1(第一导电类型，N)；
10)位于背面的P+集电极区(第二导电类型，P+)。
在本发明中设置与多个场限环10和与所述场限环10横向连接的第一pn结延展区20，形成周期性的JTE结构，即在普通的场限环10终端结构基础上，通过特定工艺实现方法延展各场限环10靠近芯片边缘一侧的pn结，使单个场限环10形成类似于JTE结构，从而增大了耗尽层在场限环10外边缘的曲率半径，削弱了这一区域的电场集中，实现进一步增大击穿电压，减小漏电流的目的。
采用周期性的JTE终端结构，可以减小各场环区域外边缘的pn结曲率，提升终端结构的击穿电压；采用周期性的JTE终端结构，可以削弱各场环区域外边缘的电场，减小反向漏电流；采用周期性的JTE终端结构，可以避免场板技术所造成的工艺增加，降低了制造成本。
在一种具体实施方式中，所述功率半导体器件终端结构，包括多个场限环10和与所述场限环10横向连接的第一pn结延展区20，所述第一pn结延展区20与所述场限环10的掺杂类型相同，且掺杂浓度低于所述场限环10的掺杂浓度。
需要指出的是，在本发明中，所述场限环10的结深与有源区的结深可以相等，也可以不相等，这需要结合具体的工艺以及设计要求决定，本发明对此不作具体限定。
在一个实施例中，如图1所示，P+场限环10的数目(NP+)等于P-注入区的数目(NP-)，P-注入区即为第一pn结延展区10,这时NP+＝NP-。这样在每个场限环10的侧面更容易被击穿的位置设置一个第一pn结延展区10，就能够提高增大了耗尽层在该场限环10外边缘的曲率半径，削弱了这一区域的电场集中，实现进一步增大击穿电压，减小漏电流的目的。
在另一个实例中，为进一步增大耗尽层在场限环10外边缘的曲率半径，削弱了这一区域的电场集中，实现进一步增大击穿电压，减小漏电流的目的，如图2所示，对每个场限环10外边缘区域实行多级pn结延展区，其中场限环10(P+)与有源区的结深相同，而第一pn结延展区20(P-)的结深比场限环10的结深更深，第二级pn结延展区30(P--)则结深较场限环10的结深浅，之后还可实行多级pn结延展，每一级pn结的结深均比前一级的浅，从而实现减小其外边缘pn结曲率的目的。
其中，P+场限环10的数目(NP+)与第一pn结延展区20(P-)的数目(NP-)和第二级pn结延展区的数目(Np--)相等,即NP+＝NP-＝NP--。其中，第二pn结延展区30与所述场限环10或所述第一pn结延展区20横向相邻且连接，所述第二pn结延展区30与所述第一pn结延展区20的掺杂类型相同，且掺杂浓度低于所述第一pn结延展区20的的掺杂浓度。
一般多个所述第一pn结延展区20或多个所述第二pn结延展区30位于连接的所述场限环10的同侧，以降低电场的集中程度。例如，多个第一pn结延展区20都设置在场限环10的左侧，多个所述第二pn结延展区30设置在场限环10的右侧。这时由于相邻的场限环10在工作时电气参数比较接近，如在一个场限环10的左侧的电场比较集中，另一个场限环10的左侧的电场也会比较集中，同时由于同一批次的pn结延展区，如第一pn结延展区20，都是在同一工艺流程中进行设计的，例如掺杂。这样对排版等工艺步骤的要求就比较简单，降低工艺成本，而且最终制作的器件的均匀性比较好。
在又一个实施例中，对每个场限环10外边缘区域多级pn结延展，如图3，场限环10(P+)比有源区的结深更深，第一pn结延展区20(P-)比场限环10的结深浅，第二pn结延展区30(P--)则结深较第一的结深浅，之后可依次实行多级pn结延展，每一级pn结的结深均比前一级的浅，从而实现减小其外边缘pn结曲率的目的。
其中，P+场限环10的数目(NP+)与第一pn结延展区20(P-)注入区的数目(NP-)和第二pn结延展区30的数目(Np--)相等，即NP+＝NP-＝NP--。所述第一pn结延展区20与第二pn结延展区30位于所述场限环10的同侧。所述第一pn结延展区20与所述场限环10的侧面接触。
在本发明中，在第一pn结延展区20比场限环10的结深较深时，由于第一pn结延展区20与场限环10是横向相邻的，可以是第一pn结延展区20仅与场限环10的侧面接触，还可以是与同时与场限环10的侧面的底面接触，本发明对所述第一pn结延展区20与场限环10的结深的关系以及连接关系不做具体限定，根据实际需要的对场限环10的电场弱化需求确定。在本发明中，第一pn结延展区20、第二pn结延展区30可以是仅仅与场限环10接触，也可以是有部分区域重叠。实际在工艺制作时，会进行相邻区域的重叠，这样就会降低工艺难度，降低工艺成本，同时场限环10及其附近电场也不会发生突变。
对每个场限环10外边缘区域实行多级pn结延展还有其它的方式。如在又一实施例中，如图4所示，场限环10(P+)与有源区的结深相同，而第一pn结延展区20(P-)的结深比场限环10的结深更深，第二级pn结延展区(P--)则结深较场限环10的结深浅，之后还可实行多级pn结延展，每一级pn结的结深均比前一级的浅，从而实现减小其外边缘pn结曲率的目的。
其中，P+场限环10的数目(NP+)大于第一pn结延展区20(P-)的数目(NP-)和第二pn结延展区30的数目(Np--)，第一pn结延展区20(P-)的数目(NP-)等于第二pn结延展区30的数目(Np--)，即NP+>NP-＝Np--。
对每个场限环10外边缘区域多级pn结延展方式在再一实施例中，如图5所示，场限环10(P+)比有源区的结深更深，第一pn结延展区20(P-)比场限环10的结深浅，第二pn结延展区30(P--)则结深较第一pn结延展区20(P-)的结深浅，之后可依次实行多级pn结延展，每一级pn结的结深均比前一级的浅，从而实现减小其外边缘pn结曲率的目的。
其中，P+场限环10的数目(NP+)大于第一pn结延展区20(P-)的数目(NP-)和第二级pn结延展区的数目(Np--)，第一pn结延展区20(P-注入区的数目(NP-)等于第二级pn结延展区的数目(Np--)，即NP+>NP-＝Np--。
而对于每一级pn结延展区，可以有不同的设置方式。所述第一pn结延展区20可以为整体式第一pn结延展区20，也可以为由多个结深相等的间隔分布的半径依次增大的第一pn结分延展区组成的第一pn结延展区20，整体式第一pn结延展区20的设计工艺简单，而间隔分布的半径依次增大的第一pn结分延展区组成的第一pn结延展区20对弱化电场的能力更加精确。例如，可以通过测试获得单个第一pn结分延展区对电场的弱化能力，直接计算出需要的第一pn结分延展区的数量，然后进行下一步的工艺制作，这样能够可以更加合理有效的利用器件的空间。
而对于间隔分布的半径依次增大的第一pn结分延展区组成的第一pn结延展区20的分布情况，在一个实施例中，如图6所示为第一pn结延展区20(P-)的延展区域分布，并且P+场限环10的数目(NP+)等于第一pn结延展区20(P-)的数目(NP-)，即NP+＝NP-。在图6中的上侧的分布为俯视图，从其中可以看出，将每个第一pn结延展区20分为了m个横向长条平行的第一pn结分延展区，其中m为大于等于2的自然数，这样通过计算每一长条的第一pn结分延展区对与其最近的场限环10的电场能力，即可在另一器件中，在掺杂不变的前提下，控制第一pn结分延展区的数量来弱化场限环外边缘电场。或者是在第一pn结分延展区的数量和位置不变的前提下，通过改变掺杂浓度，精确改变弱化场限环外边缘电场的能力。
为进一步精确控制场限环10外边缘区域的电场，在又一个实施例中，如图7所示为第一pn结(P-)的延展区域分布，并且P+场限环10的数目(NP+)等于第一pn结延展区20(P-)注入区的数目(NP-)，即NP+＝NP-。这个将第一pn结延展区20分为m*m个第一pn结延展分区，使得控制该场限环10的能力再一步获得提升。其中，m为大于等于2的自然数。
而在本发明中第一pn结延展区20或第二pn结延展区30的数量不一定等于场限环10，只要能够将最容易击穿的场限环10的击穿电场提高即可提高整个器件的击穿电场，即只要在最需要提高击穿电场的位置设置第一pn结延展区20或第二pn结延展区30即可。如图8所示为一种第一pn结延展区20(P-)的区域分布，并且P+场限环10的数目(NP+)大于第一pn结延展区20(P-)注入区的数目(NP-)，即NP+>NP-。
如图9所示为另一种第一pn结延展区20(P-)的延展区域分布，并且P+场限环10的数目(NP+)大于第一pn结延展区20(P-)的数目(NP-)，即NP+＝NP-，第一pn结延展分区为m*m阵列分布的第一pn结延展分区，其中，m为大于等于2的自然数。
需要指出的是，在本发明中对于第一pn结延展区的设计并不一定是上述两种方式，还可以是环状间隔分布等其它的分布方式，本发明对此不做具体限定。
综上所述，本发明实施例提供的功率半导体器件终端结构，通过设置与场限环连接的第一pn结延展区，延伸了场限环外边缘区域的pn结曲面，使各场限环都形成类似于JTE的结构，从而弱化场限环外边缘电场，实现提升整个终端结构的击穿电压，降低器件反向漏电流的目的。同时不会大幅增加设计难度和制作成本。
以上对本发明所提供的功率半导体器件终端结构进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种功率半导体器件终端结构，其特征在于，包括多个场限环和与所述场限环横向连接的第一pn结延展区，所述第一pn结延展区与所述场限环的掺杂类型相同，且掺杂浓度低于所述场限环的的掺杂浓度。
2.如权利要求1所述的功率半导体器件终端结构，其特征在于，还包括与所述场限环或所述第一pn结延展区横向相邻且连接的第二pn结延展区，所述第二pn结延展区与所述第一pn结延展区的掺杂类型相同，且掺杂浓度低于所述第一pn结延展区的的掺杂浓度。
3.如权利要求2所述的功率半导体器件终端结构，其特征在于，多个所述第一pn结延展区或多个所述第二pn结延展区位于连接的所述场限环的相同位置。
4.如权利要求3所述的功率半导体器件终端结构，其特征在于，所述第一pn结延展区的结深大于所述场限环的结深，所述第二pn结延展区的结深小于所述场限环的结深，所述场限环的数量大于等于所述第一pn结延展区的数量或所述第二pn结延展区的数量。
5.如权利要求3所述的功率半导体器件终端结构，其特征在于，所述第一pn结延展区的结深小于所述场限环的结深，所述第二pn结延展区的结深小于所述第一pn结延展区的结深，所述场限环的数量大于等于所述第一pn结延展区的数量或所述第二pn结延展区的数量。
6.如权利要求4或5所述的功率半导体器件终端结构，其特征在于，所述第一pn结延展区与第二pn结延展区位于所述场限环的同侧或异侧面。
7.如权利要求6所述的功率半导体器件终端结构，其特征在于，所述第一pn结延展区与所述场限环的侧面和底面同时接触。
8.如权利要求7所述的功率半导体器件终端结构，其特征在于，所述第一pn结延展区为整体式第一pn结延展区或由多个结深相等的间隔分布的半径依次增大的第一pn结分延展区组成的第一pn结延展区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610976437.8A CN106409884B (zh) | 2016-11-07 | 2016-11-07 | 一种功率半导体器件终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610976437.8A CN106409884B (zh) | 2016-11-07 | 2016-11-07 | 一种功率半导体器件终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106409884A true CN106409884A (zh) | 2017-02-15 |
| CN106409884B CN106409884B (zh) | 2019-06-28 |
Family
ID=58015466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610976437.8A Active CN106409884B (zh) | 2016-11-07 | 2016-11-07 | 一种功率半导体器件终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409884B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103248A (zh) * | 2018-08-23 | 2018-12-28 | 深圳市南硕明泰科技有限公司 | 一种功率器件终端结构及其制备方法 |
| CN109962104A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件 |
| CN109962016A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件的制备方法 |
| CN110603645A (zh) * | 2017-05-08 | 2019-12-20 | 罗姆股份有限公司 | 半导体装置 |
| WO2023102324A1 (en) * | 2021-11-30 | 2023-06-08 | Wolfspeed, Inc. | Edge termination for power semiconductor devices and related fabrication methods |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220157951A1 (en) | 2020-11-17 | 2022-05-19 | Hamza Yilmaz | High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090302376A1 (en) * | 2008-05-28 | 2009-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104241338A (zh) * | 2014-09-29 | 2014-12-24 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
| WO2016043247A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-11-07 CN CN201610976437.8A patent/CN106409884B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090302376A1 (en) * | 2008-05-28 | 2009-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2016043247A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置 |
| CN104241338A (zh) * | 2014-09-29 | 2014-12-24 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110603645A (zh) * | 2017-05-08 | 2019-12-20 | 罗姆股份有限公司 | 半导体装置 |
| CN110603645B (zh) * | 2017-05-08 | 2023-09-19 | 罗姆股份有限公司 | 半导体装置 |
| CN109962104A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件 |
| CN109962016A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件的制备方法 |
| CN109962104B (zh) * | 2017-12-26 | 2021-03-02 | 株洲中车时代半导体有限公司 | 一种功率半导体器件 |
| CN109962016B (zh) * | 2017-12-26 | 2021-03-23 | 株洲中车时代半导体有限公司 | 一种功率半导体器件的制备方法 |
| CN109103248A (zh) * | 2018-08-23 | 2018-12-28 | 深圳市南硕明泰科技有限公司 | 一种功率器件终端结构及其制备方法 |
| WO2023102324A1 (en) * | 2021-11-30 | 2023-06-08 | Wolfspeed, Inc. | Edge termination for power semiconductor devices and related fabrication methods |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106409884B (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409884A (zh) | 一种功率半导体器件终端结构 | |
| US10797167B2 (en) | Superjunction semiconductor device and method of manufacturing the same | |
| CN102738212B (zh) | 边缘端接中产生鞍型结电场的改良型结构及方法 | |
| US10020388B2 (en) | Insulated gate bipolar transistor including charge injection regions | |
| CN103151384A (zh) | 一种半导体装置及其制造方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| KR20120131549A (ko) | 슈퍼정션 반도체 소자 및 그 제조방법 | |
| CN102184952A (zh) | 一种垂直电容耗尽型功率器件及制作方法 | |
| CN104205334A (zh) | 半导体装置 | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
| CN105118852A (zh) | 超结结构、超结mosfet及其制造方法 | |
| CN109119460A (zh) | 一种超结功率器件终端结构及其制备方法 | |
| CN106816468A (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN102751332A (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN108878534A (zh) | 超结结构及其制造方法 | |
| CN102610641A (zh) | 高压ldmos器件及其制造方法 | |
| CN102856380A (zh) | 一种沟槽式金属氧化物半导体场效应管 | |
| CN110518060B (zh) | 横向变掺杂结终端结构 | |
| CN105633153A (zh) | 超级结半导体器件及其形成方法 | |
| CN106328688A (zh) | 一种超结器件终端分压区的结构和制作方法 | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN103367144A (zh) | 沟槽式井区电场屏蔽功率mosfet结构及制作方法 | |
| CN102969315B (zh) | 一种逆导型集成门极换流晶闸管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191230 Address after: 412005 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co., Ltd Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC CO., LTD. |