CN110518060B - 横向变掺杂结终端结构 - Google Patents

横向变掺杂结终端结构 Download PDF

Info

Publication number
CN110518060B
CN110518060B CN201910845034.3A CN201910845034A CN110518060B CN 110518060 B CN110518060 B CN 110518060B CN 201910845034 A CN201910845034 A CN 201910845034A CN 110518060 B CN110518060 B CN 110518060B
Authority
CN
China
Prior art keywords
type semiconductor
conductive type
region
doping
laterally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910845034.3A
Other languages
English (en)
Other versions
CN110518060A (zh
Inventor
任敏
马怡宁
胡玉芳
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201910845034.3A priority Critical patent/CN110518060B/zh
Publication of CN110518060A publication Critical patent/CN110518060A/zh
Application granted granted Critical
Publication of CN110518060B publication Critical patent/CN110518060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种横向变掺杂结终端结构，包括场板、厚氧化层、第一导电类型半导体横向变掺杂区、第一导电类型半导体主结、第二导电类型半导体漂移区、第二导电类型半导体衬底、金属化漏极，第一导电类型半导体横向变掺杂区由若干个横向变掺杂子区所构成，当该终端结构承受反向耐压时，随着反向电压的增加，横向变掺杂区子区依次被完成耗尽，与常规VLD结构相比，本发明在低反偏电压下，只有少数横向变掺杂区参与耐压，减少了PN结面积，反向电流降低；正向导通时，本发明仅有与主结连在一起的第一段横向变掺杂区参与载流子注入，减小了终端区的非平衡载流子注入。

Description

横向变掺杂结终端结构
技术领域
本发明属于功率半导体器件技术领域，涉及一种横向变掺杂结终端结构。
背景技术
随着功率半导体器件应用领域的不断扩展，中高压产品也越来越多。对于中高压功率器件而言，器件耐压越高，对产品设计的要求就越高，投入的成本也会相应增大。为了获得较高的器件耐压，需要在器件边缘设计终端结构，缓解曲率效应造成的表面电场集中现象。除了常用的场限环+场板终端技术，R.Stengl在文献Stengl,R,and U.Gosele."Variation of lateral doping-A new concept to avoid high voltage breakdown ofplanar junctions."International Electron Devices Meeting IEEE,1985提出的横向变掺杂(Variable Lateral Doping，VLD)终端结构由于相对于场限环与场板技术大大减小了终端长度与芯片面积，并有效优化表面电场和体内电场，提高了耐压效率，降低了成产成本，被广泛用于功率MOSFET等器件。VLD终端通过设置合适的掩膜版窗口形状和窗口的参数值，在重掺杂的主结附近进行离子注入形成横向变掺杂结构，离主结越近的地方注入量越大，越远的地方注入量越小，并通过杂质的横向扩散使得注入的杂质连成一片。
VLD终端通过将变掺杂区完全耗尽，引入电荷来扩展耗尽区，抵消部分主结的电场线，从而有效缓解主结电场集中的问题，获得更加均匀的电场分布，得到近似矩形的表面电场分布，提高耐压。图1为一个采用常规VLD终端的功率器件示意图。由于传统VLD终端与主结连在一起，与主结电位一致，且VLD终端区面积大，在较低的反偏电压下也有较大的电容和较大的反向电流，降低器件可靠性；正向导通时，VLD终端区有较多的载流子注入，可能会影响到器件的反向恢复特性。
发明内容
为了解决上述问题，本发明提供一种横向变掺杂结终端新结构，该结构由若干段分离的横向变掺杂区组成的，且每段横向变掺杂区的杂质浓度向着远离主结的方向逐渐递减，相邻横向变掺杂区之间的漂移区上方引入场板，辅助耗尽漂移区。
为实现上述发明目的，本发明技术方案如下：
一种横向变掺杂结终端结构，包括场板1、厚氧化层2、第一导电类型半导体横向变掺杂区3、第一导电类型半导体主结4、第二导电类型半导体漂移区5、第二导电类型半导体衬底6、金属化漏极7，所述金属化漏极7位于第二导电类型半导体衬底6的背面，所述第二导电类型半导体漂移区5位于第二导电类型半导体衬底6的正面；所述厚氧化层2位于第二导电类型半导体漂移区5的上表面；所述场板1位于氧化层2上表面，且覆盖相邻第一导电类型半导体横向变掺杂区3之间的第二导电类型半导体漂移区5；所述第一导电类型半导体主结4位于第二导电类型半导体漂移区5顶部的一侧；所述第一导电类型半导体横向变掺杂区3位于第二导电类型半导体漂移区5上表面，所述第一导电类型半导体横向变掺杂区3由若干个横向变掺杂子区31、32、......3n所构成，所述横向变掺杂子区31、32、......3n彼此分离，其中第一横向变掺杂子区31与第一导电类型半导体主结4的外侧相连；所述每个横向变掺杂子区31、32、......3n内部的掺杂浓度均向着远离所述第一导电类型半导体主结4的方向逐渐递减；从第一横向变掺杂子区31到第n横向变掺杂子区3n，其平均掺杂浓度向着远离所述第一导电类型半导体主结4的方向逐渐递减；当该终端结构承受反向耐压时，随着反向电压的增加，所述横向变掺杂子区31、32......3n依次被完成耗尽。
所述第一导电类型半导体横向变掺杂区3杂质浓度分布为线性分布、或平方根分布。
所述的一种横向变掺杂结终端结构可以适用于不同种类功率器件，即只要改变元胞结构，如采用MOSFET器件元胞、IGBT器件元胞或二极管器件元胞结构。
本发明的工作原理如下：
如图2所示，本发明所提供的一种横向变掺杂结终端结构，在常规VLD结终端的基础上，将一段连续的横向变掺杂结构变为由几段横向变掺杂结构组成的分段式横向变掺杂结构区3，且相邻横向变掺杂结构之间上方设有多晶硅场板1，使第二导电类型半导体漂移区5表面处耗尽区向外延伸，辅助耗尽第二导电类型半导体漂移区5，并降低横向变掺杂结构边缘电场。当第一导电类型半导体主结4接高电位，金属化漏极7接地，主结处于导通状态时，如图3所示，常规VLD结终端结构由于和主结连在一起，与主结同为高电位，此时主结和VLD结终端结构共同参与正向导通，PN结结面积增大，终端区有较多的载流子注入，该结构在反向恢复的过程中将具有较差的反向恢复特性。与常规VLD结终端结构不同，图4中的分段式VLD结终端仅有第一横向变掺杂子区31与第一导电类型半导体主结4连在一起并参与载流子注入，减小了PN结结面积，控制了载流子注入，正向时存储的少子电荷变少，改善了该结构的反向恢复特性。当主结接地，金属化漏极7接高电位，器件处于反向耐压状态时，由于常规VLD结终端与主结电位相同，即使在较低的反偏电压下终端区也有较大的耗尽区面积，如图5所示，因此会有较大的反向电流，影响了器件可靠性；而本发明提供的横向变掺杂新结构由几段横向变掺杂区共同承受高压，随着反偏电压的增加，参与耐压的横向变掺杂区依次被耗尽，如图6.1-6.3所示，因此当在较低反偏电压下，终端区的耗尽区面积较小，从而减小了反向电流，提高了器件可靠性。另外，与场限环终端相比，本发明所提供的一种横向变掺杂结终端结构在反偏电压接近击穿电压时是全耗尽的，而场限环终端结构在在反偏电压接近击穿电压为非全耗尽的，如图7所示，因此本发明所提供的一种横向变掺杂结终端结构的长度将小于相同耐压的场限环终端，降低了成本。
本发明的有益效果为：本发明工艺实现简单，仅需要调整掩模版窗口大小及位置，不需要额外工艺步骤。与常规场限环结构相比，在反向偏压时，不同于场限环终端结构的非全耗尽，本发明的终端结构是全耗尽的，减小了终端长度，节约了芯片面积，降低了生产成本；与常规VLD结构相比，本发明在低反偏电压下，只有少数横向变掺杂区参与耐压，减少了PN结面积，反向电流降低；正向导通时，本发明仅有与主结连在一起的第一段横向变掺杂区参与载流子注入，减小了终端区的非平衡载流子注入。
附图说明
图1是常规VLD结终端结构示意图；
图2是本发明提供的一种横向变掺杂结终端新结构示意图；
图3是常规VLD结终端结构正向导通时非平衡载流子注入示意图；
图4是本发明提供的一种横向变掺杂结终端新结构正向导通时非平衡载流子注入示意图；
图5是常规VLD结终端结构在较低反偏电压下耗尽示意图。
图6.1-6.3是本发明提供的一种横向变掺杂结终端新结构随着反偏电压增加依次耗尽示意图；
图7是场限环终端结构在反偏电压下耗尽示意图；
图8是实施例的一种横向变掺杂结终端新结构掺杂浓度分布示意图。
1为场板，2为氧化层，3为第一导电类型半导体横向变掺杂区，4为第一导电类型半导体主结，5为第二导电类型半导体漂移区，6为第二导电类型半导体衬底，7为金属化漏极，31、32、......3n为横向变掺杂子区，其中31为第一横向变掺杂子区，32为第二横向变掺杂子区......3n为第n横向变掺杂子区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
一种横向变掺杂结终端结构，如图2所示，包括场板1、厚氧化层2、第一导电类型半导体横向变掺杂区3、第一导电类型半导体主结4、第二导电类型半导体漂移区5、第二导电类型半导体衬底6、金属化漏极7，所述金属化漏极7位于第二导电类型半导体衬底6的背面，所述第二导电类型半导体漂移区5位于第二导电类型半导体衬底6的正面；所述厚氧化层2位于第二导电类型半导体漂移区5的上表面；所述场板1位于氧化层2上表面，且覆盖相邻第一导电类型半导体横向变掺杂区3之间的第二导电类型半导体漂移区5；所述第一导电类型半导体主结4位于第二导电类型半导体漂移区5顶部的一侧；所述第一导电类型半导体横向变掺杂区3位于第二导电类型半导体漂移区5上表面，所述第一导电类型半导体横向变掺杂区3由若干个横向变掺杂子区31、32、......3n所构成，所述横向变掺杂子区31、32、......3n彼此分离，其中第一横向变掺杂子区31与第一导电类型半导体主结4的外侧相连；所述每个横向变掺杂子区31、32、......3n内部的掺杂浓度均向着远离所述第一导电类型半导体主结4的方向逐渐递减；从第一横向变掺杂子区31到第n横向变掺杂子区3n，其平均掺杂浓度向着远离所述第一导电类型半导体主结4的方向逐渐递减；当该终端结构承受反向耐压时，随着反向电压的增加，所述横向变掺杂子区31、32......3n依次被完成耗尽。
所述第一导电类型半导体横向变掺杂区3的掺杂浓度表示为N(x),其中x为从第一横向变掺杂子区31与第一导电类型半导体主结4交界点出发到第一导电类型半导体横向变掺杂区3上某一点的距离，如图8所示，随着x的增加，N(x)呈线性关系逐渐降低，其中N0为横向变掺杂结构区掺杂浓度峰值。
所述的一种横向变掺杂结终端结构适用于不同种类功率器件，改变元胞结构，如采用MOSFET器件元胞、IGBT器件元胞或二极管器件元胞结构。
在具体实施过程中，在基本结构不变的情况下，进行一定的变通设计，在没有背离本发明的精神下进行各种修饰或改变。如所述第一导电类型半导体横向变掺杂区3中每段横向变掺杂结构长度相同或不相同，相邻横向变掺杂结构之间间距可以相同或不相同。又如N(x)可以为线性分布、平方根分布等各种满足要求的杂质浓度分布。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (2)

1.一种横向变掺杂结终端结构，其特征在于：包括场板(1)、厚氧化层(2)、第一导电类型半导体横向变掺杂区(3)、第一导电类型半导体主结(4)、第二导电类型半导体漂移区(5)、第二导电类型半导体衬底(6)、金属化漏极(7)，所述金属化漏极(7)位于第二导电类型半导体衬底(6)的背面，所述第二导电类型半导体漂移区(5)位于第二导电类型半导体衬底(6)的正面；所述厚氧化层(2)位于第二导电类型半导体漂移区(5)的上表面；所述场板(1)位于厚氧化层(2)上表面，且覆盖相邻第一导电类型半导体横向变掺杂区(3)之间的第二导电类型半导体漂移区(5)；所述第一导电类型半导体主结(4)位于第二导电类型半导体漂移区(5)顶部的一侧；所述第一导电类型半导体横向变掺杂区(3)位于第二导电类型半导体漂移区(5)上表面，所述第一导电类型半导体横向变掺杂区(3)由若干个横向变掺杂子区(31、32、......3n)所构成，所述横向变掺杂子区(31、32、......3n)彼此分离，其中第一横向变掺杂子区(31)与第一导电类型半导体主结(4)的外侧相连；每个所述横向变掺杂子区(31、32、......3n)内部的掺杂浓度均向着远离所述第一导电类型半导体主结(4)的方向逐渐递减；从第一横向变掺杂子区(31)到第n横向变掺杂子区(3n)，其平均掺杂浓度向着远离所述第一导电类型半导体主结(4)的方向逐渐递减；当该终端结构承受反向耐压时，随着反向电压的增加，所述横向变掺杂子区(31、32、......3n)依次被完成耗尽。
2.根据权利要求1所述的一种横向变掺杂结终端结构，其特征在于：所述第一导电类型半导体横向变掺杂区(3)杂质浓度分布为线性分布、或平方根分布。
CN201910845034.3A 2019-09-07 2019-09-07 横向变掺杂结终端结构 Expired - Fee Related CN110518060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910845034.3A CN110518060B (zh) 2019-09-07 2019-09-07 横向变掺杂结终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910845034.3A CN110518060B (zh) 2019-09-07 2019-09-07 横向变掺杂结终端结构

Publications (2)

Publication Number Publication Date
CN110518060A CN110518060A (zh) 2019-11-29
CN110518060B true CN110518060B (zh) 2021-03-16

Family

ID=68630171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910845034.3A Expired - Fee Related CN110518060B (zh) 2019-09-07 2019-09-07 横向变掺杂结终端结构

Country Status (1)

Country Link
CN (1) CN110518060B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382653B (zh) * 2020-07-13 2024-02-23 电子科技大学 横向变掺杂终端结构及设计方法和制备方法
CN111755504B (zh) * 2020-07-13 2024-02-23 电子科技大学 一种横向变掺杂终端结构及设计方法和制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233714A1 (en) * 2010-03-24 2011-09-29 Fuji Electric Systems Co. Ltd. Semiconductor device
CN102842609A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 结终端延伸结构及其制造方法
CN103094350A (zh) * 2013-02-07 2013-05-08 南京邮电大学 一种高压ldmos器件
CN104704635A (zh) * 2012-10-02 2015-06-10 三菱电机株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233714A1 (en) * 2010-03-24 2011-09-29 Fuji Electric Systems Co. Ltd. Semiconductor device
CN102842609A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 结终端延伸结构及其制造方法
CN104704635A (zh) * 2012-10-02 2015-06-10 三菱电机株式会社 半导体装置及其制造方法
CN103094350A (zh) * 2013-02-07 2013-05-08 南京邮电大学 一种高压ldmos器件

Also Published As

Publication number Publication date
CN110518060A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
CN108198851B (zh) 一种具有载流子存储效应的超结igbt
US9461127B2 (en) Vertical power MOSFET having planar channel and its method of fabrication
CN102194858B (zh) 半导体装置
US20150221765A1 (en) Vertical power mosfet including planar channel and vertical field
US20070012983A1 (en) Terminations for semiconductor devices with floating vertical series capacitive structures
US20060255401A1 (en) Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN110518060B (zh) 横向变掺杂结终端结构
CN107564965B (zh) 一种横向双扩散mos器件
CN115241281A (zh) 功率半导体器件终端及制造方法
CN116469911A (zh) 一种igbt器件
CN106887451B (zh) 超结器件及其制造方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN203300654U (zh) 斜沟槽肖特基势垒整流器件
CN103681817B (zh) Igbt器件及其制作方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN108598152B (zh) 一种超结器件终端结构
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN107863378B (zh) 超结mos器件及其制造方法
CN106876441B (zh) 具有固定界面电荷场限环的功率器件
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN117497569B (zh) 一种双极性场效应管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210316

Termination date: 20210907

CF01 Termination of patent right due to non-payment of annual fee