CN112382653B - 横向变掺杂终端结构及设计方法和制备方法 - Google Patents

横向变掺杂终端结构及设计方法和制备方法 Download PDF

Info

Publication number
CN112382653B
CN112382653B CN202010668590.0A CN202010668590A CN112382653B CN 112382653 B CN112382653 B CN 112382653B CN 202010668590 A CN202010668590 A CN 202010668590A CN 112382653 B CN112382653 B CN 112382653B
Authority
CN
China
Prior art keywords
terminal
vld
type semiconductor
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010668590.0A
Other languages
English (en)
Other versions
CN112382653A (zh
Inventor
任敏
蓝瑶瑶
李吕强
郭乔
高巍
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010668590.0A priority Critical patent/CN112382653B/zh
Publication of CN112382653A publication Critical patent/CN112382653A/zh
Application granted granted Critical
Publication of CN112382653B publication Critical patent/CN112382653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于功率半导体器件技术领域，涉及一种横向变掺杂终端结构的设计方法的优化。本发明提出的一种横向变掺杂终端结构，通过优化终端区的掩膜版窗口宽度，改善VLD终端区掺杂浓度分布。改进后的横向变掺杂终端杂质浓度分布，能够获得更加均匀的表面电场分布，提高器件击穿电压，且实现简单，仅需要调整掩模版窗口大小，不需要额外工艺步骤。

Description

横向变掺杂终端结构及设计方法和制备方法
技术领域
本发明属于功率半导体器件技术领域，涉及一种横向变掺杂终端结构及设计方法、制备方法。
背景技术
功率半导体器件由元胞区域和终端区域组成，元胞区域的设计影响器件的阈值电压、导通电阻、电容、击穿电压等参数，终端区的设计主要影响器件的击穿电压。场限环和场板是最常用的终端结构，当器件的耐压要求较高时，场限环以及场板的数量随之增加，并且随着场限环数量增加，终端承受的耐压会趋于饱和，场限环及场板的数量增加使耐压的增量越来越小，在很大程度上会浪费芯片面积。在结终端延伸的技术基础上，研究者在1985年提出了利用多个渐变扩散窗口，通过离子注入技术以及高温推进，形成硅表面掺杂浓度渐变的横向变掺杂(Variation of Lateral Doping,VLD)终端结构。
VLD终端结构电势分布均匀，调节离子注入窗口的大小可有效调节掺杂结深以及掺杂的平滑，同时相比场限环加场板的终端结构大大提高了终端区域的面积利用率。VLD终端在设计过程中，关键问题和难点在于VLD的杂质浓度分布方式，若VLD终端末端电荷量过大，耐压时不能保证完全耗尽，多余的终端电荷产生较大的电场峰值，导致击穿点转移到VLD终端外侧，发生提前击穿；同理，当靠近主结的VLD终端部分电荷量过小时，无法为主结提供足够的电荷补偿，不能有效解决主结曲率效应造成的表面电场增大问题，使得击穿仍然发生在主结表面，耐压得不到提高。因此只有合适的杂质浓度分布才能发挥VLD终端最大的耐压作用。但是，对于VLD终端结构的设计，通常是采用仿真软件反复进行仿真迭代的方法，效率较低，且难于达到最优设计。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种横向变掺杂终端结构掩膜版窗口宽度设计的新方法，通过优化掩膜开口大小，进一步优化VLD终端的杂质浓度分布，改善终端区表面电场分布，从而使器件击穿电压提高，且设计效率也得到很大的提升。
为实现上述发明目的，本发明技术方案如下：
一种VLD终端结构，包括重掺杂第一导电类型半导体衬底1、重掺杂第一导电类型半导体衬底1的上表面的第一导电类型半导体漂移区2、所述第一导电类型半导体漂移区2上表面的第二导电类型半导体终端区3，所述第一导电类型半导体漂移区2的掺杂浓度为ND，以所述第二导电类型半导体终端区3的靠近有源区4一侧的起始位置为坐标原点，以所述第二导电类型半导体终端区3上表面为x轴，以靠近器件有源区4一侧、指向远离器件有源区4一侧为x轴正方向，第二导电类型半导体终端区3中某一点x的掺杂浓度C(x)满足：
LVLD为VLD终端总长度，C0为x轴坐标原点处的杂质浓度，CL为VLD终端末端处的杂质浓度。
作为优选方式，所述设计方法包括如下步骤：
(1)确定第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，将第一导电类型半导体漂移区2与第二导电类型半导体终端区3简化为P+N-型平行平面结，再根据耐压BV的要求，计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，并增加一定的设计余量；
(2)确定第二导电类型半导体终端区3的长度LVLD，第二导电类型半导体终端区3的长度LVLD介于和/>之间，其中EC为半导体材料的临界击穿电场；
(3)确定使横向变掺杂终端表面电场更均匀的杂质浓度分布所需的掩膜开口递减量δ的最优值，确定横向变掺杂终端长度LVLD后，根据掩膜版的开口工艺的宽度W限制，确定掩膜版注入窗口总数N为通过公式：
计算得到注入窗口递减量最大值δmax，因此采用0～δmax范围内相应的开口递减量δ不同取值，得到横向变掺杂终端不同的杂质浓度线性分布，对掩膜版注入窗口宽度递减量δ的不同取值进行VLD终端的仿真，根据仿真结果，最大击穿电压对应的即为最优窗口递减量δ值；
(4)确定所述横向变掺杂终端的掩模板设计，通过步骤(3)确定了掩膜版最优窗口递减量δ，以横向变掺杂终端区的靠近器件有源区一侧的起始位置为坐标原点，以横向变掺杂区域上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，第n个掩膜版注入窗口的宽度an满足：
作为优选方式，所述步骤(1)中通过将器件要求耐压BV代入以下公式计算得到第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND：
xd＝2.67×1010ND -7/8
计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，一般器件的耐压BV要求器件元胞区域的击穿电压为BV，考虑一些余量，还应大于要求BV，并且器件的击穿希望发生在元胞区域，因此终端区域的击穿电压要求高于元胞区域，所以在设计终端漂移区的厚度与掺杂浓度的过程中，将耐压值增加一定量后再代入公式进行计算。
作为优选方式，所述步骤(2)进一步为：
(2)确定第二导电类型半导体终端区3的长度；
最理想情况下，VLD终端区完全耗尽，且终端表面电场均匀分布，终端区表面电场用矩形分布近似，则最短终端区的长度通过公式进行计算：
最差情况下，VLD终端表面电场为三角形分布，则最长终端区的长度可以通过公式进行计算：
其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值约为2×105V/cm；
VLD终端长度为介于LVLD(min)和LVLD(max)之间的值。
作为优选方式，步骤(2)中LVLD取为LVLD(min)和LVLD(max)的平均值。
本发明还提供一种由上述设计方法得到的一种横向变掺杂终端结构。
作为优选方式，所述的一种横向变掺杂终端结构的制备方法，包括下工艺步骤：
(1)在第一导电类型半导体外延层2上生长一层牺牲氧化层；
(2)根据掩膜版最优窗口递减量δ值的最优设计制作掩膜版；
(3)光刻，刻蚀氧化层，露出离子注入窗口；
(4)离子注入，并通过高温退火使注入的杂质连成一片形成最终的横向变掺杂终端结构。
本发明的有益效果为：提供一种横向变掺杂终端结构掩膜版窗口宽度设计的新方法，通过优化终端区的掩膜版窗口宽度，改善VLD终端区掺杂浓度分布。改进后的横向变掺杂终端杂质浓度分布，能够获得更加均匀的表面电场分布，提高器件击穿电压，且实现简单，仅需要调整掩模版窗口大小，不需要额外工艺步骤。
附图说明
图1是本发明提出的一种横向变掺杂终端结构简化模型示意图。
图2是本发明提出的一种横向变掺杂终端结构以及掩膜版示意图。
图3是实施例1的一种横向变掺杂终端结构的击穿电压与掩膜窗口大小关系示意图。
1为重掺杂第一导电类型半导体衬底，2为第一导电类型半导体漂移区，3为第二导电类型半导体终端区，4为有源区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
设计一种满足耐压800V的横向变掺杂结构。如图2所示，包括重掺杂第一导电类型半导体衬底1、重掺杂第一导电类型半导体衬底1的上表面的第一导电类型半导体漂移区2、所述第一导电类型半导体漂移区2上表面的第二导电类型半导体终端区3，所述第一导电类型半导体漂移区2的掺杂浓度为ND，以所述第二导电类型半导体终端区3的靠近有源区4一侧的起始位置为坐标原点，以所述第二导电类型半导体终端区3上表面为x轴，以靠近器件有源区4一侧、指向远离器件有源4一侧为x轴正方向，第二导电类型半导体终端区3中某一点x的掺杂浓度C(x)满足：
LVLD为VLD终端总长度，C0为x轴坐标原点处的杂质浓度，CL为VLD终端末端处的杂质浓度。
本实施例还提供一种横向变掺杂终端结构的设计方法，包括如下步骤：
(1)确定第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，将第一导电类型半导体漂移区2与第二导电类型半导体终端区3简化为P+N-型平行平面结，再根据耐压BV的要求，计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，并增加一定的设计余量；
xd＝2.67×1010ND -7/8
计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，一般器件的耐压BV要求器件元胞区域的击穿电压为BV，考虑一些余量，还应大于要求BV，并且器件的击穿希望发生在元胞区域，因此终端区域的击穿电压要求高于元胞区域，所以在设计终端漂移区的厚度与掺杂浓度的过程中，将耐压值增加一定量后再代入公式进行计算。
(2)确定第二导电类型半导体终端区3的长度LVLD，
最理想情况下，VLD终端区完全耗尽，且终端表面电场均匀分布，终端区表面电场用矩形分布近似，则最短终端区的长度通过公式进行计算：
最差情况下，VLD终端表面电场为三角形分布，则最长终端区的长度可以通过公式进行计算：
其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值约为2×105V/cm；
VLD终端长度为介于LVLD(min)和LVLD(max)之间的值。
优选的，步骤(2)中LVLD取为LVLD(min)和LVLD(max)的平均值。
(3)确定使横向变掺杂终端表面电场更均匀的杂质浓度分布所需的掩膜开口递减量δ的最优值，确定横向变掺杂终端长度LVLD后，根据掩膜版的开口工艺的宽度W限制，确定掩膜版注入窗口总数N为通过公式：
计算得到注入窗口递减量最大值δmax，因此采用0～δmax范围内相应的开口递减量δ不同取值，得到横向变掺杂终端不同的杂质浓度线性分布，对掩膜版注入窗口宽度递减量δ的不同取值进行VLD终端的仿真，根据仿真结果，最大击穿电压对应的即为最优窗口递减量δ值；
(4)确定所述横向变掺杂终端的掩模板设计，通过步骤(3)确定了掩膜版最优窗口递减量δ，以横向变掺杂终端区的靠近器件有源区一侧的起始位置为坐标原点，以横向变掺杂区域上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，第n个掩膜版注入窗口的宽度an满足：
本实施例还提供一种横向变掺杂终端结构的制备方法，包括下工艺步骤：
(1)在第一导电类型半导体外延层2上生长一层牺牲氧化层；
(2)根据掩膜版最优窗口递减量δ值的最优设计制作掩膜版；
(3)光刻，刻蚀氧化层，露出离子注入窗口；
(4)离子注入，并通过高温退火使注入的杂质连成一片形成最终的横向变掺杂终端结构。
具体的，本实施例中，将耐压为800V代入掺杂浓度以及漂移区厚度的计算公式，考虑一定的耐压余量，得到第一导电类型半导体漂移区2的掺杂浓度为1.9×1014cm-3，漂移区厚度为80um。重掺杂第一导电类型半导体衬底1的厚度取为10um。
第二导电类型半导体终端区3的长度LVLD可以通过公式算得，其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值约为2×105V/cm。将BV＝800V代入得VLD终端长度为40um，在设计中给LVLD增加50％的余量，所以最后终端长度LVLD为60um。
确定VLD终端掩膜开口递减量δ值，注入窗口最大宽度为5um，终端长度LVLD为60um，因此终端掩膜的遮挡数N为12，通过公式得注入窗口递减量最大值δmax约为0.41um。为了对比分析，分别用δ＝0.41、0.35、0.25、0.15和0.05设计VLD掩膜版进行耐压研究。将上述δ值分别代入下公式：
an＝5-nδ(n＝0，1，...，12)
就可以得到不同δ值所对应的不同的掩膜版窗口设计，对应掩膜版窗口宽度与其到主结距离的关系如图3所示，对应着不同的VLD终端杂质浓度分布。对不同掩膜版设计进行VLD终端的仿真，对应的击穿电压如图3所示，当δ＝0.25时，得到最优耐压值BV＝868V，超过平行平面结耐压的98％，当常规线性分布δ＝0.41时，耐压仅为BV＝845V。因此得到掩膜版窗口间距递减量的最优δ值为0.25。对于耐压满足800V的横向变掺杂终端掩膜版的窗口间距最优设计为满足公式：
an＝5-0.25nδ(n＝0，1，...，12)
an为x轴正方向第n个窗口的宽度。
本发明的工作原理：
如图1所示，终端深度与终端长度和耗尽线宽度相比可以忽略不计，用线段代替。图1所示模型中，将VLD终端近似为圆弧，O点为圆弧对应圆心，θ为圆心角，R为圆弧对应半径，C点为终端耗尽线在表面的位置。理想情况下，发生雪崩击穿时，VLD终端应当刚好完全耗尽。ODD1是一个极小角度dθ的扇形，假设扇形中代表一个极小dx的线段EE1与区域EE1DD1中的电荷量相等，在发生击穿时，VLD终端刚好可以全耗尽，以VLD终端区的靠近器件有源区一侧的起始位置为坐标原点，以VLD终端区上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向,可以由此得到式子：
Deff＝η(x)Dim
其中Dim，Deff分别为注入剂量和有效剂量，η(x)为比例因子，k(x)和L(x)分别为掩膜版阻挡部分和注入部分。经过一阶近似，最终得到VLD终端掩膜版注入窗口大小随距主结距离的增大而线性减小。具体实施方法如下：
an是第n个注入窗口的宽度，LVLD为VLD终端的长度，N是掩膜版阻挡部分的数量，δ是注入窗口间距递减量，掩膜版阻挡部分和注入部分两者宽度之和为定值LVLD/N。根据公式可以得到第n段的有效注入剂量为：
又因为掩膜版开孔宽度an为线性变化，因此通过以上掩膜版设计方法可以得到杂质浓度近似线性分布的VLD终端结构。杂质浓度分布的公式如下：
C0为x轴坐标原点处的杂质浓度，CL为x＝LVLD处的杂质浓度。横向耗尽宽度比VLD区域更大使得LVLD处的电荷量大于0，因此LVLD处的杂质浓度CL在0和C0之间有一个最优值。因此存在一个合适的窗口宽度递减量δ，能使线性变化的杂质浓度分布得到最优的击穿电压。所以，可以通过改变VLD窗口的递减量δ，来改变VLD终端的杂质浓度线性分布，使设计的横向变掺杂终端结构有最优的表面电场分布，从而使VLD终端的击穿电压提高。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种横向变掺杂终端结构，其特征在于：包括重掺杂第一导电类型半导体衬底(1)、重掺杂第一导电类型半导体衬底(1)的上表面的第一导电类型半导体漂移区(2)、所述第一导电类型半导体漂移区(2)上表面的第二导电类型半导体终端区(3)，所述第一导电类型半导体漂移区(2)的掺杂浓度为ND，以所述第二导电类型半导体终端区(3)的靠近有源区(4)一侧的起始位置为坐标原点，以所述第二导电类型半导体终端区(3)上表面为x轴，以靠近器件有源区(4)一侧、指向远离器件有源区(4)一侧为x轴正方向，第二导电类型半导体终端区(3)中某一点x的掺杂浓度C(x)满足：
LVLD为VLD终端总长度，C0为x轴坐标原点处的杂质浓度，CL为VLD终端末端处的杂质浓度。
2.权利要求1所述的一种横向变掺杂终端结构的设计方法，其特征在于包括如下步骤：
(1)确定第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND，将第一导电类型半导体漂移区(2)与第二导电类型半导体终端区(3)简化为P+N-型平行平面结，再根据耐压BV的要求，计算出第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND，并增加设计余量；
(2)确定第二导电类型半导体终端区(3)的长度LVLD，第二导电类型半导体终端区(3)的长度LVLD介于和/>之间，其中EC为半导体材料的临界击穿电场；
(3)确定使横向变掺杂终端表面电场更均匀的杂质浓度分布所需的掩膜开口递减量δ的最优值，确定横向变掺杂终端长度LVLD后，根据掩膜版的开口工艺的宽度W限制，确定掩膜版注入窗口总数N为通过公式：
计算得到注入窗口递减量最大值δmax，因此采用0～δmax范围内相应的开口递减量δ不同取值，得到横向变掺杂终端不同的杂质浓度线性分布，对掩膜版注入窗口宽度递减量δ的不同取值进行VLD终端的仿真，根据仿真结果，最大击穿电压对应的即为最优窗口递减量δ值；
(4)确定所述横向变掺杂终端的掩模板设计，通过步骤(3)确定了掩膜版最优窗口递减量δ，以横向变掺杂终端区的靠近器件有源区一侧的起始位置为坐标原点，以横向变掺杂区域上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，第n个掩膜版注入窗口的宽度an满足：
3.根据权利要求2所述的一种横向变掺杂终端结构的设计方法，其特征在于所述步骤(1)中通过将器件要求耐压BV代入以下公式计算得到第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND：
xd＝2.67×1010ND -7/8
计算出第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND，器件的耐压BV要求器件元胞区域的击穿电压为BV，考虑余量，还应大于要求BV，并且器件的击穿希望发生在元胞区域，因此终端区域的击穿电压要求高于元胞区域，所以在设计终端漂移区的厚度与掺杂浓度的过程中，将耐压值增加后再代入公式进行计算。
4.根据权利要求2所述的一种横向变掺杂终端结构的设计方法，其特征在于：所述步骤(2)进一步为：
(2)确定第二导电类型半导体终端区(3)的长度；
最理想情况下，VLD终端区完全耗尽，且终端表面电场均匀分布，终端区表面电场用矩形分布近似，则最短终端区的长度通过公式进行计算：
最差情况下，VLD终端表面电场为三角形分布，则最长终端区的长度通过公式进行计算：
其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值约为2×105V/cm；
VLD终端长度为介于LVLD(min)和LVLD(max)之间的值。
5.根据权利要求4所述的一种横向变掺杂终端结构的设计方法，其特征在于：步骤(2)中LVLD取为LVLD(min)和LVLD(max)的平均值。
6.一种横向变掺杂终端结构，其特征在于由权利要求2至5任意一项所述设计方法得到。
7.权利要求6所述的一种横向变掺杂终端结构的制备方法，其特征在于包括下工艺步骤：
(1)在第一导电类型半导体漂移区(2)上生长一层牺牲氧化层；
(2)根据掩膜版最优窗口递减量δ值的最优设计制作掩膜版；
(3)光刻，刻蚀氧化层，露出离子注入窗口；
(4)离子注入，并通过高温退火使注入的杂质连成一片形成最终的横向变掺杂终端结构。
CN202010668590.0A 2020-07-13 2020-07-13 横向变掺杂终端结构及设计方法和制备方法 Active CN112382653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010668590.0A CN112382653B (zh) 2020-07-13 2020-07-13 横向变掺杂终端结构及设计方法和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010668590.0A CN112382653B (zh) 2020-07-13 2020-07-13 横向变掺杂终端结构及设计方法和制备方法

Publications (2)

Publication Number Publication Date
CN112382653A CN112382653A (zh) 2021-02-19
CN112382653B true CN112382653B (zh) 2024-02-23

Family

ID=74586389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010668590.0A Active CN112382653B (zh) 2020-07-13 2020-07-13 横向变掺杂终端结构及设计方法和制备方法

Country Status (1)

Country Link
CN (1) CN112382653B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564996B (zh) * 2023-05-11 2024-03-29 瑶芯微电子科技(上海)有限公司 多层外延超结场效应晶体管及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510549A (zh) * 2009-03-31 2009-08-19 电子科技大学 一种半导体横向器件
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN104756258A (zh) * 2012-10-11 2015-07-01 三菱电机株式会社 半导体器件及其制造方法
CN105304696A (zh) * 2015-10-29 2016-02-03 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法
CN109037310A (zh) * 2018-08-08 2018-12-18 电子科技大学 一种超结功率器件终端结构及其制备方法
CN110518060A (zh) * 2019-09-07 2019-11-29 电子科技大学 横向变掺杂结终端结构
CN110854180A (zh) * 2019-11-27 2020-02-28 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件
CN111326588A (zh) * 2020-03-11 2020-06-23 四川美阔电子科技有限公司 平面型场效晶体管及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465964B2 (en) * 2005-12-30 2008-12-16 Cambridge Semiconductor Limited Semiconductor device in which an injector region is isolated from a substrate
US8759935B2 (en) * 2011-06-03 2014-06-24 Infineon Technologies Austria Ag Power semiconductor device with high blocking voltage capacity
US9515136B2 (en) * 2014-06-18 2016-12-06 Stmicroelectronics S.R.L. Edge termination structure for a power integrated device and corresponding manufacturing process
CN106024866B (zh) * 2016-07-25 2019-03-29 电子科技大学 一种功率半导体器件的沟槽型终端结构
US10340332B2 (en) * 2016-09-17 2019-07-02 University Of Electronic Science And Technology Of China Folded termination with internal field plate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510549A (zh) * 2009-03-31 2009-08-19 电子科技大学 一种半导体横向器件
CN104756258A (zh) * 2012-10-11 2015-07-01 三菱电机株式会社 半导体器件及其制造方法
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN105304696A (zh) * 2015-10-29 2016-02-03 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法
CN109037310A (zh) * 2018-08-08 2018-12-18 电子科技大学 一种超结功率器件终端结构及其制备方法
CN110518060A (zh) * 2019-09-07 2019-11-29 电子科技大学 横向变掺杂结终端结构
CN110854180A (zh) * 2019-11-27 2020-02-28 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件
CN111326588A (zh) * 2020-03-11 2020-06-23 四川美阔电子科技有限公司 平面型场效晶体管及其制作方法

Also Published As

Publication number Publication date
CN112382653A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
CN111755504B (zh) 一种横向变掺杂终端结构及设计方法和制备方法
CN107768428B (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN104992978B (zh) 一种射频ldmos晶体管及其制造方法
CN112382653B (zh) 横向变掺杂终端结构及设计方法和制备方法
CN104952928A (zh) 一种栅漏电容缓变的超结功率器件及其制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN211295110U (zh) 一种优化电特性的dmos
EP1382071B1 (en) Double diffused field effect transistor having reduced on-resistance
CN109713029B (zh) 一种改善反向恢复特性的多次外延超结器件制作方法
US20210257461A1 (en) Method for forming super-junction corner and termination structure with graded sidewalls
CN109962104B (zh) 一种功率半导体器件
CN106328688A (zh) 一种超结器件终端分压区的结构和制作方法
CN116722028A (zh) 一种碳化硅mosfet器件结构及制备方法
CN115295417A (zh) 一种横向变掺杂高压ldmos及其制作方法
CN111081756B (zh) 一种优化米勒电容和导通压降的功率器件及制备方法
CN114497189A (zh) 一种三结终端扩展结构的碳化硅功率二极管及其制备方法
CN103346155B (zh) 一种超势垒整流器件及其制造方法
CN111969061A (zh) 一种ldmos结构及其制作方法
CN109962016B (zh) 一种功率半导体器件的制备方法
CN217719615U (zh) 二极管
CN104218080A (zh) 射频ldmos器件及其制造方法
CN220121847U (zh) 一种浮栅型mosfet器件
CN111276544B (zh) 一种优化电特性的dmos及其制造方法
CN208674110U (zh) 一种sp超结mos结构
CN112349778B (zh) 一种具有hvbn结构的resurf ldmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant