CN105304696A - 半导体器件的横向变掺杂结终端结构及其制造方法 - Google Patents
半导体器件的横向变掺杂结终端结构及其制造方法 Download PDFInfo
- Publication number
- CN105304696A CN105304696A CN201510716907.2A CN201510716907A CN105304696A CN 105304696 A CN105304696 A CN 105304696A CN 201510716907 A CN201510716907 A CN 201510716907A CN 105304696 A CN105304696 A CN 105304696A
- Authority
- CN
- China
- Prior art keywords
- limiting ring
- field
- field limiting
- ring
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 239000007924 injection Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 230000009467 reduction Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种半导体器件的横向变掺杂结终端结构的制造方法，包括步骤：提供第一导电类型的衬底；在衬底表面形成场限环离子注入的掩膜，露出位于主结和截止环之间的多个场限环离子注入窗口；各个注入窗口的宽度和间距沿截止环指向主结的方向逐渐增大；通过所述掩膜进行场限环离子注入，注入第二导电类型的离子；进行热扩散，使通过掩膜注入的离子形成场限环。本发明还涉及一种半导体器件的横向变掺杂(VLD)终端结构。本发明将VLD终端结构离子注入浓度线性变化、终端技术效率高的优点和场限环承担耐压的优点很好地结合在一起，解决了常规VLD设计中耐压过于集中的问题，使耐压分布均匀，Idss有较大的减小，从而能制造出低成本、高可靠性的功率器件。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件的横向变掺杂(VLD)结终端结构，还涉及一种半导体器件的横向变掺杂结终端结构的制造方法。
背景技术
功率半导体器件有源区的边缘由于离子注入与扩散时所形成的圆柱结和球面结的电场集中效应，使得击穿电压降低较多。采用结终端技术可以将功率器件的击穿电压提高。功率半导体功率器件结终端技术有场板技术、场限环技术、磨角终端技术、沟槽终端技术、结终端扩展(JTE)技术、横向变掺杂等技术。在实际工艺过程中，由于工艺难度的限制，被广泛采用的是场板技术、场限环技术及二者结合的技术，磨角终端技术和沟槽终端技术由于工艺难度大而很少采用。但当前普遍采用的场限环终端或场限环与场板组合形成终端由于需要的环个数多而使终端的总长度很长，终端占有的面积增大而使器件成本提高。结终端扩展(JTE)技术虽然可使终端总长度比场限环终端有所减小，但其降低表面电场的效率不如VLD终端，使得JTE终端面积仍然偏大，生产成本仍然偏高。
横向变掺杂(VariationofLateralDoping,VLD)是功率器件终端技术中效率很高的一种，它是由Stengl等人于1985年提出来的。这种技术是用浓度或剂量线性变化的分布来获得表面均匀的电场。工艺实现上是用一系列开窗口的掩膜板注入一定剂量的杂质离子后经高温退火形成表面离子的线性分布。技术的关键在于掩膜板的制作。实际中可使用表面离子浓度分区的方法来达到效果和技术难度的折中，在离子分区的界面产生的附加场降低了主结的高电场，使表面场出现新的峰而分布趋于均匀。
VLD技术的关键在于掩膜板的制作。现有的VLD技术，掩膜板的难度极大，注入窗口难以排布均匀，且难以仿真。
发明内容
基于此，有必要提供一种使用结构较为简单的场限环离子注入的掩膜板进行制造的半导体器件的横向变掺杂结终端结构的制造方法。
一种半导体器件的横向变掺杂结终端结构的制造方法，包括步骤：提供第一导电类型的衬底；在衬底表面形成场限环离子注入的掩膜，露出位于主结和截止环之间的多个场限环离子注入窗口；各个注入窗口的宽度和间距沿截止环指向主结的方向逐渐增大；通过所述掩膜进行场限环离子注入，注入第二导电类型的离子；进行热扩散，使通过所述掩膜注入的离子形成场限环。
在其中一个实施例中，所述掩膜为二氧化硅材质的场限环掩膜，所述在衬底表面形成场限环离子注入的掩膜的步骤，是在热生长场氧化层并经光刻和刻蚀后作为所述场限环掩膜。
在其中一个实施例中，所述掩膜为光刻胶，所述在衬底表面形成场限环离子注入的掩膜的步骤之前，还包括预氧化生长注入缓冲层的步骤，所述进行热扩散的步骤之后还包括生长场氧化层的步骤。
在其中一个实施例中，所述预氧化生长注入缓冲层的步骤是生长厚度为400埃～500埃的氧化硅层。
在其中一个实施例中，所述通过掩膜进行场限环离子注入的步骤中，注入的剂量为1E12cm-2～5E12cm-2，注入的能量为60kev～100kev；所述进行热扩散的步骤中，扩散温度为1100℃～1150℃，扩散时间为90分钟～200分钟。
在其中一个实施例中，所述在衬底表面形成场限环离子注入的掩膜的步骤中，注入窗口的宽度为沿截止环指向主结的方向的等差数列，各个注入窗口的间距为4微米～10微米。
在其中一个实施例中，所述方法还包括形成场板结构的步骤，所述场板结构包括多晶硅场板，所述多晶硅场板一端位于所述场限环和截止环表面，另一端搭接在与所述场限环和截止环相邻的场氧化层上。
上述半导体器件的横向变掺杂结终端结构的制造方法，注入窗口只需沿一维方向(截止环——主结)进行宽度和间距的渐变，结构较为简单。
还有必要提供一种半导体器件的横向变掺杂结终端结构。
一种半导体器件的横向变掺杂结终端结构，所述结终端结构包括第一导电类型的衬底、衬底内第一导电类型的截止环、以及位于截止环和有源区的主结之间的VLD结，其特征在于，所述VLD结包括多个第二导电类型的场限环，且沿所述截止环指向所述主结的方向，各场限环的宽度、掺杂浓度、间距均逐渐增大；所述第一导电类型和第二导电类型为相反的导电类型。
在其中一个实施例中，所述终端结构还包括：场氧层，从各限环表面延伸至与其相邻的场限环表面；场板结构，包括多晶硅场板，所述多晶硅场板一端位于所述场限环和截止环上，另一端搭接在与所述场限环和截止环相邻的场氧化层上。
在其中一个实施例中，所述终端结构还包括形成于所述场氧化层上的介质层，所述场板结构还包括形成于所述场氧化层上的介质层，所述场板结构还包括金属场板，所述金属场板形成于所述场限环或截止环上，还形成于所述场限环或截止环旁边的介质层上。
上述半导体器件的横向变掺杂结终端结构，将VLD终端结构离子注入浓度线性变化、终端技术效率高(即所需终端长度小)的优点和场限环承担耐压的优点很好地结合在一起，解决了常规VLD设计中耐压过于集中的问题，使耐压分布均匀，漏电流Idss有较大的减小，从而能制造出低成本、高可靠性的功率器件。
附图说明
图1为功率半导体器件的有源区以及终端结构的俯视结构示意图；
图2是一实施例中半导体器件的横向变掺杂结终端结构的制造方法的流程图；
图3是一实施例中半导体器件的横向变掺杂结终端结构的示意图；
图4是一实施例中半导体器件的横向变掺杂结终端结构的示意图；
图5是半导体器件的横向变掺杂结终端结构在各场限环挨得过近时的一维表面电势分布图；
图6是在各场限环的间距合适的一实施例中横向变掺杂结终端结构的一维表面电势分布图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1为功率半导体器件100的有源区20以及终端结构30的俯视结构示意图。有源区20用于形成器件结构，形成的器件结构可以为IGBT或者VDMOS。终端结构30形成于有源区20的外围并包围整个有源区20。图2是一实施例中半导体器件的横向变掺杂结终端结构的制造方法的流程图，请一并结合图3来理解本发明。半导体器件的横向变掺杂结终端结构的制造方法包括下列步骤：
S110，提供衬底。
衬底10的材可以为硅、碳化硅、砷化镓、磷化铟或磷化镓等。在本实施例中，采用第一导电类型的硅衬底。
S120，在衬底表面形成场限环离子注入的掩膜。
掩膜34开有位于截止环38和有源区20的主结28(主结28位于有源区20和终端结构30的交界处附近)之间的多个场限环离子注入窗口33。通过设计场限环离子注入的掩膜版，使得各个注入窗口33的宽度和间距沿截止环38指向主结28的方向逐渐增大，如图3所示。掩膜34可以是光刻胶掩膜，也可以是二氧化硅掩膜，后文会通过具体的实施例进行进一步说明。
S130，通过掩膜进行场限环离子注入。
在掩膜34的掩蔽下，通过注入窗口33向衬底10内注入第二导电类型的离子。在本实施例中，第一导电类型为N型，第二导电类型为P型。
S140，进行热扩散与退火，使注入离子形成场限环。
由于各个注入窗口33的宽度和间距沿截止环38指向主结28的方向逐渐增大，因此在适当的温度下进行适当时间的扩散后，就会形成多个彼此交叠的场限环32，这些场限环32组成注入离子浓度呈线性变化的VLD结。
上述半导体器件的横向变掺杂结终端结构的制造方法，各个注入窗口33的宽度和间距沿主结28指向截止环38的方向逐渐减小。随着注入窗口33宽度的逐渐减小，经相同剂量、相同能量的离子注入并扩散后，各个注入窗口33的注入离子所形成的PN结(即场限环32)的结深逐渐减小，这样就能使注入离子在横向上的浓度是线性变化的，从而消除尖峰电场，使表面电场均匀，从而提高击穿电压。由于注入窗口33只需沿一维方向(截止环与主结的连线方向)进行宽度和间距的渐变，结构较为简单，解决了VLD终端技术中掩膜版设计难度大的难题。采用场限环离子注入的掩膜版，能够使用器件工艺与器件特性软件进行精确仿真，解决了传统的VLD终端技术中版图难以绘制、器件特性(特别是击穿电压)难以仿真的问题，从而能较有把握地对器件进行设计与制造，较好地进行功率器件VLD终端的设计、推广与制造。
在其中一个实施例中，掩膜34为二氧化硅掩膜，步骤S120中是在热生长场氧化层并经光刻和刻蚀后作为掩膜34。
在其中一个实施例中，掩膜34为光刻胶，在步骤S120之前先要预氧化生长一层注入缓冲层。该注入缓冲层可以为二氧化硅，厚度优选为400埃～500埃。而场氧层的生长放在步骤S140之后进行。实际生产中可以根据器件的工艺灵活选择是采用光刻胶还是二氧化硅作为掩膜34的材料。
在其中一个实施例中，衬底10为N-衬底，场限环32为P-环，主结28为P+结(掺杂浓度相对于场限环32而言是P+结)，截止环38为N+环。
按照传统的VLD理论，VLD结终端连成一个大的PN结，且结深逐渐减小。但发明人在实验中发现，当各场限环32间距较小或扩散时间较长时，各场限环32所形成的PN结会连到一起或者说交叠连成一片。这样所带来的一个问题是，这些P-环形成的一个大PN结和有源区的P+结(主结28)紧挨在一起，故这个大的P-环只承担极其微小的耐压或几乎不承担耐压，从而使耐压集中降落在耗尽层边界曲线外的硅表面上，如图4所示，其纵轴表示器件表面电势，横轴表示图3中的从左至右的横向距离。图4中的A表示连成一片的VLDP-环所承担的耐压，从图中可以看出其值极小，B表示耗尽层边界曲线外的硅表面所承担的耐压，其值极大。这样极易造成大的漏电流Idss，使器件工作时因发热严重而损坏。
对上述问题的一种改进措施是将步骤S140中热扩散的时间适当缩短。在其中一个实施例中，步骤S130的离子注入剂量为1E12cm-2～5E12cm-2(即1*1012～5*1012/平方厘米)，注入的能量为60kev～100kev(千电子伏)。步骤S140进行的扩散温度为1100℃～1150℃，扩散时间为90分钟～200分钟。还可以在进行掩膜设计时将相邻的注入窗口33的间距适当增大。在其中一个实施例中，步骤S120形成的注入窗口33的宽度可以设计成沿截止环38指向主结28的方向的等差数列，各个注入窗口33的间距可以为4微米～10微米。
这样处理以后，相邻的场限环32彼此只有少量交叠，仍然能使注入离子的表面浓度有一定的浓度梯度，从而消除尖峰电场，使表面电场均匀而提高击穿电压。同时，又能使各个P-环承担一定的耐压，从而使耗尽层边界曲线外的硅表面承担的耐压减小，因而使漏电流Idss减小，能减小器件工作时的温升，继而能提高器件的可靠性，延长器件的使用寿命。图5为一个具有8个场限环32的VLD结终端结构器件表面电势分布的一维仿真图，它是在器件电势分布二维仿真图上在半导体表面横切所得到的图形，图中的横轴表示沿器件表面横向方向的长度，纵轴表示沿器件表面电势的一维分布。图5中的1表示第一个P-环所在位置的电势，即第一个P-环所承担的耐压，从图中可以看出它所承担的耐压几乎为零，这是由于它与主结相连的缘故，因而，与主结相连的场限环又叫做过渡场限环。图5中的2表示第二个P-环所在位置的电势，第二个P-环所承担的耐压等于第二个P-环所在位置的电势减去第一个P-环所在位置的电势，……，8表示第八个P-环所在位置的电势，第八个P-环所承担的耐压等于第八个P-环所在位置的电势减去第七个P-环所在位置的电势，A表示耗尽层边界曲线外的硅表面所在位置的电势，耗尽层边界曲线外的硅表面所承担的耐压等于耗尽层边界曲线外的硅表面所在位置的电势减去第八个P-环所在位置的电势。这些P-环所承担的耐压较为均匀。由图可见，这种设计方法能使耐压分布均匀，解决上述设计中耐压过于集中的问题，使各个P-环承担一定的耐压，从而兼具场限环承担耐压的功能。
在其中一个实施例中，半导体器件的横向变掺杂结终端结构的制造方法形成场板结构的步骤。参见图3，在该实施例中，场板结构包括形成于截止环38和VLD结之间的多晶硅场板36。多晶硅场板36一端搭接在截止环38和VLD结之间的场氧化层上、另一端延伸至与该场氧化层相邻的场限环或截止环上。可以理解的，在该实施例中，图3的掩膜34为场氧化层(即使在使用光刻胶作为掩膜的实施例中，也仍然需要在相同位置生长场氧化层)。
参见图4，在另一个实施例中，还可以在其余的各个场限环32及其旁边的场氧化层上设置多晶硅场板36。
在其他实施例中，场板结构还包括金属场板，半导体器件的横向变掺杂结终端结构的制造方法还包括在场氧化层上形成介质层，并在介质层上形成金属场板的步骤。可以在介质层上开孔使得金属场板穿过介质层连至场限环的表面。介质层的材质可以选为磷硅玻璃(PSG)、无掺杂硅玻璃(USG)、硼磷硅玻璃(BPSG)等，也可以为USG与PSG或BPSG的双层复合材质。
场板结构可以将衬底10的体内电场部分转移到场氧化层，能进一步减小器件的漏电流Idss，制造出高可靠性的功率器件。由于各个场限环32的场板结构都有将衬底10的体内电场部分转移到体外的作用，因此在各个场限环32上均形成场板结构的实施例比单纯在截止环38和VLD结的最后一个场限环32之间形成场板结构的实施例有更高的耐压和更小的总漏电。
本发明还提供一种半导体器件的横向变掺杂结终端结构，参见图3，包括第一导电类型的衬底10、衬底内第一导电类型的截止环38、以及位于截止环38和有源区的主结28之间的VLD结。该VLD结包括多个第二导电类型的场限环32，且靠近截止环38的场限环32比起相对更靠近主结28的场限环32，其宽度、掺杂浓度、及与相邻场限环32的间距均更小。在图3所示实施例中，第一导电类型为N型，第二导电类型为P型。
横向变掺杂结终端结构还可以包括场板结构。在图3所示实施例中，场板结构包括多晶硅场板36。多晶硅场板36一端搭接在截止环38和VLD结的最后一个场限环32之间的场氧化层上、另一端延伸至与该场氧化层相邻的场限环或截止环上。多晶硅场板36可以将衬底10的体内电场部分转移到场氧化层，能进一步减小器件的漏电流Idss。
在其他实施例中，场板结构还包括金属场板，半导体器件的横向变掺杂结终端结构的制造方法还包括在场氧化层上形成介质层，并在介质层上形成金属场板的步骤。可以在介质层上开孔使得金属场板穿过介质层连至场限环的表面。
本发明将VLD结终端结构注入离子浓度线性变化、终端技术效率高(即所需终端长度小)的优点和场限环承担耐压的优点很好地结合在一起，解决了常规VLD设计中耐压过于集中的问题，使表面电场和耐压分布均匀，漏电流Idss有较大的减小，从而能制造出低成本、高可靠性的功率器件。
上述横向变掺杂结终端结构能极大地减小功率器件的终端总长度，减小终端面积，从而能减小芯片面积，较为显著地减小功率器件制造成本。如型号为2N50的器件采用本发明的横向变掺杂结终端结构后，器件的终端总长度可由常规场限环终端的220微米左右减小为100微米，终端长度减小约54.5％，芯片面积减小25.4％，可为公司较大幅度地减小生产成本。一种采用本发明横向变掺杂结终端结构的700V功率器件VLD终端总长170微米，而常规场限环终端总长通常为300微米左右,终端长度减小130微米，减小约43.3％。可见本发明特别是对于小电流功率器件，在减小芯片面积、节省制造成本上优势明显，对于大电流功率器件，也能使芯片总面积有5％—10％的减小。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件的横向变掺杂结终端结构的制造方法，包括步骤：
提供第一导电类型的衬底；
在衬底表面形成场限环离子注入的掩膜，露出位于主结和截止环之间的多个场限环离子注入窗口；各个注入窗口的宽度和间距沿截止环指向主结的方向逐渐增大；
通过所述掩膜进行场限环离子注入，注入第二导电类型的离子；
进行热扩散，使通过所述掩膜注入的离子形成场限环。
2.根据权利要求1所述的半导体器件的横向变掺杂结终端结构的制造方法，其特征在于，所述掩膜为二氧化硅材质的场限环掩膜，所述在衬底表面形成场限环离子注入的掩膜的步骤，是在热生长场氧化层并经光刻和刻蚀后作为所述场限环掩膜。
3.根据权利要求1所述的半导体器件的横向变掺杂结终端结构的制造方法，其特征在于，所述掩膜为光刻胶，所述在衬底表面形成场限环离子注入的掩膜的步骤之前，还包括预氧化生长注入缓冲层的步骤，所述进行热扩散的步骤之后还包括生长场氧化层的步骤。
4.根据权利要求3所述的半导体器件的横向变掺杂结终端结构的制造方法，其特征在于，所述预氧化生长注入缓冲层的步骤是生长厚度为400埃～500埃的氧化硅层。
5.根据权利要求1所述的半导体器件的横向变掺杂结终端结构的制造方法，其特征在于，所述通过掩膜进行场限环离子注入的步骤中，注入的剂量为1E12cm-2～5E12cm-2，注入的能量为60kev～100kev；所述进行热扩散的步骤中，扩散温度为1100℃～1150℃，扩散时间为90分钟～200分钟。
6.根据权利要求1所述的半导体器件的横向变掺杂结终端结构的制造方法，其特征在于，所述在衬底表面形成场限环离子注入的掩膜的步骤中，注入窗口的宽度为沿截止环指向主结的方向的等差数列，各个注入窗口的间距为4微米～10微米。
7.根据权利要求2所述的半导体器件的横向变掺杂结终端结构的制造方法，其特征在于，所述方法还包括形成场板结构的步骤，所述场板结构包括多晶硅场板，所述多晶硅场板一端位于所述场限环和截止环表面，另一端搭接在与所述场限环和截止环相邻的场氧化层上。
8.一种半导体器件的横向变掺杂结终端结构，所述结终端结构包括第一导电类型的衬底、衬底内第一导电类型的截止环、以及位于截止环和有源区的主结之间的VLD结，其特征在于，所述VLD结包括多个第二导电类型的场限环，且沿所述截止环指向所述主结的方向，各场限环的宽度、掺杂浓度、间距均逐渐增大；所述第一导电类型和第二导电类型为相反的导电类型。
9.根据权利要求1所述的半导体器件的横向变掺杂结终端结构，其特征在于，还包括：
场氧层，从各限环表面延伸至与其相邻的场限环表面；
场板结构，包括多晶硅场板，所述多晶硅场板一端位于所述场限环和截止环上，另一端搭接在与所述场限环和截止环相邻的场氧化层上。
10.根据权利要求9所述的半导体器件的横向变掺杂结终端结构，其特征在于，还包括形成于所述场氧化层上的介质层，所述场板结构还包括金属场板，所述金属场板形成于所述场限环或截止环上，还形成于所述场限环或截止环旁边的介质层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510716907.2A CN105304696B (zh) | 2015-10-29 | 2015-10-29 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510716907.2A CN105304696B (zh) | 2015-10-29 | 2015-10-29 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105304696A true CN105304696A (zh) | 2016-02-03 |
| CN105304696B CN105304696B (zh) | 2019-01-01 |
Family
ID=55201719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510716907.2A Active CN105304696B (zh) | 2015-10-29 | 2015-10-29 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304696B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091701A (zh) * | 2017-11-02 | 2018-05-29 | 全球能源互联网研究院有限公司 | 半导体器件及其制造方法 |
| CN108110040A (zh) * | 2017-11-02 | 2018-06-01 | 全球能源互联网研究院有限公司 | 功率半导体器件及其制造方法 |
| CN109962104A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件 |
| CN110491779A (zh) * | 2019-08-22 | 2019-11-22 | 吉林华微电子股份有限公司 | Vld终端的制造方法及vld终端 |
| CN110854180A (zh) * | 2019-11-27 | 2020-02-28 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN111554740A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件 |
| CN111554741A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件的制备方法 |
| CN111755504A (zh) * | 2020-07-13 | 2020-10-09 | 电子科技大学 | 一种横向变掺杂终端结构及设计方法和制备方法 |
| CN112310188A (zh) * | 2019-07-23 | 2021-02-02 | 珠海格力电器股份有限公司 | 横向变掺杂终端结构及其制造方法 |
| CN112382653A (zh) * | 2020-07-13 | 2021-02-19 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN113223945A (zh) * | 2021-04-28 | 2021-08-06 | 杰华特微电子股份有限公司 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
| CN113707711A (zh) * | 2021-08-20 | 2021-11-26 | 南瑞联研半导体有限责任公司 | 一种包含融合电阻的结终端结构及其制造方法 |
| CN114823857A (zh) * | 2022-04-27 | 2022-07-29 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110233714A1 (en) * | 2010-03-24 | 2011-09-29 | Fuji Electric Systems Co. Ltd. | Semiconductor device |
| CN102610635A (zh) * | 2012-03-26 | 2012-07-25 | 大连理工大学 | 一种高密度缓变场限环结构及其制造工艺 |
| CN103887331A (zh) * | 2012-12-21 | 2014-06-25 | 微机电科技香港有限公司 | 高压igbt器件的vld终端及其制备方法 |
-
2015
- 2015-10-29 CN CN201510716907.2A patent/CN105304696B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110233714A1 (en) * | 2010-03-24 | 2011-09-29 | Fuji Electric Systems Co. Ltd. | Semiconductor device |
| CN102610635A (zh) * | 2012-03-26 | 2012-07-25 | 大连理工大学 | 一种高密度缓变场限环结构及其制造工艺 |
| CN103887331A (zh) * | 2012-12-21 | 2014-06-25 | 微机电科技香港有限公司 | 高压igbt器件的vld终端及其制备方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110040A (zh) * | 2017-11-02 | 2018-06-01 | 全球能源互联网研究院有限公司 | 功率半导体器件及其制造方法 |
| CN108091701A (zh) * | 2017-11-02 | 2018-05-29 | 全球能源互联网研究院有限公司 | 半导体器件及其制造方法 |
| CN109962104A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件 |
| CN109962104B (zh) * | 2017-12-26 | 2021-03-02 | 株洲中车时代半导体有限公司 | 一种功率半导体器件 |
| CN112310188A (zh) * | 2019-07-23 | 2021-02-02 | 珠海格力电器股份有限公司 | 横向变掺杂终端结构及其制造方法 |
| CN110491779A (zh) * | 2019-08-22 | 2019-11-22 | 吉林华微电子股份有限公司 | Vld终端的制造方法及vld终端 |
| CN110854180A (zh) * | 2019-11-27 | 2020-02-28 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN110854180B (zh) * | 2019-11-27 | 2024-04-16 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN111554741A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件的制备方法 |
| CN111554740A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件 |
| CN111755504A (zh) * | 2020-07-13 | 2020-10-09 | 电子科技大学 | 一种横向变掺杂终端结构及设计方法和制备方法 |
| CN112382653A (zh) * | 2020-07-13 | 2021-02-19 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN112382653B (zh) * | 2020-07-13 | 2024-02-23 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN111755504B (zh) * | 2020-07-13 | 2024-02-23 | 电子科技大学 | 一种横向变掺杂终端结构及设计方法和制备方法 |
| CN113223945A (zh) * | 2021-04-28 | 2021-08-06 | 杰华特微电子股份有限公司 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
| CN113707711A (zh) * | 2021-08-20 | 2021-11-26 | 南瑞联研半导体有限责任公司 | 一种包含融合电阻的结终端结构及其制造方法 |
| CN113707711B (zh) * | 2021-08-20 | 2024-03-29 | 南瑞联研半导体有限责任公司 | 一种包含融合电阻的结终端结构及其制造方法 |
| CN114823857A (zh) * | 2022-04-27 | 2022-07-29 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105304696B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105304696A (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN102769037B (zh) | 减少表面电场的结构及横向扩散金氧半导体元件 | |
| CN103579301B (zh) | 用于高压半导体器件的拐角布局及其制备方法 | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| JP2007116190A (ja) | 半導体素子およびその製造方法 | |
| CN103579353B (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| JP2017112134A (ja) | 半導体装置 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN103700697A (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN101859703A (zh) | 低开启电压二极管及其制备方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN105185830B (zh) | 功率晶体管及其结终端结构 | |
| CN106328688A (zh) | 一种超结器件终端分压区的结构和制作方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN108054194B (zh) | 一种具有三维横向变掺杂的半导体器件耐压层 | |
| CN113725213B (zh) | 具有补偿阱可控硅结构的瞬态电压抑制保护器件及其制作方法 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN108054195A (zh) | 半导体功率器件及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| JP6362702B2 (ja) | バイポーラノンパンチスルーパワー半導体デバイス | |
| CN203690304U (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN104979214A (zh) | 一种超结结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |