CN111554741A - 功率半导体器件的制备方法 - Google Patents
功率半导体器件的制备方法 Download PDFInfo
- Publication number
- CN111554741A CN111554741A CN202010403809.4A CN202010403809A CN111554741A CN 111554741 A CN111554741 A CN 111554741A CN 202010403809 A CN202010403809 A CN 202010403809A CN 111554741 A CN111554741 A CN 111554741A
- Authority
- CN
- China
- Prior art keywords
- field
- substrate
- forming
- limiting ring
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims description 35
- 238000002513 implantation Methods 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 208000028659 discharge Diseases 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910006270 Li—Li Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009510 drug design Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种功率半导体器件的制备方法。该制备方法包括顺序形成有源区和终端区的步骤，形成终端区的步骤包括：在衬底上形成多个第一场板，各第一场板沿由有源区到终端区的方向间隔设置，且相邻各第一场板具有相等的第一间距，第一间距为0.1～8μm。对制备完成上述器件施加的偏置电压突变时，每个场板电容也将均匀的同时变化，从而不会造成电压在场板上的突变而导致的不稳定，降低了场板/场限环之间发生放电击穿的风险。此外，由于间隔设置的场板形成串联电容，从而能够牢牢地控制界面电势的梯度变化，进而能够消除外来的可动离子对终端电压的影响。
Description
技术领域
本发明涉及半导体器件技术领域，具体而言，涉及一种功率半导体器件的制备方法。
背景技术
IGBT(绝缘栅极双极晶体管)广泛应用于电力电子领域，是电流信号处理的核心开关器件，其具有输入阻抗高，导通压降低，非常适合大电流，高功率的信号处理，目前在电机控制、UPS,、逆变焊机、家用电器等领域中广泛应用。
功率半导体器件的芯片主要由两部分构成：一是有源区(也称为元包区)，在功率半导体器件正向导通时开通和关断电流；二是终端区，在功率半导体器件处于反正向阻断时联合元包区一起用于承担功率半导体器件的阻断电压。
由于功率半导体器件非常适合处理大电流高功率信号，导通电流从几安培到几百安培，阻断电压从几百伏特到几千伏特。阻断电压如果不稳定，很容易导致器件击穿失效，从而使整个设备故障甚至有爆炸的危险，因此提供可靠以及稳定的阻断电压是IGBT芯片设计的最核心要素之一。
然而，当器件的电压从零上升到最大电压或者从最大电压下降到零时，由于每个场限环和场板所承担的电压不一样，所以某些场板/场限环之间的电场变化会比较剧烈，所以场板/场限环之间容易发生放电击穿；并且，现有技术中场板之间的间距较宽，场板之间的电场线不完全处于水平面，从而存在发生钝化层击穿的风险，因此，目前功率半导体器件的终端需要较厚的钝化层作为保护和隔离。
发明内容
本发明的主要目的在于提供一种功率半导体器件的制备方法，以解决现有技术中功率半导体器件的终端容易发生放电击穿的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种功率半导体器件的制备方法，包括顺序形成有源区和终端区的步骤，形成终端区的步骤包括：在衬底上形成多个第一场板，各第一场板沿由有源区到终端区的方向间隔设置，且相邻各第一场板具有相等的第一间距，第一间距为0.1～8μm。
进一步地，在形成第一场板的步骤之前，制备方法还包括以下步骤：在衬底中形成场限环，以使场限环环绕有源区；在衬底上形成场隔离结构，以使场隔离结构与场限环接触设置，在形成第一场板的步骤之后，第一场板位于场隔离结构远离衬底的一侧。
进一步地，在衬底中形成场限环，以在由有源区到终端区的方向上，使场限环的掺杂浓度递减；或者在衬底中形成场限环，以在由有源区到终端区的方向上，使场限环与衬底之间形成的PN结结深递减；或者在衬底中形成场限环，以在由有源区到终端区的方向上，使场限环的掺杂浓度以及场限环与衬底之间形成的PN结结深均递减。
进一步地，在衬底中形成多个场限环，以在由有源区到终端区的方向上，各场限环沿间隔设置于衬底中，相邻各场限环的中心线的间距相等，且各场限环的宽度递减。
进一步地，形成场限环的步骤包括：在衬底表面设置掩膜结构，掩膜结构具有多个贯穿至衬底的环形注入窗口，各环形注入窗口环绕有源区，沿由有源区到终端区的方向各环形注入窗口的宽度递减；在衬底具有掩膜结构的一侧对注入窗口进行离子注入，以形成场限环；去除掩膜结构。
进一步地，沿由有源区到终端区的方向相邻各注入窗口的间距递增。
进一步地，相邻各注入窗口的中心位置间距为固定值。
进一步地，形成的各第一场板具有相同的第一宽度。
进一步地，第一场板为金属场板或多晶硅场板。
进一步地，在形成第一场板的步骤之后，制备方法还包括以下步骤：在第一场板远离场隔离结构的一侧形成层间介质层；在层间介质层远离第一场板的一侧形成多个第二场板，各第二场板沿由有源区到终端区的方向间隔设置，相邻各第二场板具有相等的第二间距，第二间距为0.1～8μm。
进一步地，形成的各第二场板具有相同的第二宽度。
进一步地，第一场板为多晶硅场板，第二场板为金属场板。
进一步地，在形成第一场板的步骤之后，制备方法还包括以下步骤：在第一场板远离衬底的一侧形成钝化层。
进一步地，钝化层的厚度为0.01～2μm。
应用本发明的技术方案，提供了一种功率半导体器件的制备方法，该方法通过在场隔离结构上形成等间距且间距很小(介于0.1～8μm之间)的第一场板，从而保证在器件承受电压时相邻的场板形成有效的电容，而且电容值近似相等，由于相邻场板形成的电容具有近似的电容值，使得每个电容能够承担的电压也近似，从而使得器件电压沿着场板到有源区也能够形成一个斜率一定的梯度变化。对制备完成上述器件施加的偏置电压突变时，每个场板电容也将均匀的同时变化，从而不会造成电压在场板上的突变而导致的不稳定，降低了场板之间发生放电击穿的风险。此外，由于间隔设置的场板形成串联电容，从而能够牢牢地控制界面电势的梯度变化，进而能够消除外来的可动离子对终端电压的影响。而且，由于有效电容的存在，表面电场线几乎完全处于水平方向，使得器件不需要太厚的或者特殊的钝化层来保护。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的功率半导体器件的制备方法中，在衬底中形成场限环后的基体剖面结构示意图，其中，沿由有源区到终端区的方向场限环与衬底之间形成的PN结结深递减；
图2示出了在本申请实施方式所提供的功率半导体器件的制备方法中，在衬底表面设置具有注入窗口的掩膜结构后的基体剖面结构示意图；
图3示出了图2中所示的功率半导体器件中b区域的局部放大示意图；
图4示出了在图3所示的衬底具有掩膜结构的一侧对注入窗口进行离子注入以形成场限环并去除掩膜结构后的基体剖面结构示意图，其中，沿由有源区到终端区的方向场限环的掺杂浓度递减；
图5示出了在图3所示的衬底具有掩膜结构的一侧对注入窗口进行离子注入以形成场限环并去除掩膜结构后的基体剖面结构示意图，其中，场限环为多个，在由有源区到终端区的方向上，各场限环的宽度递减；
图6示出了在图4所示的衬底上形成场隔离结构后的基体剖面结构示意图；
图7示出了在图6所示的场隔离结构远离衬底的一侧形成多个第一场板后的基体剖面结构示意图；
图8示出了图7中所示的功率半导体器件中a区域的局部放大示意图；
图9示出了在图8所示的第一场板远离场隔离结构的一侧形成钝化层后的基体剖面结构示意图；
图10示出了在图8所示的第一场板远离场隔离结构的一侧形成层间介质层后的基体剖面结构示意图；
图11示出了在图10所示的层间介质层远离第一场板的一侧形成多个第二场板后的一种基体剖面结构示意图；
图12示出了在图11所示的第二场板远离场隔离结构的一侧形成钝化层后的基体剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、场限环；30、场隔离结构；40、第一场板；50、层间介质层；60、第二场板；70、钝化层；100、掩膜结构；110、注入窗口。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
由于半导体器件在制造过程中的场氧氧化以及其他污染都会造成衬底和氧化层界面存在界面电荷，界面电荷的变化会影响场限环周围的电势线的弯曲分布从而影响终端的电压稳定；此外，随着时间以及环境的变化其他的一些可动离子也透过功率半导体器件外层的钝化层会到达界面，影响终端的电压稳定。功率半导体器件中，场板作用主要都是稳定和控制界面电荷的影响，从而保证器件在反向偏置时有很好且稳定的阻断电压。
终端承受电压的机理如下：当器件有正向偏置向反向偏置转化时，场限环的电压相对有源区电压逐渐升高到最终的反向偏置电压；当器件有反向偏置向正向偏置转化时，场限环的电压相对有源区电压逐渐降低到最终的正向偏置电压；每个场限环都承担一部分电压，加起来总的电压等于偏置电压，同理每个场板也承担一部分电压，加起来总的也等于偏置电压。并且，由于场板间间距较大，场板之间的电场线向外弯曲。
当功率半导体器件从零上升到最大电压或者从最大电压下降到零时，由于每个场限环和场板所承担的电压不一样，所以某些场板/场限环之间的电场变化会比较剧烈，所以场板/场限环之间容易发生放电击穿。
并且，场板之间间距较宽，场板之间的电场线不完全处于水平面，从而存在发生钝化层击穿的风险，因此，功率半导体器件通常需要较厚的钝化层作为保护和隔离。
本发明的申请人为了解决上述技术问题，提供了一种功率半导体器件的制备方法，包括顺序形成有源区和终端区的步骤，形成终端区的步骤包括：在衬底上形成多个第一场板，各第一场板沿由有源区到终端区的方向间隔设置，且相邻各第一场板具有相等的第一间距，第一间距为0.1～8μm。
上述方法通过在场隔离结构上形成等间距且间距很小(介于0.1～8μm之间)的第一场板，从而保证在器件承受电压时相邻的场板形成有效的电容，而且电容值近似相等，由于相邻场板形成的电容具有近似的电容值，使得每个电容能够承担的电压也近似，从而使得器件电压沿着场板到有源区也能够形成一个斜率一定的梯度变化。
对制备完成上述器件施加的偏置电压突变时，每个场板电容也将均匀的同时变化，从而不会造成电压在场板上的突变而导致的不稳定，降低了场板之间发生放电击穿的风险。
此外，由于间隔设置的场板形成串联电容，从而能够牢牢地控制界面电势的梯度变化，进而能够消除外来的可动离子对终端电压的影响。而且，由于有效电容的存在，表面电场线几乎完全处于水平方向，使得器件不需要太厚的或者特殊的钝化层来保护。
下面将结合附图1至图12更详细地描述根据本发明提供的功率半导体器件的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，在场隔离结构远离衬底的一侧形成多个第一场板，各第一场板沿由有源区到终端区的方向间隔设置，且相邻各第一场板具有相等的第一间距，第一间距为0.1～8μm。
在形成上述第一场板的步骤之前，本发明的上述制备方法还可以包括以下步骤：在衬底10中形成场限环20，以使场限环20环绕有源区，如图1至图5所示。
形成的上述场限环20可以是连续场限环，为了进一步降低场限环/场板之间发生放电击穿的风险，优选地，在衬底10中形成场限环20，以在由有源区到终端区的方向上，使场限环20的掺杂浓度递减；或者在衬底10中形成场限环20，以在由有源区到终端区的方向上，使场限环20与衬底10之间形成的PN结结深递减；或者在衬底10中形成场限环20，以在由有源区到终端区的方向上，使场限环20的掺杂浓度以及场限环20与衬底10之间形成的PN结结深均递减。
理想情况是使场限环20沿有源区到终端区的方向的注入深度均匀递减，从而使得场限环20与衬底10之间形成的PN结结深递减，如图1所示。上述连续场限环场限环20也可以沿有源区到终端区的方向的掺杂浓度均匀递减。
在上述形成连续场限环的步骤中，还可以通过使相邻各注入窗口110的中心位置间距为固定值，而沿有源区到终端区的方向各注入窗口110的宽度逐次递减，使得相邻注入窗口110的间距逐次递减，形成掺杂浓度呈梯度变化的场限环20。
形成的场限环20并不局限于上述连续场限环的结构，在另一种优选的实施方式中，在衬底10中形成多个场限环20，在由有源区到终端区的方向上，各场限环20间隔设置于衬底10中，相邻各场限环20的中心线的间距相等，且各场限环20的宽度递减。
在上述步骤S1之后，得到浓度梯度变化的连续场限环结构，或得到多个间隔的场限环20，上述场限环20能够使得器件电压沿着场限环20到有源区形成一个固定梯度变化。当对制备完成后的器件施加的偏置电压突变时，场限环20上的电压是均匀梯度变化，而且每个场板电容也将均匀的同时变化，从而不会造成电压在个别场限环20和场板上的突变而导致的不稳定，进一步降低了场板/场限环20之间发生放电击穿的风险。
为了形成上述场限环20，优选地，形成上述场限环20的步骤包括：在衬底10表面设置掩膜结构100，掩膜结构100具有多个贯穿至衬底10的环形注入窗口110，各环形注入窗口110环绕有源区，沿由有源区到终端区的方向各环形注入窗口110的宽度递减，如图2所示；在衬底10具有掩膜结构100的一侧对注入窗口110进行离子注入，以形成场限环20，然后去除掩膜结构100，如图4和图5所示。
在上述对对注入窗口110进行离子注入的步骤中，可以通过调整注入窗口110的间距和宽度，以得到连续场限环和间隔的多个场限环20，如图4中示出了场限环20沿由有源区到终端区的方向的掺杂浓度递减，而图5中示出了场限环20为多个，在由有源区到终端区的方向上，各场限环20间隔设置于衬底10中，相邻各场限环20的中心线的间距相等，且各场限环20的宽度递减。
本领域技术人员可以根据现有技术对上述掩膜结构100的材料进行合理选取，如上述掩膜结构100的材料可以为二氧化硅、光刻胶等；本领域技术人员也可以根据现有技术对上述离子注入的工艺条件进行合理设定，如上述离子注入的剂量为1E15～5E13，能量为20～150K。
图1、图4和图5中A到A＇之间场限环20的总电压VAA＇满足：
其中，
到
分别为沿由终端区指向有源区的方向通过各注入窗口110形成的场限环20区域分担的电压。
如图2和图3所示，掩膜结构100中相邻各注入窗口110具有中心线间距Di，在由有源区至终端区的方向上，各注入窗口110具有宽度Li，且相邻注入窗口110之间具有间距di，其中，由有源区到终端区方向上第i个注入窗口110满足：
D1＝L1+d1；
根据设计器件的电压等级，通过计算合理设计注入窗口110的参数(D1、L1和d1；Di、Li和di)，即可得到连续场限环，还可以通过增大注入窗口110的间距或减小注入窗口110的宽度，得到多个间隔的场限环20。
为了实现场限环20上电压稳定地梯度变化，同时便于工艺设计，在一个优选的实施例中，上述掩膜结构100中相邻各注入窗口110的宽度差值相同，此时，沿终端区指向有源区的方向各注入窗口110的宽度以固定值进行递增。
在上述优选的实施例中，掩膜结构100中相邻各注入窗口110具有相同的中心线间距D，在由有源区至终端区的方向上，各注入窗口110的宽度Li逐次递减，且相邻注入窗口110之间的间距di递增，规定掩膜结构100中相邻注入窗口110的宽度差值为固定值k，则由有源区到终端区方向上第i个注入窗口110满足：
D＝L1+d1；
Li-Li+1＝k；
根据设计器件的电压等级，通过计算合理设计注入窗口110的参数(D、L1和d1；D、Li和di)，即可得到掺杂浓度呈梯度变化的连续场限环，相邻各场限环20的中心线的间距相等，在由有源区到终端区的方向上，各场限环20的宽度递减。
采用上述设计思路，能够设计出掺杂浓度变化更为均匀的连续场限环，也可以设计出多个间隔的场限环20，且相邻各场限环20的宽度差值相同。
在形成上述场限环20的步骤之后，本发明的上述制备方法还包括以下步骤：在衬底10上形成场隔离结构30，以使场隔离结构30与场限环20接触设置，如图6所示。
在上述步骤S2中，本领域技术人员可以采用现有技术中常规的沉积工艺形成上述场隔离结构30，本领域技术人员还可以根据现有技术对形成上述场隔离结构30的材料进行合理选取，如上述场隔离结构30可以为SiO2。
在形成上述场隔离结构30的步骤之后，在场隔离结构30远离衬底10的一侧形成上述多个第一场板40，如图7所示。
在上述步骤S3中，本领域技术人员可以采用现有技术中常规的沉积工艺和刻蚀工艺形成上述第一场板40，上述第一场板40可以为金属场板，也可以为多晶硅场板。
为了避免场限环20与第一场板40之间电位偏差过大而造成的表面同一位置电场变化不均以及同步，在一个优选的实施例中，第一场板40宽度保持不变，且第一场板40与上述掩膜结构100中注入窗口110的数量相同。
在上述步骤S3中，如图7和图8所示，相邻各第一场板40具有相等的第一间距C1，相邻各第一场板40具有第一中心线间距Hi，且各第一场板40具有第一宽度Wi，其中，由有源区到终端区方向上第i个场板满足：
在一个优选的实施例中，使相邻各第一场板40具有相同的中心线间距H1，并使形成的各第一场板40具有相同的第一宽度W1，此时，相邻第一场板40之间的第一间距C1、上述H1和上述W1满足：
H1＝W1+C1。
根据设计器件的电压等级，通过计算合理设计第一场板40的参数(C1、Hi和Wi；C1、H1和W1)，得到具有串联耦合电容的场板结构。
采用上述设计思路，以3300V器件为例，可以设计出具有连续场限环和具有串联耦合电容的场板结构的功率半导体器件：D＝21μm，L1＝20μm；d1＝1μm；k＝0.4μm，C1＝0.5μm；W1＝20μm，从而得到非常稳定的终端结构。
在形成上述第一场板40的步骤之后，本发明的上述制备方法还可以包括以下步骤：在第一场板40远离衬底10的一侧形成钝化层70，如图9所示。由于上述第一场板40中有效电容的存在，使得器件表面电场线几乎完全处于水平方向，从而不需要太厚的或者特殊的钝化层70来保护，此时，上述钝化层70可以为现有技术中的常规材料如氮化硅，厚度优选为0.01～2μm。
本发明的上述终端区还可以采用多晶硅场板与金属场板的组合结构，为了得到上述双层场板，在一种优选的实施方式中，在形成上述第一场板40的步骤之后，本发明的上述制备方法还可以包括以下步骤：S4，在第一场板40远离衬底10的一侧形成层间介质层50，如图10所示；S5，在层间介质层50远离第一场板40的一侧形成多个第二场板60，如图11所示，各第二场板60沿由有源区到终端区的方向间隔设置，相邻各第二场板60具有相等的第二间距，第二间距为0.1～8μm。
在上述步骤S4中，本领域技术人员可以采用现有技术中常规的沉积工艺形成上述层间介质层50，本领域技术人员还可以根据现有技术对形成上述层间介质层50的材料进行合理选取，如上述层间介质层50可以为棚磷硅玻璃、二氧化硅等。
在上述步骤S5中，本领域技术人员可以采用现有技术中常规的沉积工艺和刻蚀工艺形成上述第二场板60，相邻各第二场板60的中心线间相等，可以使形成的各第二场板60具有相同的第二宽度，第二场板60的设计思路可以与第一场板40相同，在此不再赘述。
在本发明的一个实施例中，步骤S3中形成的第一场板40为多晶硅场板，步骤S5中形成的第二场板60为金属场板。在上述实施例中，由于金属场板通常具有比多晶硅场板更大的厚度，优选地，相邻各第二场板60的第二间距大于相邻各第一场板40第一间距。
为了避免金属场板与多晶硅场板之间电位偏差过大对器件的影响，在上述实施例中，优选地，金属场板与多晶硅场板的数量相同，或金属场板为n个，多晶硅场板为n+1个，n为大于1的自然数。
在本发明的一个实施例中，先后执行步骤S3和步骤S5，以使终端区同时包括第一场板40和第二场板60，各第一场板40具有相同的第一宽度，各第二场板60具有相同的第二宽度，各第一宽度与各第一间距的总和等于各第二宽度与各第二间距的总和。
在本发明的一个实施例中，先后执行步骤S3和步骤S5，以使终端区同时包括第一场板40和第二场板60，相邻各第一场板40之间的间隔区域与各第二场板60对应，且相邻各第二场板60之间的间隔区域对应各第一场板40，如图11所示。在上述实施例中，相邻各第一场板40之间的间隔区域可以对应各第二场板60的中线。
在本发明的另一个实施例中，先后执行步骤S3至步骤S5，以使终端区同时包括第一场板40和第二场板60，相邻各第一场板40之间具有第一间隔区域，相邻各第二场板60之间具有第二间隔区域，各第一间隔区域与各第二间隔区域一一对应设置。
当本发明的上述制备方法中先后形成第一场板40和上述第二场板60时，上述钝化层70还可以形成于第二场板60远离衬底10的一侧，如图12所示。由于上述第一场板40和第二场板60中有效电容的存在，使得器件表面电场线几乎完全处于水平方向，从而不需要太厚的或者特殊的钝化层70来保护，此时，上述钝化层70可以为现有技术中的常规材料如氮化硅，厚度优选为0.01～2μm。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
1、采用上述制备方法得到的器件中相邻场板形成的电容具有近似的电容值，使得每个电容能够承担的电压也近似，从而使得器件电压沿着场板到有源区也能够形成一个斜率一定的梯度变化，当器件偏置电压突变时，每个场板电容也将均匀的同时变化，从而不会造成电压在场板上的突变而导致的不稳定，降低了场板/场限环之间发生放电击穿的风险；
2、由于间隔设置的场板形成串联电容，从而能够牢牢地控制界面电势的梯度变化，进而能够消除外来的可动离子对终端电压的影响；
3、由于有效电容的存在，表面电场线几乎完全处于水平方向，使得器件不需要太厚的或者特殊的钝化层来保护；
4、通过使场限环沿远离有源区的方向掺杂浓度递减，或使该方向上的连续场限环与衬底之间形成的PN结结深递减，能够使得器件电压沿着场限环到有源区形成一个固定梯度变化，当器件偏置电压突变时，场限环上的电压是均匀梯度变化，而且每个场板电容也将均匀的同时变化，从而不会造成电压在个别场限环和场板上的突变而导致的不稳定，进一步降低了场板/场限环之间发生放电击穿的风险。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种功率半导体器件的制备方法，包括顺序形成有源区和终端区的步骤，其特征在于，形成所述终端区的步骤包括：
在衬底上形成多个第一场板，各第一场板沿由所述有源区到所述终端区的方向间隔设置，且相邻各第一场板具有相等的第一间距，第一间距为0.1～8μm。
2.根据权利要求1所述的制备方法，其特征在于，在形成所述第一场板的步骤之前，所述制备方法还包括以下步骤：
在衬底中形成场限环，以使所述场限环环绕所述有源区；
在衬底上形成场隔离结构，以使场隔离结构与场限环接触设置，
在形成所述第一场板的步骤之后，所述第一场板位于所述场隔离结构远离所述衬底的一侧。
3.根据权利要求2所述的制备方法，其特征在于，
在衬底中形成所述场限环，以在由所述有源区到所述终端区的方向上，使所述场限环的掺杂浓度递减；或者
在衬底中形成所述场限环，以在由所述有源区到所述终端区的方向上，使所述场限环与所述衬底之间形成的PN结结深递减；或者
在衬底中形成所述场限环，以在由所述有源区到所述终端区的方向上，使所述场限环的掺杂浓度以及所述场限环与所述衬底之间形成的PN结结深均递减。
4.根据权利要求2所述的制备方法，其特征在于，在衬底中形成多个所述场限环，以在由所述有源区到所述终端区的方向上，各所述场限环沿间隔设置于所述衬底中，相邻各所述场限环的中心线的间距相等，且各所述场限环的宽度递减。
5.根据权利要求2所述的制备方法，其特征在于，形成所述场限环的步骤包括：
在所述衬底表面设置掩膜结构，所述掩膜结构具有多个贯穿至衬底的环形注入窗口，各所述环形注入窗口环绕所述有源区，沿由所述有源区到所述终端区的方向各所述环形注入窗口的宽度递减；
在所述衬底具有所述掩膜结构的一侧对所述注入窗口进行离子注入，以形成所述场限环；
去除所述掩膜结构。
6.根据权利要求5所述的制备方法，其特征在于，沿由所述有源区到所述终端区的方向相邻各所述注入窗口的间距递增。
7.根据权利要求6所述的制备方法，其特征在于，相邻各注入窗口的中心位置间距为固定值。
8.根据权利要求1至7中任一项所述的制备方法，其特征在于，形成的各所述第一场板具有相同的第一宽度。
9.根据权利要求1至7中任一项所述的制备方法，其特征在于，所述第一场板为金属场板或多晶硅场板。
10.根据权利要求1至7中任一项所述的制备方法，其特征在于，在形成所述第一场板的步骤之后，所述制备方法还包括以下步骤：
在所述第一场板远离所述衬底的一侧形成层间介质层；
在所述层间介质层远离所述第一场板的一侧形成多个第二场板，各所述第二场板沿由所述有源区到所述终端区的方向间隔设置，相邻各所述第二场板具有相等的第二间距，所述第二间距为0.1～8μm。
11.根据权利要求10所述的制备方法，其特征在于，形成的各所述第二场板具有相同的第二宽度。
12.根据权利要求10所述的制备方法，其特征在于，所述第一场板为多晶硅场板，所述第二场板为金属场板。
13.根据权利要求1至7中任一项所述的制备方法，其特征在于，在形成所述第一场板的步骤之后，所述制备方法还包括以下步骤：
在所述第一场板远离所述衬底的一侧形成钝化层。
14.根据权利要求13所述的制备方法，其特征在于，所述钝化层的厚度为0.01～2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010403809.4A CN111554741A (zh) | 2020-05-13 | 2020-05-13 | 功率半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010403809.4A CN111554741A (zh) | 2020-05-13 | 2020-05-13 | 功率半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111554741A true CN111554741A (zh) | 2020-08-18 |
Family
ID=72006344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010403809.4A Pending CN111554741A (zh) | 2020-05-13 | 2020-05-13 | 功率半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111554741A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574400A (zh) * | 2003-06-11 | 2005-02-02 | 株式会社东芝 | 高耐压半导体器件 |
| JP2010050147A (ja) * | 2008-08-19 | 2010-03-04 | Panasonic Corp | 半導体装置 |
| CN101969069A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN111106168A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
-
2020
- 2020-05-13 CN CN202010403809.4A patent/CN111554741A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574400A (zh) * | 2003-06-11 | 2005-02-02 | 株式会社东芝 | 高耐压半导体器件 |
| JP2010050147A (ja) * | 2008-08-19 | 2010-03-04 | Panasonic Corp | 半導体装置 |
| CN101969069A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN111106168A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0132861B1 (en) | Semiconductor device comprising a field effect transistor | |
| KR100249505B1 (ko) | 수평형 이중 확산 전력 소자의 제조 방법 | |
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| TWI441335B (zh) | 溝渠式半導體元件及其製作方法 | |
| US7268395B2 (en) | Deep trench super switch device | |
| CN102208367B (zh) | 半导体装置的制造方法 | |
| JPH0336311B2 (zh) | ||
| US10600905B1 (en) | Trench MOSFET contacts | |
| JPH06169088A (ja) | 半導体装置及びその製造方法 | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN109698129B (zh) | 半导体器件结构及用于制造半导体器件结构的方法 | |
| JP4894097B2 (ja) | 半導体装置 | |
| KR20160055380A (ko) | 고전압 집적소자 및 그 제조방법 | |
| US9954118B2 (en) | Method of producing a high-voltage semiconductor drift device | |
| US20120292740A1 (en) | High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device | |
| US20070273006A1 (en) | Bipolar method and structure having improved bvceo/rcs trade-off made with depletable collector columns | |
| CN112582468A (zh) | Sgt器件及其制备方法 | |
| JPS62239561A (ja) | 半導体基板上に集積化された抵抗 | |
| JP2009009984A (ja) | 半導体装置及びその製造方法 | |
| CN111554741A (zh) | 功率半导体器件的制备方法 | |
| US4183036A (en) | Schottky-transistor-logic | |
| CN111554740A (zh) | 功率半导体器件 | |
| US7129542B2 (en) | High voltage semiconductor device having high breakdown voltage and method of fabricating the same | |
| CN216054724U (zh) | 低压放电管芯片 | |
| US9543288B2 (en) | Semiconductor isolation structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |