CN111755504B - 一种横向变掺杂终端结构及设计方法和制备方法 - Google Patents

一种横向变掺杂终端结构及设计方法和制备方法 Download PDF

Info

Publication number
CN111755504B
CN111755504B CN202010669592.1A CN202010669592A CN111755504B CN 111755504 B CN111755504 B CN 111755504B CN 202010669592 A CN202010669592 A CN 202010669592A CN 111755504 B CN111755504 B CN 111755504B
Authority
CN
China
Prior art keywords
type semiconductor
terminal
region
conductivity type
vld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010669592.1A
Other languages
English (en)
Other versions
CN111755504A (zh
Inventor
任敏
蓝瑶瑶
李吕强
郭乔
高巍
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010669592.1A priority Critical patent/CN111755504B/zh
Publication of CN111755504A publication Critical patent/CN111755504A/zh
Application granted granted Critical
Publication of CN111755504B publication Critical patent/CN111755504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向变掺杂终端结构及设计方法和制备方法，终端结构包括所述重掺杂第一导电类型半导体衬底1、所述第一导电类型半导体漂移区2和所述第二导电类型半导体终端区3。而它的制备方法也较为简单，先在所述第一导电类型半导体漂移区2上生长牺牲氧化层，然后关键步骤是根据最优的注入窗口宽度分布函数a(xn)制作掩膜版，下一步进行光刻以及刻蚀，最后对光刻出来的离子注入窗口进行注入以及高温退火，形成所述第二导电类型半导体终端区3。本发明提出了优化模型对横向变掺杂的终端窗口进行设计，使终端区得到与有源区距离成反比的杂质浓度分布，从而优化了终端区表面电场，提高了终端的耐压。

Description

一种横向变掺杂终端结构及设计方法和制备方法
技术领域
本发明属于功率半导体器件技术领域，涉及一种横向变掺杂终端结构及设计方法和制备方法。
背景技术
功率半导体器件由元胞区域和终端区域组成，元胞区域的设计影响器件的阈值电压、导通电阻、电容、击穿电压等参数，终端区的设计主要影响器件的击穿电压。场限环和场板是最常用的终端结构，当器件的耐压要求较高时，场限环以及场板的数量随之增加，并且随着场限环数量增加，终端承受的耐压会趋于饱和，场限环及场板的数量增加使耐压的增量越来越小，在很大程度上会浪费芯片面积。在结终端延伸的技术基础上，研究者在1985年提出了利用多个渐变扩散窗口，通过离子注入技术以及高温推进，形成硅表面掺杂浓度渐变的横向变掺杂(Variation of Lateral Doping,VLD)终端结构。
VLD终端结构电势分布均匀，调节离子注入窗口的大小可有效调节掺杂结深以及掺杂的平滑，同时相比场限环加场板的终端结构大大提高了终端区域的面积利用率。VLD终端在设计过程中，关键问题和难点在于VLD的杂质浓度分布方式，若VLD终端末端电荷量过大，耐压时不能保证完全耗尽，多余的终端电荷产生较大的电场峰值，导致击穿点转移到VLD终端外侧，发生提前击穿；同理，当靠近主结的VLD终端部分电荷量过小时，无法为主结提供足够的电荷补偿，不能有效解决主结曲率效应造成的表面电场增大问题，使得击穿仍然发生在主结表面，耐压得不到提高。因此只有合适的杂质浓度分布才能发挥VLD终端最大的耐压作用。但是，对于VLD终端结构的设计，通常是采用仿真软件反复进行仿真迭代的方法，效率较低，且难于达到最优设计。
发明内容
本发明针对上述问题，提供一种横向变掺杂终端结构掩膜版窗口宽度设计的新方法，通过优化掩膜开口大小，进一步优化VLD终端的杂质浓度分布，从而获得更加均匀的终端表面电场分布，使器件击穿电压提高，且设计效率也得到很大的提升。
为实现上述发明目的，本发明技术方案如下：
一种横向变掺杂终端结构，包括重掺杂第一导电类型半导体衬底1、重掺杂第一导电类型半导体衬底1上表面的第一导电类型半导体漂移区2、第一导电类型半导体漂移区2上表面的第二导电类型半导体终端区3；所述第一导电类型半导体漂移区2的掺杂浓度为ND，以所述第二导电类型半导体终端区3的靠近有源区4一侧的起始位置为坐标原点，以所述第二导电类型半导体终端区3上表面为x轴，以靠近器件有源区4一侧、指向远离器件有源区4一侧为x轴正方向，第二导电类型半导体终端区3中某一点x的掺杂浓度C(x)满足：
其中d为第二导电类型半导体终端区3的厚度，r为终端耗尽区最大深度，R为耗尽区边界所构成的圆弧半径，h为耗尽区边界所构成的圆弧的圆心到第二导电类型半导体终端区3的距离。
为实现上述发明目的，本发明还提供一种所述的一种横向变掺杂终端结构的设计方法，采用如下设计流程，包括步骤：
(1)确定第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，将第一导电类型半导体漂移区2与第二导电类型半导体终端区3简化为P+N-型平行平面结，再根据耐压BV要求，计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND，并增加一定的设计余量；
(2)确定第二导电类型半导体终端区3的长度LVLD；第二导电类型半导体终端区3的长度LVLD介于和/>之间，其中EC为半导体材料的临界击穿电场，再结合实际工艺条件，确定LVLD取为/>
(3)确定第二导电类型半导体终端区3的掩膜版窗口宽度a(xn)的最优分布；首先根据光刻精度的工艺限制，确定掩膜版注入窗口总数N，第二导电类型半导体终端区3的掩膜版窗口宽度a(xn)满足：
(4)对上述表达式中的R取不同值，得到相应的掩膜版注入窗口宽度分布及杂质浓度分布，进行终端的耐压仿真，根据仿真结果确定最大击穿电压对应的R取值为Ropti，把Ropti代入上述a(xn)的公式，则得到最优的注入窗口宽度分布函数a(xn)，从而获得最优的横向变掺杂终端设计。
作为优选方式，所述步骤(1)进一步为：
(1)确定第一导电类型半导体漂移区2的xd和掺杂浓度ND；在初步确定漂移区的厚度以及掺杂浓度时，将第一导电类型半导体漂移区2与第二导电类型半导体终端区3简化为P+N-型平行平面结，再根据耐压BV的要求，通过以下公式计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND：
BV＝5.3×1013ND -3/4
xd＝2.67×1010ND -7/8
考虑一些设计余量，将耐压值增加一定量后再代入公式进行计算。
作为优选方式，所述步骤(2)进一步为：
(2)确定第二导电类型半导体终端区3的长度LVLD；最理想情况下，VLD终端区完全耗尽，且终端表面电场均匀分布，终端区表面电场用矩形分布近似，则最短终端区的长度通过公式进行计算：
最差情况下，VLD终端表面电场为三角形分布，则最长终端区的长度通过公式进行计算：
其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值为2×105V/cm；
VLD终端长度应为介于LVLD(min)和LVLD(max)之间的值，再结合实际工艺条件，确定LVLD取为
作为优选方式，所述步骤(3)进一步为：
(3)确定第二导电类型半导体终端区3的掩膜版窗口宽度a(xn)的最优分布；确定VLD终端长度LVLD后，根据光刻精度等的工艺限制明确窗口宽度W，因此确定掩膜版注入窗口总数N为通过终端耐压要求计算最大耗尽区厚度r，根据设计要求确定VLD终端结深d值，已知h＝R-d-r，通过公式：
作为优选方式，所述步骤(4)进一步为：
(4)计算出掩膜版的窗口宽度分布函数与圆弧半径R有关，因此采用R的不同取值，得到不同的VLD终端杂质浓度分布；对不同掩膜版注入窗口宽度分布进行VLD终端的仿真，根据仿真结果，最大击穿电压仿真结果对应的掩膜版开口分布即为最优注入窗口宽度分布函数，从而确定最大击穿电压仿真结果对应的R取值Ropti，把Ropti代入上述a(xn)的公式，则得到最优的注入窗口宽度分布函数a(xn)；
确定了最优掩膜版开口分布函数，以VLD终端区的靠近器件有源区一侧的起始位置为坐标原点，以VLD区域上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，掩膜版窗口宽度设计满足：
a(xn)为x轴正方向第n个窗口的宽度，b(xn)为掩膜版遮挡部分。
为实现上述发明目的，本发明还提供一种横向变掺杂终端结构的制备方法，其特征在于包括如下步骤：
(1)在第一导电类型半导体外延层2上生长一层牺牲氧化层；
(2)根据最优的注入窗口宽度分布函数a(xn)制作掩膜版；
(3)光刻，刻蚀氧化层，露出离子注入窗口；
(4)离子注入，并通过高温退火使注入的杂质连成一片形成最终的横向变掺杂终端结构。
本发明的有益效果为：本发明的制备方法较为简单，先在所述第一导电类型半导体漂移区2上生长牺牲氧化层，然后关键步骤是根据最优的注入窗口宽度分布函数制作掩膜版，下一步进行光刻以及刻蚀，最后对光刻出来的离子注入窗口进行注入以及高温退火，形成所述第二导电类型半导体终端区3。本发明提出了优化模型对横向变掺杂的终端窗口进行设计，使终端区得到与有源区距离成反比的杂质浓度分布，从而优化了终端区表面电场，提高了终端的耐压。
附图说明
图1是本发明提出的一种横向变掺杂终端结构简化模型示意图。
图2是本发明提出的一种横向变掺杂终端结构掩膜版示意图。
图3是实施例1的一种横向变掺杂终端结构的击穿电压与掩膜窗口大小关系示意图。
1为重掺杂第一导电类型半导体衬底，2为第一导电类型半导体漂移区，3为第二导电类型半导体终端区，4为有源区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
设计一种满足耐压800V的横向变掺杂结构。如图2所示，包括重掺杂第一导电类型半导体衬底1、重掺杂第一导电类型半导体衬底1上表面的第一导电类型半导体漂移区2、第一导电类型半导体漂移区2上表面的第二导电类型半导体终端区3；所述第一导电类型半导体漂移区2的掺杂浓度为ND，以所述第二导电类型半导体终端区3的靠近有源区一侧的起始位置为坐标原点，以所述第二导电类型半导体终端区3上表面为x轴，以靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，第二导电类型半导体终端区3中某一点x的掺杂浓度C(x)满足：
其中d为第二导电类型半导体终端区3的厚度，r为终端耗尽区最大深度，R为耗尽区边界所构成的圆弧半径，h为耗尽区边界所构成的圆弧的圆心到第二导电类型半导体终端区3的距离。
本实施例还提供一种横向变掺杂终端结构的设计方法，包括如下步骤：
(1)确定第一导电类型半导体漂移区2的xd和掺杂浓度ND；在初步确定漂移区的厚度以及掺杂浓度时，将第一导电类型半导体漂移区2与第二导电类型半导体终端区3简化为P+N-型平行平面结，再根据耐压BV的要求，通过以下公式计算出第一导电类型半导体漂移区2的厚度xd和掺杂浓度ND：
BV＝5.3×1013ND -3/4
xd＝2.67×1010ND -7/8
考虑一些设计余量，将耐压值增加一定量后再代入公式进行计算；
(2)确定第二导电类型半导体终端区3的长度LVLD；最理想情况下，VLD终端区完全耗尽，且终端表面电场均匀分布，终端区表面电场用矩形分布近似，则最短终端区的长度通过公式进行计算：
最差情况下，VLD终端表面电场为三角形分布，则最长终端区的长度通过公式进行计算：
其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值为2×105V/cm；
VLD终端长度应为介于LVLD(min)和LVLD(max)之间的值，再结合实际工艺条件，确定LVLD取为
(3)确定第二导电类型半导体终端区3的掩膜版窗口宽度a(xn)的最优分布；确定VLD终端长度LVLD后，根据光刻精度等的工艺限制，确定掩膜版注入窗口总数N，通过终端耐压要求计算最大耗尽区厚度r，根据设计要求确定VLD终端结深d值，已知h＝R-d-r，通过公式：
(4)计算出掩膜版的窗口宽度分布函数与圆弧半径R有关，因此采用R的不同取值，得到不同的VLD终端杂质浓度分布；对不同掩膜版注入窗口宽度分布进行VLD终端的仿真，根据仿真结果，最大击穿电压仿真结果对应的掩膜版开口分布即为最优注入窗口宽度分布函数，从而确定最大击穿电压仿真结果对应的R取值为Ropti，把Ropti代入上述a(xn)的公式，则得到最优的注入窗口宽度分布函数a(xn)；
确定了最优掩膜版开口分布函数，以VLD终端区的靠近器件有源区一侧的起始位置为坐标原点，以VLD区域上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，掩膜版窗口宽度设计满足：
a(xn)为x轴正方向第n个窗口的宽度，b(xn)为掩膜版遮挡部分。
以具体的实施例作为说明：
(1)将耐压为800V代入掺杂浓度以及漂移区厚度的计算公式：
BV＝5.3×1013ND -3/4
xd＝2.67×1010ND -7/8
考虑一定的耐压余量，取第一导电类型半导体漂移区2的掺杂浓度为1.9×1014cm-3，漂移区厚度为80μm。
(2)第二导电类型半导体终端区3的长度LVLD介于和/>之间，其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值约为2×105V/cm。将BV＝800V代入得VLD终端长度为40μm和80μm之间，考虑设计余量，将终端长度LVLD定为60μm。
(3)确定VLD终端掩膜开口宽度最优函数分布a(xn)，设定注入窗口最大宽度为5μm，终端长度LVLD为60μm，因此终端掩膜的遮挡数N为12，根据设计要求，VLD终端区域厚度d取值为6μm，最大耗尽区厚度r取值为60μm，其中h＝R-d-r。将上述参数代入公式：
(4)R的不同取值对应不同的掩膜版窗口宽度分布函数。半径R取值120μm、130μm、140μm、150μm，不同R值对应掩膜版窗口宽度与其到原点0的关系如图3所示，对应着不同的VLD终端杂质浓度分布。对不同掩膜版设计进行VLD终端的仿真可得：当R＝140μm时，得到最优耐压值BV＝868V。因此，对于耐压满足800V的横向变掺杂终端掩膜版的窗口间距最优设计为满足公式：
a(xn)为x轴正方向第n个窗口的宽度。
本实施例还提供一种横向变掺杂终端结构的制备方法，包括如下步骤：
(1)在第一导电类型半导体外延层2上生长一层牺牲氧化层；
(2)根据最优的注入窗口宽度分布函数a(xn)制作掩膜版；
(3)光刻，刻蚀氧化层，露出离子注入窗口；
(4)离子注入，并通过高温退火使注入的杂质连成一片形成最终的横向变掺杂终端结构。
本发明的工作原理：
VLD终端能够获得高耐压的前提是需满足全耗尽条件，即在承受反向耐压时VLD区的杂质必须完全耗尽。本发明基于此原理推导VLD的最优杂质分布。在推导过程中，假设VLD厚度不随距主结距离变化。如图1所示，VLD终端厚度为d，长度为L，圆弧CC1为耗尽线边界，圆弧的圆心为O点，半径为R，圆心到VLD终端的距离为h，耗尽区最大深度为r，耗尽线在器件表面的横向宽度为D。以A点为坐标原点，设置坐标轴。如图中虚线所示，对于VLD终端中横坐标为x的任意一点M，当发生击穿时，VLD终端中线段M，N所包含的电荷量应该与耗尽区中线段N，H包含的电荷量相等以保证击穿时的电荷平衡。因此，根据电荷平衡原理可以进行以下推导。设M点坐标为(x，0)，N点坐标为(x1，，-d)，假设VLD终端杂质浓度分布函数为f(t)，外延层杂质浓度为ND，根据电荷平衡理论，可以得到等式：
其中x1可以联立关系式得到：
则线段MN的长度为：
线段OM的长度为：
为了简化计算，线段M，N上各点的杂质浓度均用中间点杂质浓度代替计算，并根据线性分布的推导方法，用有效剂量Deff，注入剂量Dim，掩膜版阻挡窗口函数和注入窗口函数分别用k(x)和L(x)表示，可以简化为：
经过式子简化变换最终可以得到VLD终端结构随距主结距离变化的掩膜版比例函数：
根据图2，可以得到h、d、r、R、D几个参数的关系如下：
h2+(L+D)2＝(h+d+r)2＝R2
由此可见，VLD终端掩膜版注入窗口宽度的比例与距主结距离成反比变化。其中d，L根据设计要求选择合适的参数，耗尽区最大深度r为相同外延层浓度的平行平面结反向耐压时耗尽层宽度。由于在器件表面的横向耗尽线宽度D为不确定量，因此耗尽线半径R的最优值需要通过拉偏确定，通过将不同的D值带入式子得到不同的R值，然后将不同的R值带入公式确定掩膜版比例函数，从而进行VLD杂质浓度反比分布设计以及仿真研究。
注入窗口宽度比例与距离主结长度成反比变化的掩膜版具体设计原理与线性分布相类似，对于注入窗口数为N的VLD终端，具体实施方法如下：
a(xn)为VLD终端掩膜版窗口宽度分布函数，b(xn)为掩膜版遮挡部分宽度。因此第n个注入窗口宽度比例为：
经过简化，第n个注入窗口的宽度为：
根据上述公式，掩膜版开孔宽度a(xn)随距图2中0点距离xn的增加成反比变化，最终得到杂质浓度近似反比分布的VLD终端。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种横向变掺杂终端结构，其特征在于：包括重掺杂第一导电类型半导体衬底(1)、重掺杂第一导电类型半导体衬底(1)上表面的第一导电类型半导体漂移区(2)、第一导电类型半导体漂移区(2)上表面的第二导电类型半导体终端区(3)；所述第一导电类型半导体漂移区(2)的掺杂浓度为ND，以所述第二导电类型半导体终端区(3)的靠近有源区(4)一侧的起始位置为坐标原点，以所述第二导电类型半导体终端区(3)上表面为x轴，以靠近器件有源区(4)一侧、指向远离器件有源区(4)一侧为x轴正方向，第二导电类型半导体终端区(3)中某一点x的掺杂浓度C(x)满足：
其中d为第二导电类型半导体终端区(3)的厚度，r为终端耗尽区最大深度，R为耗尽区边界所构成的圆弧半径，h为耗尽区边界所构成的圆弧的圆心到第二导电类型半导体终端区(3)的距离。
2.权利要求1所述的一种横向变掺杂终端结构的设计方法，其特征在于采用如下设计流程，包括步骤：
(1)确定第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND，将第一导电类型半导体漂移区(2)与第二导电类型半导体终端区(3)简化为P+N-型平行平面结，再根据耐压BV要求，计算出第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND，并增加设计余量；
(2)确定第二导电类型半导体终端区(3)的长度LVLD；第二导电类型半导体终端区(3)的长度LVLD介于和/>之间，其中EC为半导体材料的临界击穿电场，再结合实际工艺条件，确定LVLD取为/>
(3)确定第二导电类型半导体终端区(3)的掩膜版窗口宽度a(xn)的最优分布；首先根据光刻精度的工艺限制，确定掩膜版注入窗口总数N，第二导电类型半导体终端区(3)的掩膜版窗口宽度a(xn)满足：
(4)对上述步骤(3)表达式中的R取不同值，得到相应的掩膜版注入窗口宽度分布及杂质浓度分布，进行终端的耐压仿真，根据仿真结果确定最大击穿电压对应的R值为Ropti，把Ropti代入上述a(xn)的公式，则得到最优的注入窗口宽度分布函数a(xn)，从而获得最优的横向变掺杂终端设计。
3.根据权利要求2所述的一种横向变掺杂终端结构的设计方法，其特征在于所述步骤(1)进一步为：
(1)确定第一导电类型半导体漂移区(2)的xd和掺杂浓度ND；在初步确定漂移区的厚度以及掺杂浓度时，将第一导电类型半导体漂移区(2)与第二导电类型半导体终端区(3)简化为P+N-型平行平面结，再根据耐压BV的要求，通过以下公式计算出第一导电类型半导体漂移区(2)的厚度xd和掺杂浓度ND：
BV＝5.3×1013ND -3/4
xd＝2.67×1010ND -7/8
考虑设计余量，将耐压值增加后再代入公式进行计算。
4.根据权利要求2所述的一种横向变掺杂终端结构的设计方法，其特征在于所述步骤(2)进一步为：
(2)确定第二导电类型半导体终端区(3)的长度LVLD；最理想情况下，VLD终端区完全耗尽，且终端表面电场均匀分布，终端区表面电场用矩形分布近似，则最短终端区的长度通过公式进行计算：
最差情况下，VLD终端表面电场为三角形分布，则最长终端区的长度通过公式进行计算：
其中EC为半导体材料的临界击穿电场，硅材料的临界击穿电场值为2×105V/cm；
VLD终端长度应为介于LVLD(min)和LVLD(max)之间的值，再结合实际工艺条件，确定LVLD取为
5.根据权利要求2所述的一种横向变掺杂终端结构的设计方法，其特征在于所述步骤(3)进一步为：
(3)确定第二导电类型半导体终端区(3)的掩膜版窗口宽度a(xn)的最优分布；确定VLD终端长度LVLD后，根据光刻精度等的工艺限制明确窗口宽度W，因此确定掩膜版注入窗口总数N为通过终端耐压要求计算最大耗尽区厚度r，根据设计要求确定VLD终端结深d值，已知h＝R-d-r，通过公式：
6.根据权利要求2所述的一种横向变掺杂终端结构的设计方法，其特征在于所述步骤(4)进一步为：
(4)计算出掩膜版的窗口宽度分布函数与圆弧半径R有关，因此采用R的不同取值，得到不同的VLD终端杂质浓度分布；对不同掩膜版注入窗口宽度分布进行VLD终端的仿真，根据仿真结果，最大击穿电压仿真结果对应的掩膜版开口分布即为最优注入窗口宽度分布函数，从而确定最大击穿电压仿真结果对应的R取值为Ropti,把Ropti代入上述a(xn)的公式，则得到最优的注入窗口宽度分布函数a(xn)；
确定了最优掩膜版开口分布函数，以VLD终端区的靠近器件有源区一侧的起始位置为坐标原点，以VLD区域上表面为x轴，以从靠近器件有源区一侧指向远离器件有源区一侧为x轴正方向，掩膜版窗口宽度设计满足：
a(xn)为x轴正方向第n个窗口的宽度,b(xn)为掩膜版遮挡部分。
7.采用权利要求2至6任意一项所述设计方法得到的横向变掺杂终端结构的制备方法，其特征在于包括如下步骤：
(1)在第一导电类型半导体漂移区(2)上生长一层牺牲氧化层；
(2)根据最优的注入窗口宽度分布函数a(xn)制作掩膜版；
(3)光刻，刻蚀氧化层，露出离子注入窗口；
(4)离子注入，并通过高温退火使注入的杂质连成一片形成最终的横向变掺杂终端结构。
CN202010669592.1A 2020-07-13 2020-07-13 一种横向变掺杂终端结构及设计方法和制备方法 Active CN111755504B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010669592.1A CN111755504B (zh) 2020-07-13 2020-07-13 一种横向变掺杂终端结构及设计方法和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010669592.1A CN111755504B (zh) 2020-07-13 2020-07-13 一种横向变掺杂终端结构及设计方法和制备方法

Publications (2)

Publication Number Publication Date
CN111755504A CN111755504A (zh) 2020-10-09
CN111755504B true CN111755504B (zh) 2024-02-23

Family

ID=72711764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010669592.1A Active CN111755504B (zh) 2020-07-13 2020-07-13 一种横向变掺杂终端结构及设计方法和制备方法

Country Status (1)

Country Link
CN (1) CN111755504B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113094866B (zh) * 2021-02-25 2022-08-26 全芯智造技术有限公司 半导体工艺的仿真方法
CN113658996B (zh) * 2021-08-20 2023-09-29 电子科技大学 一种横向变掺杂终端结构及其设计方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510549A (zh) * 2009-03-31 2009-08-19 电子科技大学 一种半导体横向器件
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN105304696A (zh) * 2015-10-29 2016-02-03 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法
CN107104136A (zh) * 2017-06-26 2017-08-29 电子科技大学 一种功率半导体器件的resurf终端结构
CN107316896A (zh) * 2017-06-26 2017-11-03 电子科技大学 功率半导体器件的3d‑resurf终端结构及其制造方法
CN108598150A (zh) * 2018-04-25 2018-09-28 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法
CN108598151A (zh) * 2018-05-28 2018-09-28 江苏捷捷微电子股份有限公司 能提高耐压能力的半导体器件终端结构及其制造方法
CN110518060A (zh) * 2019-09-07 2019-11-29 电子科技大学 横向变掺杂结终端结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170119B2 (en) * 2003-08-20 2007-01-30 Denso Corporation Vertical type semiconductor device
CN103208516B (zh) * 2012-01-11 2016-05-25 电子科技大学 用于半导体器件的表面耐压区、半导体器件和电容器
CN106024866B (zh) * 2016-07-25 2019-03-29 电子科技大学 一种功率半导体器件的沟槽型终端结构
CN108292677B (zh) * 2016-09-17 2020-09-29 电子科技大学 一种具有体内场板的折叠型终端

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510549A (zh) * 2009-03-31 2009-08-19 电子科技大学 一种半导体横向器件
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN105304696A (zh) * 2015-10-29 2016-02-03 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法
CN107104136A (zh) * 2017-06-26 2017-08-29 电子科技大学 一种功率半导体器件的resurf终端结构
CN107316896A (zh) * 2017-06-26 2017-11-03 电子科技大学 功率半导体器件的3d‑resurf终端结构及其制造方法
CN108598150A (zh) * 2018-04-25 2018-09-28 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法
CN108598151A (zh) * 2018-05-28 2018-09-28 江苏捷捷微电子股份有限公司 能提高耐压能力的半导体器件终端结构及其制造方法
CN110518060A (zh) * 2019-09-07 2019-11-29 电子科技大学 横向变掺杂结终端结构

Also Published As

Publication number Publication date
CN111755504A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
CN111755504B (zh) 一种横向变掺杂终端结构及设计方法和制备方法
JP2006510198A (ja) 注入されたドレインドリフト領域を有するトレンチｍｏｓｆｅｔおよびこれを製造するための工程
JP2000164869A (ja) ブレ―クダウン特性及びオン抵抗特性を改善したトレンチ形ｍｏｓｆｅｔ並びにその製造方法
CN107123669B (zh) 一种碳化硅功率器件终端结构
CN107768428B (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
KR20120131549A (ko) 슈퍼정션 반도체 소자 및 그 제조방법
CN111799322B (zh) 面向高频应用的双沟槽型SiC MOSFET结构及制造方法
CN110518059B (zh) 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
CN102931093B (zh) N沟道耗尽型功率mosfet器件及制造方法
CN109037310B (zh) 一种超结功率器件终端结构及其制备方法
JPH06104445A (ja) 電力用ｍｏｓトランジスタ及びその製造方法
CN111989778A (zh) 小间距超结mosfet结构和方法
CN114784110A (zh) 一种屏蔽栅沟槽mosfet及其制作方法
CN109119460A (zh) 一种超结功率器件终端结构及其制备方法
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
EP1382071B1 (en) Double diffused field effect transistor having reduced on-resistance
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
CN112382653B (zh) 横向变掺杂终端结构及设计方法和制备方法
CN113658996B (zh) 一种横向变掺杂终端结构及其设计方法
US20210257461A1 (en) Method for forming super-junction corner and termination structure with graded sidewalls
JP5585646B2 (ja) ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタの設計方法、ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法
CN114361242B (zh) 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法
CN106328688A (zh) 一种超结器件终端分压区的结构和制作方法
Pérez et al. Optimisation of junction termination extension for the development of a 2000 V planar 4H–SiC diode
CN214797428U (zh) 终端有源区同设计的SiC功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant