CN107104136A - 一种功率半导体器件的resurf终端结构 - Google Patents
一种功率半导体器件的resurf终端结构 Download PDFInfo
- Publication number
- CN107104136A CN107104136A CN201710495643.1A CN201710495643A CN107104136A CN 107104136 A CN107104136 A CN 107104136A CN 201710495643 A CN201710495643 A CN 201710495643A CN 107104136 A CN107104136 A CN 107104136A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- lightly doped
- semiconductor
- resurf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000008859 change Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种功率半导体器件的RESURF终端结构，包括阴极金属电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体轻掺杂漂移区、场氧化层、位于场氧化层上表面或者左侧的场板、覆盖所述场板和场氧化层的硼磷硅玻璃层、第二导电类型半导体主结、第二导电类型半导体轻掺杂RESURF层、第一导电类型半导体轻掺杂区、第一导电类型半导体重掺杂截止环；本发明第二导电类型半导体轻掺杂RESURF层与其上方的第一导电类型半导体轻掺杂区相互耗尽，形成空间电荷区，改变半导体表面电场的分布，该发明能够缓解半导体表面的电场集中，使终端的耐压能尽量达到平行平面结的击穿电压，同时减小终端面积，提高芯片面积效率。
Description
技术领域
本发明属于半导体技术领域，涉及一种功率半导体器件的RESURF终端结构。
背景技术
功率器件阻断高压的能力主要受限于边缘元胞PN结耐压能力。扩散形成的PN结会在在扩散窗口边缘形成一个柱面结，而在矩形扩散窗口四角处扩散形成了球面结，导致PN结的击穿电压低于平行平面结电压。同时，由于界面电荷的影响，使得表面半导体表面电场通常高于体内电场，使得芯片的雪崩击穿发生在表面。结终端就是为了减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊结构。在纵向导电器件中它通常分布在器件有源区的周边，是有源区内用于承受外高压的PN结的附属结构。
目前，采用平面工艺制作的功率半导体器件，其结终端结构主要是在主结边缘处(常是弯曲的)设置一些延伸结构，这些延伸结构起到将主结耗尽区向外展宽的作用，从而降低其内的电场强度，最终提高击穿电压，如场板(FP)、场限环(FLR)、结终端扩展(JTE)、横向变掺杂(VLD)等。要实现高的耐压，该类延伸型终端所需空间面积较大，芯片面积效率低，不利于降低成本。
发明内容
本发明的目的在于针对现有延伸型结终端结构占用面积较大的问题，提出一种具有RESURF层和场板的终端新结构，实现高的终端耐压，减小终端面积，提高终端效率。
为实现上述发明目的，本发明技术方案如下：
一种功率半导体器件的RESURF终端结构，包括阴极金属电极、阴极金属电极上方的第一导电类型重掺杂半导体衬底、第一导电类型重掺杂半导体衬底上方的第一导电类型半导体轻掺杂漂移区、第一导电类型半导体轻掺杂漂移区上表面的场氧化层、位于所述场氧化层上表面或者左侧的场板、覆盖所述场板和场氧化层的硼磷硅玻璃层；所述第一导电类型半导体轻掺杂漂移区内部左上方为第二导电类型半导体主结；所述第二导电类型半导体主结上表面一侧与阳极金属电极电位相接；所述第一导电类型半导体轻掺杂漂移区内部还具有第二导电类型半导体轻掺杂RESURF层；所述第二导电类型半导体轻掺杂RESURF层与第一导电类型半导体轻掺杂漂移区上表面之间设有第一导电类型半导体轻掺杂区；所述第一导电类型半导体轻掺杂漂移区内部右上方还具有第一导电类型半导体重掺杂截止环；所述第二导电类型半导体轻掺杂RESURF层的一侧与第二导电类型半导体主结相连；所述场板的左侧边界超过第二导电类型半导体轻掺杂RESURF层与第二导电类型半导体主结的交界面；所述第二导电类型半导体轻掺杂RESURF层与第二导电类型半导体主结相连，第二导电类型半导体轻掺杂RESURF层的掺杂类型与第二导电类型半导体主结相同，第二导电类型半导体轻掺杂RESURF层的掺杂浓度低于第二导电类型半导体主结。
作为优选方式，所述场板为多晶硅场板，其一端与阳极金属相连，另一端与第一导电类型半导体重掺杂截止环电位相连。
作为优选方式，场氧化层、场板、硼磷硅玻璃的上表面被金属部分覆盖。
作为优选方式，所述场板为半绝缘多晶硅场板或阻性场板，场板一端与阳极金属相接、另一端与第一导电类型半导体重掺杂截止环电位相连，金属部分覆盖场氧化层、场板、硼磷硅玻璃。
作为优选方式，所述第二类导电类型半导体轻掺杂RESURF层为均匀掺杂的第二类导电类型的半导体。
作为优选方式，所述第二类导电类型半导体轻掺杂RESURF层为渐变掺杂，第二类导电类型半导体轻掺杂RESURF层包括不同掺杂浓度的子段，子段的浓度从所述第二导电类型半导体主结向终端外侧依次降低。
本发明的有益效果为：第二导电类型半导体轻掺杂RESURF层与其上方的第一导电类型半导体轻掺杂区相互耗尽，形成空间电荷区，改变半导体表面电场的分布。同时，多晶硅场板也会对半导体表面电场起到调制作用。最终使半导体表面电场呈现近似矩形的分布。该发明能够缓解半导体表面的电场集中，使终端的耐压能尽量达到平行平面结的击穿电压，同时减小终端面积，提高芯片面积效率。
附图说明
图1为本发明提供的一种功率半导体器件终端结构示意图；
图2-1为本发明提供的一种功率半导体器件终端结构在阴极加高电压时沿XX'的表面电场分布示意图；
图2-2为本发明提供的一种功率半导体器件终端结构沿AA'处的电场分布示意图；
图3-图11为本发明提供的一种功率半导体器件终端结构的制备流程示意图；
图12是实施例2的结构示意图。
图13是实施例3的结构示意图。
图14是实施例4的结构示意图。
图15是实施例5的结构示意图。
图16是实施例6的结构示意图。
图17是实施例7的结构示意图。
其中，1为阴极金属，2为第一导电类型重掺杂半导体衬底，3为第一导电类型半导体轻掺杂漂移区，4为第二导电类型半导体主结，5为第二导电类型半导体轻掺杂RESURF层，51、52……5n为半导体轻掺杂RESURF层5不同掺杂浓度的子段，6为第一导电类型半导体轻掺杂区，7为第一导电类型半导体重掺杂截止环，8为场氧化层，9为场板，10为硼磷硅玻璃层，11为阳极金属，15为金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种功率半导体器件的RESURF终端结构，包括阴极金属电极1、阴极金属电极1上方的第一导电类型重掺杂半导体衬底2、第一导电类型重掺杂半导体衬底2上方的第一导电类型半导体轻掺杂漂移区3、第一导电类型半导体轻掺杂漂移区3上表面的场氧化层8、位于所述场氧化层8上表面的场板9、覆盖所述场板9和场氧化层8的硼磷硅玻璃层10；所述场板9为多晶硅场板，所述第一导电类型半导体轻掺杂漂移区3内部左上方为第二导电类型半导体主结4；所述第二导电类型半导体主结4上表面一侧与阳极金属电极11电位相接；所述第一导电类型半导体轻掺杂漂移区3内部还具有第二导电类型半导体轻掺杂RESURF层5；所述第二导电类型半导体轻掺杂RESURF层5与第一导电类型半导体轻掺杂漂移区3上表面之间设有第一导电类型半导体轻掺杂区6；所述第一导电类型半导体轻掺杂漂移区3内部右上方还具有第一导电类型半导体重掺杂截止环7；所述第二导电类型半导体轻掺杂RESURF层5的一侧与第二导电类型半导体主结4相连；所述场板9的左侧边界超过第二导电类型半导体轻掺杂RESURF层5与第二导电类型半导体主结4的交界面；所述第二导电类型半导体轻掺杂RESURF层5与第二导电类型半导体主结4相连，第二导电类型半导体轻掺杂RESURF层5的掺杂类型与第二导电类型半导体主结4相同，第二导电类型半导体轻掺杂RESURF层5的掺杂浓度低于第二导电类型半导体主结4。
下面以第一导电类型半导体为N型、第二导电类型半导体为P型为例，说明实施例1所提供的一种功率器件终端结构的工作原理。
本实施例中，当二极管在反向阻断状态时，P型半导体轻掺杂RESURF层5和上表面N型漂移区相互耗尽，其上多晶硅场板9能够辅助半导体表面耗尽，形成空间电荷区，该空间电荷区由于引入纵向电场分量，不再满足一维泊松方程，而满足二维泊松方程：
其中ND为漂移区掺杂浓度，q为电子电荷量，εs为半导体介电常数。由于RESURF层5和多晶硅场板电场9的引入，使得纵向电场梯度不再为0，因而半导体表面横向电场梯度变缓，单位长度的电势差增大，表面电场峰值降低，击穿点从表面移动至体内，其表面电场分布示意图如图2-1、2-2所示。
以实施例1，第一导电类型半导体为N型、第二导电类型半导体为P型为例，本实施例结构可以用以下方法制备得到，工艺步骤为：
1、在N+重掺杂半导体衬底上外延生长掺杂浓度较低的N-的轻掺杂漂移区，如图3所示。
2、光刻有源区，并进行硼离子注入，形成P型半导体材料掺杂区。通过热过程使得P型半导体材料掺杂区达到一定的结深，如图4所示。
3、光刻截止环区，磷原子注入，形成截止环，如图5所示。
4、淀积硬掩模，光刻RESURF区，刻蚀硬掩模，通过高能量的硼离子注入形成RESURF层5，再通过能量和剂量较低的磷原子注入，补偿注入的硼原子，在RESURF层之上形成低掺杂N型区；高温激活杂质离子。如图6所示。
5、去掉硬掩膜，淀积厚氧化层，如图7所示。
6、淀积多晶硅，如图所8示。
7、光刻，刻蚀多晶硅，淀积介质层，如图9所示。
8、光刻，刻蚀介质层和场氧化层，金属溅射，并反刻金属，形成阳极电极，如图10所示。
9、对硅片背面减薄，金属化形成阴极金属，如图11所示。
实施例2
如图12所示，本实施例和实施例1基本相同，区别在于：多晶硅场板场板9其一端与阳极金属11相连，另一端与第一导电类型半导体重掺杂截止环7电位相连。
实施例3
如图13所示，本实施例和实施例1基本相同，区别在于：场氧化层8表面为阻性场板9，所述阻性场板9的一端与阳极电位11相连，另一端通过金属15与第一导电类型半导体重掺杂截止环7电位相连。场氧化层8、场板9、硼磷硅玻璃10的上表面被金属15部分覆盖。
实施例4
如图14所示，本实施例和实施例1基本相同，区别在于：场板9位于所述场氧化层8左侧，所述场板9为半绝缘多晶硅场板，场板9一端与阳极金属11相接、另一端与第一导电类型半导体重掺杂截止环7电位相连，场氧化层8、场板9、硼磷硅玻璃10的上表面被金属15部分覆盖。
实施例5
如图15所示，本实施例和实施例1基本相同，区别在于：所述第二类导电类型半导体轻掺杂RESURF层5为渐变掺杂，第二类导电类型半导体轻掺杂RESURF层5包括不同掺杂浓度的子段51、52……5n，其中RESURF段数不小于2，子段的浓度从所述第二导电类型半导体主结4向终端外侧依次降低。
实施例6
如图16所示，本实施例和实施例3基本相同，区别在于：所述第二类导电类型半导体轻掺杂RESURF层5为渐变掺杂，第二类导电类型半导体轻掺杂RESURF层5包括不同掺杂浓度的子段51、52……5n，其中RESURF段数不小于2，子段的浓度从所述第二导电类型半导体主结4向终端外侧依次降低。
实施例7
如图17所示，本实施例和实施例4基本相同，区别在于：所述第二类导电类型半导体轻掺杂RESURF层5为渐变掺杂，第二类导电类型半导体轻掺杂RESURF层5包括不同掺杂浓度的子段51、52……5n，其中RESURF段数不小于2，子段的浓度从所述第二导电类型半导体主结4向终端外侧依次降低。
制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替硅。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种功率半导体器件的RESURF终端结构，其特征在于：包括阴极金属电极(1)、阴极金属电极(1)上方的第一导电类型重掺杂半导体衬底(2)、第一导电类型重掺杂半导体衬底(2)上方的第一导电类型半导体轻掺杂漂移区(3)、第一导电类型半导体轻掺杂漂移区(3)上表面的场氧化层(8)、位于所述场氧化层(8)上表面或者左侧的场板(9)、覆盖所述场板(9)和场氧化层(8)的硼磷硅玻璃层(10)；所述第一导电类型半导体轻掺杂漂移区(3)内部左上方为第二导电类型半导体主结(4)；所述第二导电类型半导体主结(4)上表面一侧与阳极金属电极(11)电位相接；所述第一导电类型半导体轻掺杂漂移区(3)内部还具有第二导电类型半导体轻掺杂RESURF层(5)；所述第二导电类型半导体轻掺杂RESURF层(5)与第一导电类型半导体轻掺杂漂移区(3)上表面之间设有第一导电类型半导体轻掺杂区(6)；所述第一导电类型半导体轻掺杂漂移区(3)内部右上方还具有第一导电类型半导体重掺杂截止环(7)；所述第二导电类型半导体轻掺杂RESURF层(5)的一侧与第二导电类型半导体主结(4)相连；所述场板(9)的左侧边界超过第二导电类型半导体轻掺杂RESURF层(5)与第二导电类型半导体主结(4)的交界面；所述第二导电类型半导体轻掺杂RESURF层(5)与第二导电类型半导体主结(4)相连，第二导电类型半导体轻掺杂RESURF层(5)的掺杂类型与第二导电类型半导体主结(4)相同，第二导电类型半导体轻掺杂RESURF层(5)的掺杂浓度低于第二导电类型半导体主结(4)。
2.根据权利要求1所述的一种功率半导体器件的RESURF终端结构，其特征在于：所述场板(9)为多晶硅场板，其一端与阳极金属(11)相连，另一端与第一导电类型半导体重掺杂截止环(7)电位相连。
3.根据权利要求2所述的一种功率半导体器件的RESURF终端结构，其特征在于：场氧化层(8)、场板(9)、硼磷硅玻璃(10)的上表面被金属(15)部分覆盖。
4.根据权利要求1所述的一种功率半导体器件的RESURF终端结构，其特征在于：所述场板(9)为半绝缘多晶硅场板或阻性场板，场板(9)一端与阳极金属(11)相接、另一端与第一导电类型半导体重掺杂截止环(7)电位相连，金属(15)部分覆盖场氧化层(8)、场板(9)、硼磷硅玻璃(10)。
5.根据权利要求1所述的一种功率半导体器件的RESURF终端结构，其特征在于：所述第二类导电类型半导体轻掺杂RESURF层(5)为均匀掺杂的第二类导电类型的半导体。
6.根据权利要求1所述的一种功率半导体器件的RESURF终端结构，其特征在于：所述第二类导电类型半导体轻掺杂RESURF层(5)为渐变掺杂，第二类导电类型半导体轻掺杂RESURF层(5)包括不同掺杂浓度的子段(51、52……5n)，子段的浓度从所述第二导电类型半导体主结(4)向终端外侧依次降低。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710495643.1A CN107104136A (zh) | 2017-06-26 | 2017-06-26 | 一种功率半导体器件的resurf终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710495643.1A CN107104136A (zh) | 2017-06-26 | 2017-06-26 | 一种功率半导体器件的resurf终端结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107104136A true CN107104136A (zh) | 2017-08-29 |
Family
ID=59663582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710495643.1A Pending CN107104136A (zh) | 2017-06-26 | 2017-06-26 | 一种功率半导体器件的resurf终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107104136A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755504A (zh) * | 2020-07-13 | 2020-10-09 | 电子科技大学 | 一种横向变掺杂终端结构及设计方法和制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080135926A1 (en) * | 2006-11-20 | 2008-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20100059818A1 (en) * | 2008-09-10 | 2010-03-11 | Sony Corporation | Semiconductor device and manufacturing method for the same |
| CN102074581A (zh) * | 2009-11-19 | 2011-05-25 | 瑞萨电子株式会社 | 半导体器件以及用于制造半导体器件的方法 |
-
2017
- 2017-06-26 CN CN201710495643.1A patent/CN107104136A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080135926A1 (en) * | 2006-11-20 | 2008-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20100059818A1 (en) * | 2008-09-10 | 2010-03-11 | Sony Corporation | Semiconductor device and manufacturing method for the same |
| CN102074581A (zh) * | 2009-11-19 | 2011-05-25 | 瑞萨电子株式会社 | 半导体器件以及用于制造半导体器件的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755504A (zh) * | 2020-07-13 | 2020-10-09 | 电子科技大学 | 一种横向变掺杂终端结构及设计方法和制备方法 |
| CN111755504B (zh) * | 2020-07-13 | 2024-02-23 | 电子科技大学 | 一种横向变掺杂终端结构及设计方法和制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN102456717B (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN105977310B (zh) | 碳化硅功率器件终端结构及其制造方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN102420251A (zh) | 一种具有非均匀浮岛结构的vdmos器件 | |
| CN107316896A (zh) | 功率半导体器件的3d‑resurf终端结构及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN103943688B (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN105870178A (zh) | 一种双向igbt器件及其制造方法 | |
| CN108461537A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN109103186A (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| CN107425054A (zh) | 一种功率半导体器件的终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170829 |
|
| WD01 | Invention patent application deemed withdrawn after publication |