CN214797428U - 终端有源区同设计的SiC功率器件 - Google Patents
终端有源区同设计的SiC功率器件 Download PDFInfo
- Publication number
- CN214797428U CN214797428U CN202121414468.7U CN202121414468U CN214797428U CN 214797428 U CN214797428 U CN 214797428U CN 202121414468 U CN202121414468 U CN 202121414468U CN 214797428 U CN214797428 U CN 214797428U
- Authority
- CN
- China
- Prior art keywords
- region
- injection
- terminal
- conductive type
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002347 injection Methods 0.000 claims abstract description 182
- 239000007924 injection Substances 0.000 claims abstract description 182
- 230000000873 masking effect Effects 0.000 claims abstract description 38
- 150000002500 ions Chemical class 0.000 claims abstract description 25
- 210000003850 cellular structure Anatomy 0.000 claims abstract description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 112
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 109
- 238000005530 etching Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 41
- 210000000746 body region Anatomy 0.000 claims description 17
- 210000004027 cell Anatomy 0.000 claims description 14
- 239000007943 implant Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 abstract description 52
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000002513 implantation Methods 0.000 description 58
- 239000000463 material Substances 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型提供了一种终端有源区同设计的SiC功率器件，涉及SiC功率器件领域，所述终端有源区同设计SiC功率器件中，形成所述元胞结构沟道的沟道注入区和终端区用于形成结终端的结终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成。通过在终端区和有源区采用相同的离子注入结构，解决了因图形区域密度不同导致的刻蚀侧墙角度不同而造成相应沟道离子注入时沟道尺寸不可控的问题。
Description
技术领域
本实用新型涉及SiC功率器件领域，特别涉及一种终端有源区同设计的SiC功率器件。
背景技术
现代功率器件采用在硅片上并联若干个元胞结构的工艺制成，有源区各元胞结构间表面电压大致相同，但终端(最外端)与衬底间的电压却相差很大，故需要采取措施用以减少表面电场，提高击穿电压。这种技术便称作结终端技术。结终端技术在有源区边缘设置延伸结构，将主结耗尽区向外展宽来提高器件的耐压水平，使得功率器件的栅极免于被击穿，从而达到保护芯片器件的目的。
同时，第三代宽禁带半导体材料碳化硅(SiC)具有不同于传统硅半导体材料的诸多特点，其能带间隙为硅的2.8倍，达到3.09电子伏特。碳化硅的绝缘击穿场强为硅的5.3倍，高达3.2MV/cm，使得碳化硅器件可以使用相对于传统硅材料更薄的外延层，来到达传统硅器件相同的耐压水平，同时拥有更低的导通电阻，且碳化硅器件具有很好的反向恢复特性，反向恢复时间段、电流小，开关损耗小，可以降低整个系统的功耗。因此，越来越多的企业在研发采用碳化硅材料制造的功率器件来代替采用硅材料制造的功率器件。
但在碳化硅功率器件的制备过程中，如果采用现有的硅功率器件的制备工艺，特别是在离子注入工艺中，经常发生离子注入区域发生偏差的问题；在通过离子注入形成沟道的过程中，会造成沟道尺寸不可控，从而影响良率。
实用新型内容
本实用新型为了克服现有技术的不足，提供一种终端有源区同设计的SiC功率器件，可以在不调整离子注入工艺的情况下，实现有源区和终端区沟道尺寸、掺杂均匀度的一致性，大大降低了工艺复杂度、刻蚀控制的难度。
为实现上述目的，本实用新型实施例提供了一种终端有源区同设计的SiC功率器件，包括：第二导电类型碳化硅半导体基底，所述第二导电类型碳化硅半导体基底包括有源区和包围有源区的终端区，所述有源区具有若干元胞结构；
用于形成所述元胞结构沟道的沟道注入区和用于形成终端区结终端的结终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成。
可选的，所述有源区的元胞结构为碳化硅MOSFET或碳化硅IGBT。
可选的，当所述SiC功率器件元胞结构为碳化硅MOSFET，所述碳化硅MOSFET的具体结构包括：位于所述第二导电类型碳化硅半导体基底有源区第一表面的栅极结构和覆盖所述栅极结构的栅源极间介质；位于所述第二导电类型碳化硅半导体基底另一表面的漏极电极；位于所述第二导电类型碳化硅半导体基底有源区内且位于栅极结构两侧的第一导电类型注入基区和第二类导电型注入源区，所述第一导电类型注入基区包围所述第二类导电型注入源区，所述第一导电类型注入基区和第二类导电型注入源区作为用于形成所述碳化硅MOSFET沟道的沟道注入区，所述第一导电类型注入基区位于第二类导电型注入源区和第二导电类型碳化硅半导体基底之间且靠近栅极结构的位置作为碳化硅MOSFET的沟道，所述沟道注入区与终端区的结终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成；位于所述第二类导电型注入源区表面的源极电极。
可选的，所述终端区为场限环或JTE结构。
可选的，当所述终端区为场限环，所述终端区的结构包括：若干条环状的位于所述第二导电类型碳化硅半导体基底终端区内的第一导电类型终端注入区和第二导电类型终端注入区；环状的第一导电类型终端注入区包围所述第二导电类型终端注入区，所述第一导电类型终端注入区和第二导电类型终端注入区作为结终端注入区，结终端注入区与用于形成沟道的沟道注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成。
可选的，当所述SiC功率器件元胞结构为碳化硅MOSFET，所述终端区为场限环，所述碳化硅MOSFET的具体结构包括：位于所述第二导电类型碳化硅半导体基底有源区第一表面的栅极结构和覆盖所述栅极结构的栅源极间介质；位于所述第二导电类型碳化硅半导体基底另一表面的漏极电极；位于所述第二导电类型碳化硅半导体基底有源区内且位于栅极结构两侧的第一导电类型注入基区、第二类导电型注入源区和第一导电类型重注入体区，所述第一导电类型注入基区包围所述第二类导电型注入源区，所述第一导电类型注入基区和第二类导电型注入源区作为用于形成所述碳化硅MOSFET沟道的沟道注入区，第一导电类型重注入体区位于所述沟道注入区的底部；所述第一导电类型注入基区位于第二类导电型注入源区和第二导电类型碳化硅半导体基底之间且靠近栅极结构的位置作为碳化硅MOSFET的沟道；所述终端区的结构包括：若干条环状的位于所述第二导电类型碳化硅半导体基底终端区内的第一导电类型终端注入区、第二导电类型终端注入区和第一导电类型终端重注入区；环状的第一导电类型终端注入区包围所述第二导电类型终端注入区，所述第一导电类型终端注入区和第二导电类型终端注入区作为结终端注入区，所述第一导电类型终端重注入区位于结终端注入区的底部；结终端注入区与沟道注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成；所述第一导电类型重注入体区与第一导电类型终端重注入区同时形成。
本实用新型实施例还提供了一种终端有源区同设计的SiC功率器件的制备方法，包括：
提供第二导电类型碳化硅半导体基底，所述第二导电类型碳化硅半导体基底包括有源区和包围有源区的终端区，所述有源区具有若干元胞结构；
采用相同的掩蔽层刻蚀和离子注入工艺同时在所述有源区形成沟道注入区，在所述终端区形成结终端注入区，所述沟道注入区用于形成沟道，所述结终端注入区用于形成结终端。
可选的，采用相同的掩蔽层刻蚀和离子注入工艺具体包括：在第二导电类型碳化硅半导体基底表面沉积一层掩蔽材料层，并对掩蔽材料层进行刻蚀，形成用于离子注入的掩蔽层，所述掩蔽层刻蚀形成的开口同时暴露有源区、终端区需要进行离子注入区域的表面；利用同一离子注入工艺对有源区、终端区暴露的区域进行第一离子注入；重复上述掩蔽层刻蚀和离子注入工艺步骤，采用同一离子注入工艺对有源区、终端区暴露的区域进行第二离子注入，使得在有源区形成第一导电类型注入基区和第二类导电型注入源区，在终端区形成第一导电类型终端注入区和第二导电类型终端注入区，所述第一导电类型注入基区和第一导电类型终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成，所述第二类导电型注入源区与第二导电类型终端注入区采用另一次相同的掩蔽层刻蚀和离子注入工艺同时形成，其中在所述第二导电类型碳化硅半导体基底有源区内且位于栅极结构两侧形成第一导电类型注入基区、第二类导电型注入源区，所述第一导电类型注入基区包围所述第二类导电型注入源区，所述第一导电类型注入基区和第二类导电型注入源区作为用于形成所述碳化硅MOSFET沟道的沟道注入区；在所述第二导电类型碳化硅半导体基底终端区形成若干条环状的第一导电类型终端注入区和第二导电类型终端注入区；环状的第一导电类型终端注入区包围所述第二导电类型终端注入区，所述第一导电类型终端注入区和第二导电类型终端注入区作为结终端注入区。
本实用新型实施例还提供了一种终端有源区同设计的SiC功率器件的制备方法，包括：
提供第二导电类型碳化硅半导体基底，所述第二导电类型碳化硅半导体基底包括有源区和包围有源区的终端区，所述第二导电类型碳化硅半导体基底包括碳化硅衬底和位于所述碳化硅衬底表面的碳化硅外延层；
采用相同的掩蔽层刻蚀和离子注入工艺同时在所述有源区形成沟道注入区，在所述终端区形成结终端注入区，所述沟道注入区用于形成沟道，所述结终端注入区用于形成结终端，其中沟道注入区包括第一导电类型注入基区和第二类导电型注入源区，结终端注入区包括若干条环状的位于所述第二导电类型碳化硅半导体基底终端区内的第一导电类型终端注入区和第二导电类型终端注入区，所述第一导电类型注入基区和第一导电类型终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成，所述第二导电类型注入源区与第二导电类型终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成；
在所述有源区表面形成所述沟道注入区对应的栅极结构；
在所述第二类导电型注入源区表面形成源极电极，在第二导电类型碳化硅半导体基底表面形成漏极电极；
形成覆盖所述栅极结构表面的栅源极间介质；
在终端区表面形成钝化层结构。
可选的，还包括：在结终端注入区底部形成第一导电类型重注入体区，在所述结终端注入区底部形成第一导电类型终端重注入区，且第一导电类型重注入体区和第一导电类型终端重注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成。
可选的，第一导电类型为N型则第二导电类型为P型；反之第一导电类型为P型则第二导电类型为N型。
综上所述，本实用新型的有益效果在于：
本实用新型实施例提供了一种终端有源区同设计SiC功率器件及其制备方法，不同电流大小所对应的碳化硅器件所需要的元胞结构的数量不同，导致有源区所占的芯片面积比例不同，图形区域密度不同，在终端区和有源区同时进行刻蚀和离子注入，由于不同电流大小对应的图形区域密度不同，原本会导致有源区的刻蚀侧墙角度不一，进而影响利用掩模的离子注入的区域的边缘精度，使得采用同样离子注入工艺在不同的碳化硅器件中形成的离子注入图形不一致，对沟道区而言造成沟道尺寸不可控，从而影响良率。但由于本实用新型在终端区和有源区同时进行离子注入，使得不同电流大小对应的图形区域密度不同的影响降到最低，利用同一刻蚀参数进行的刻蚀的侧墙形貌一致，刻蚀工艺控制更加容易控制，离子注入工艺控制也更容易控制，从而解决了图形区域密度不同导致的刻蚀侧墙角度不同进而造成相应沟道尺寸不可控的问题。
由于在碳化硅衬底的终端区和有源区采用相同的工艺进行刻蚀、离子注入，并且通过退火工艺修复了离子注入后的注入损伤，在有源区和终端区形成结深相同的离子注入区，终端区的结终端注入区和有源区的沟道注入区同时形成、结深相等，此外在结宽、间距上都具有良好的一致性，故在有源区和终端区连接界面处具有更小的曲面，从而降低曲率效应增加器件的击穿电压。
为让本实用新型的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为现有技术中使用第一刻蚀时，导致掩蔽层侧墙角度变化从而造成结终端或有源区过刻的示意图；
图2所示为现有技术中使用第二刻蚀时，导致掩蔽层侧墙角度变化从而造成结终端或有源区欠刻的示意图；
图3所示为本实用新型实施例的终端有源区同设计的SiC功率器件的结构示意图之一；
图4所示为本实用新型实施例的终端有源区同设计的SiC功率器件的结构示意图之二；
图5～图8所示为本实用新型实施例的终端有源区同设计的SiC功率器件的制备方法的流程结构示意图。
具体实施方式
为什么在碳化硅功率器件的制备过程中，特别是在离子注入工艺中，经常发生离子注入区域发生偏差的问题；在通过离子注入形成沟道的过程中，会造成沟道尺寸不可控，且形成拖尾，影响沟道注入浓度从而影响良率。为什么在现有的硅功率器件的制备过程中就几乎不会发生这个问题。实用新型人经过研究发现，碳化硅功率器件的制备过程中，离子注入不会因为退火工艺而扩散，离子注入的区域即为最终的掺杂区域，因此碳化硅功率器件对离子注入区域的控制要求更高，而硅器件在离子注入工艺后会随退火工艺而扩散，经过退火步骤的离子注入区域会进行扩展，因此离子注入区域的控制要求相对较低。
而在碳化硅功率器件的离子注入是需要掩蔽层提供掩模，即离子注入区域是由掩蔽层刻蚀后形成的开口和侧墙形貌所决定的。但发明人经过进一步研究发现，哪怕采用相同的刻蚀工艺(相同的刻蚀机台和刻蚀参数)，不同碳化硅功率器件制备过程中，对应的侧墙形貌也是有差异的。
更进一步研究发现，在现有的功率器件中，对于相同电压等级的器件，包围有源区AA’的结终端BB’区的宽度设计是一样，但对于不同电流大小的器件，所需要的元胞结构的数量是不一样的，即有源区AA’的面积是不同的。因此电流越大，需要的有源区面积越大，有源区在整个器件中的面积占比越大，有源区在整个晶圆中的面积占比越大；电流越小，需要的有源区面积越小，有源区在整个器件中的面积占比越小，有源区在整个晶圆中的面积占比越小。在现有的有源区AA’和结终端BB’的制备工艺中，由于掺杂浓度、掺杂深度等要求的不同，一般而言有源区AA’和结终端BB’区域的离子注入是分开进行，但当在对有源区AA’进行离子注入时，由于不同电流大小的器件对应的有源区在整个器件(晶圆)中的占比不同即图形区域密度不同，即使采用相同的刻蚀工艺(相同的刻蚀机台和刻蚀参数)，在有源区对应位置的局部刻蚀参数(例如刻蚀气体浓度)还是有偏差，因此会造成掩蔽层的刻蚀侧墙形貌是有差异的，请参考图1和图2，或者造成欠刻，或者造成过刻。利用所述欠刻或过刻的掩蔽层作为离子注入的掩模，自然会造成离子注入区域的不可控。
如果想要解决这个问题，一种方式是调整刻蚀工艺，每一个尺寸、电流大小的功率器件都需要对应一个刻蚀菜单来达到最佳的刻蚀角度。不但实验工期长，而且生产过程中也存在控制的难题。因此实用新型人经过研究，提出了一种终端有源区同设计的SiC功率器件，解决了图形区域密度不同导致的刻蚀侧墙角度不同进而造成相应沟道尺寸不可控的问题。
为了便于本领域技术人员的理解，下面将结合具体实施例对本实用新型作进一步详细描述。
本实用新型实施例提供一种终端有源区同设计的SiC功率器件。如图3所示，包括第二导电类型碳化硅半导体基底，所述第二导电类型碳化硅半导体基底包括碳化硅衬底201和位于所述衬底表面的碳化硅外延层202；所述第二导电类型碳化硅半导体基底包括有源区AA’和包围有源区AA’的终端区BB’，所述有源区AA’具有若干元胞结构，在图3中，为了图示方便，仅以一个元胞结构为例进行说明。
位于所述第二导电类型碳化硅半导体基底另一表面的漏极电极207；
位于所述碳化硅外延层202内的沟道注入区1和结终端注入区2，有源区用于形成元胞结构沟道的沟道注入区1和终端区用于形成结终端的结终端注入区2采用相同的掩蔽层刻蚀和离子注入工艺同时形成。
位于有源区AA’外延层表面的栅极结构3和覆盖所述栅极结构的栅源极间介质210，其中栅极结构3包括位于有源区AA’外延层表面的栅极介质层208和位于栅极介质层之上的多晶硅209；在本实用新型实施例中，采用多晶硅作为栅极，相比金属栅极，通过改变多晶硅中的掺杂条件来改变其功函数从而降低器件的临界电压。在其他实施例中，采用金属等其他材质作为栅极。
位于沟道注入区表面的源极电极211；位于所述终端区BB’外延层表面且覆盖所述结终端注入区表面的钝化层结构212。
具体的，本实施例的终端有源区同设计的SiC功率器件是一种SiC功率MOSFET器件，在其他实施例中，所述SiC功率器件还可以为SiC IGBT器件。
请参考图3，在本实施例中，所述沟道注入区1包含第一导电类型注入基区203和位于所述第一导电类型注入基区203表面上方的第二导电类型注入源区204；所述结终端注入区2包含第一导电类型终端注入区205和位于所述第一导电类型终端注入区205表面上方的第二导电类型终端注入区206；在本实施例中，结终端注入区2呈若干同心环状结构，且各个环状结终端注入区2之间互不相连且具有相同的结宽，且结终端注入区2之间具有不同的间距。在其他实施例中，结终端注入区2可具有不同的结宽和相同的间距。
其中，所述第一导电类型注入基区203与所述第一导电类型终端注入区205是通过同时对位于有源区AA’和终端区BB’的刻蚀窗口采用第一离子掺杂浓度、第一能量进行离子注入而形成的，所述第一导电类型注入基区203与所述第一导电类型终端注入区205具有第一结深；所述第二导电类型注入源区204与所述第二导电类型终端注入区206是通过同时对位于有源区AA’和终端区BB’的刻蚀窗口采用第二离子掺杂浓度、第二能量进行离子注入而形成的，所述第二导电类型注入源区204与所述第二导电类型终端注入区206具有第二结深。所述第一导电类型注入基区包围所述第二类导电型注入源区，环状的第一导电类型终端注入区包围所述第二导电类型终端注入区。
请参考图4，在其他实施例中，所述沟道注入区1还包含第一导电类型重注入体区313，所述结终端注入区2还包含第一导电类型终端重注入区314；所述第一导电类型重注入体区313位于所述第一导电类型注入基区303下方且与所述第一导电类型注入基区303相连；所述第一导电类型终端重注入区314位于所述第一导电类型注入区305下方且与所述第一导电类型注入区305相连；所述第一导电类型重注入体区313和所述第一导电类型终端重注入区314采用相同的掩蔽层刻蚀和离子注入工艺同时形成、结深相等。
在本实施例中，所述第一导电类型为P型掺杂，所述第二导电类型为N型掺杂，即所述第一导电类型注入基区为P型注入基区，第一导电类型注入区为P型注入区；所述第二导电类型注入源区为N型注入源区，第二导电类型注入区为N型注入区；此外，第一导电类型重注入体区为P型重注入体区，第一导电类型重注入区为P型重注入区。
在其他实施例中，所述第一导电类型也可以为N型掺杂，所述第二导电类型为P型掺杂。
本实用新型采用了终端区和有源区采用相同的结构，即终端区的沟道注入区和有源区的结终端注入区同时形成、结深相等解决了终端区和有源区两个图形区域密度不同导致刻蚀侧墙角度不同而造成相应沟道尺寸不一致的问题。
本实用新型实施例还提供了一种终端有源区同设计的SiC功率器件的制备方法，包括：
请参考图5，提供第二导电类型碳化硅半导体基底，所述第二导电类型碳化硅半导体基底包括碳化硅衬底201和位于所述碳化硅衬底201表面的碳化硅外延层202。
采用相同的掩蔽层刻蚀和离子注入工艺同时在所述有源区形成沟道注入区，在所述终端区形成结终端注入区，所述沟道注入区用于形成沟道，所述结终端注入区用于形成结终端，其中沟道注入区包括第一导电类型注入基区和第二类导电型注入源区，结终端注入区包括若干条环状的位于所述第二导电类型碳化硅半导体基底终端区内的第一导电类型终端注入区和第二导电类型终端注入区，所述第一导电类型注入基区和第一导电类型终端注入区采用相同的离子注入工艺同时形成，所述第二导电类型注入源区与第二导电类型终端注入区采用相同的离子注入工艺同时形成。
在形成沟道注入区1和结终端注入区2前，还需要掩蔽层沉积、刻蚀等步骤，具体如下：
在第二导电类型碳化硅半导体基底表面沉积一层掩蔽材料层，所述掩蔽材料为氧化硅，氮化硅或多晶硅等，并对掩蔽材料层进行刻蚀，形成用于离子注入的掩蔽层。由于在对掩蔽材料层进行刻蚀时，不仅仅对有源区的沟道注入区的区域进行刻蚀，也会对终端区的结终端注入区的区域进行刻蚀，哪怕是不同的电路大小，不同的有源区占整个晶圆的占比大小，最终进行刻蚀时局部刻蚀参数都不会有太大的变化，导致刻蚀的侧墙形貌就不会有太大的变化，导致不同器件最终的离子注入区域不会有太大的误差，从而可以解决因图形区域密度不同导致的刻蚀侧墙角度不同而造成相应沟道尺寸不可控的问题。
由于掩蔽层侧墙结构的形貌可控，从而使后续离子注入过程中不会产生注入过度或不足的问题，使得沟道注入区1和结终端注入区2的区域具有更好的一致性。
请参考图6，在本实施例中，同时对位于有源区AA’、终端区BB’外延层表面刻蚀窗口采用第一离子掺杂浓度、第一能量进行离子注入，形成位于有源区AA’的第一导电类型注入基区203与位于终端区BB’的第一导电类型终端注入区205，所述第一导电类型注入基区203与所述第一导电类型终端注入区205具有第一结深。
请参考图7，在本实施例中，接着通过第二掩蔽层同时对第一导电类型注入基区203、第一导电类型终端注入区205表面采用第二离子掺杂浓度、第二能量进行离子注入形成位于所述第一导电类型注入基区203内的第二导电类型注入源区204与位于所述第一导电类型终端注入区205内的第二导电类型终端注入区206，所述第二导电类型注入源区204与第二导电类型终端注入区206具有第二结深；在第一次离子注入和第二次离子注入之间的所需的掩蔽层生长、光刻等步骤可参考前文所述，在此不做赘述。
此外，在其他实施例中，请参考图4，在形成第一导电类型注入基区303与第一导电类型注入区305之前或之后还包括：同时形成位于所述第一导电类型注入基区303下方的第一导电类型重注入体区313、位于第一导电类型注入区下方305第一导电类型重注入区314，所述第一导电类型重注入体区313和第一导电类型重注入区314具有第三结深，所述第一导电类型重注入体区313与所述第一导电类型注入基区303相连；所述第一导电类型重注入区314与所述第一导电类型注入区305相连。
由于在碳化硅衬底中采用相同的工艺进行刻蚀、离子注入使得刻蚀工艺控制更加容易控制，并通过退火工艺修复了离子注入后的注入损伤在有源区和终端区形成有结深相同的离子注入区。终端区的沟道注入区和有源区的结终端注入区同时形成、结深相等，此外在结宽、间距上都具有良好的一致性，故在有源区和终端区连接界面处具有更小的曲面，从而降低曲率效应增加器件的击穿电压。
请参考图8，在本实施例中，在外延层202表面形成相应的沟道注入区1和结终端注入区2之后，接着在有源区AA’外延层表面、所述沟道注入区1之间形成栅极结构3；在终端区BB’的外延层表面形成钝化层结构212；在所述沟道注入区1表面形成源极电极211，在第二导电类型碳化硅半导体基底表面形成漏极电极207；形成覆盖所述栅极结构表面的栅源极间介质210。
在本实施例中，由于所述第一导电类型为P型掺杂，所述第二导电类型为N型掺杂，利用第一掩膜层通过P型离子重注入同时生成P型重注入体区和P型重注入区；利用第二掩膜层通过P型离子注入同时形成P型注入基区和P型注入区；此外利用第三掩膜层通过N型离子注入形成N型注入源区和N型注入区，然后在碳化硅外延层表面形成栅极结构和钝化层结构。
在其他实施例中，可采取所述第一导电类型为N型掺杂，所述第二导电类型为P型掺杂来制备相应的器件。
最后说明，任何依靠本实用新型装置结构以及所述实施例的技术方案，进行的部分或者全部技术特征的修改或者等同替换，所得到的本质不脱离本实用新型的相应技术方案，都属于本实用新型装置结构以及所述实施方案的专利范围。
Claims (6)
1.一种终端有源区同设计的SiC功率器件，其特征在于，包括：
第二导电类型碳化硅半导体基底，所述第二导电类型碳化硅半导体基底包括有源区和包围有源区的终端区，所述有源区具有若干元胞结构；
用于形成所述元胞结构沟道的沟道注入区和用于形成终端区结终端的结终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成。
2.如权利要求1所述的终端有源区同设计的SiC功率器件，其特征在于，所述有源区的元胞结构为碳化硅MOSFET或碳化硅IGBT。
3.如权利要求1所述的终端有源区同设计的SiC功率器件，其特征在于，当所述SiC功率器件元胞结构为碳化硅MOSFET，所述碳化硅MOSFET的具体结构包括：位于所述第二导电类型碳化硅半导体基底有源区第一表面的栅极结构和覆盖所述栅极结构的栅源极间介质；位于所述第二导电类型碳化硅半导体基底另一表面的漏极电极；位于所述第二导电类型碳化硅半导体基底有源区内且位于栅极结构两侧的第一导电类型注入基区和第二类导电型注入源区，所述第一导电类型注入基区包围所述第二类导电型注入源区，所述第一导电类型注入基区和第二类导电型注入源区作为用于形成所述碳化硅MOSFET沟道的沟道注入区，所述第一导电类型注入基区位于第二类导电型注入源区和第二导电类型碳化硅半导体基底之间且靠近栅极结构的位置作为碳化硅MOSFET的沟道，所述沟道注入区与终端区的结终端注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成；位于所述第二类导电型注入源区表面的源极电极。
4.如权利要求1所述的终端有源区同设计的SiC功率器件，其特征在于，所述终端区为场限环或JTE结构。
5.如权利要求4所述的终端有源区同设计的SiC功率器件，其特征在于，当所述终端区为场限环，所述终端区的结构包括：若干条环状的位于所述第二导电类型碳化硅半导体基底终端区内的第一导电类型终端注入区和第二导电类型终端注入区；环状的第一导电类型终端注入区包围所述第二导电类型终端注入区，所述第一导电类型终端注入区和第二导电类型终端注入区作为结终端注入区，结终端注入区与用于形成沟道的沟道注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成。
6.如权利要求5所述的终端有源区同设计的SiC功率器件，其特征在于，当所述SiC功率器件元胞结构为碳化硅MOSFET，所述终端区为场限环，所述碳化硅MOSFET的具体结构包括：位于所述第二导电类型碳化硅半导体基底有源区第一表面的栅极结构和覆盖所述栅极结构的栅源极间介质；位于所述第二导电类型碳化硅半导体基底另一表面的漏极电极；位于所述第二导电类型碳化硅半导体基底有源区内且位于栅极结构两侧的第一导电类型注入基区、第二类导电型注入源区和第一导电类型重注入体区，所述第一导电类型注入基区包围所述第二类导电型注入源区，所述第一导电类型注入基区和第二类导电型注入源区作为用于形成所述碳化硅MOSFET沟道的沟道注入区，第一导电类型重注入体区位于所述沟道注入区的底部；所述第一导电类型注入基区位于第二类导电型注入源区和第二导电类型碳化硅半导体基底之间且靠近栅极结构的位置作为碳化硅MOSFET的沟道；所述终端区的结构包括：若干条环状的位于所述第二导电类型碳化硅半导体基底终端区内的第一导电类型终端注入区、第二导电类型终端注入区和第一导电类型终端重注入区；环状的第一导电类型终端注入区包围所述第二导电类型终端注入区，所述第一导电类型终端注入区和第二导电类型终端注入区作为结终端注入区，所述第一导电类型终端重注入区位于结终端注入区的底部；结终端注入区与沟道注入区采用相同的掩蔽层刻蚀和离子注入工艺同时形成；所述第一导电类型重注入体区与第一导电类型终端重注入区同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121414468.7U CN214797428U (zh) | 2021-06-24 | 2021-06-24 | 终端有源区同设计的SiC功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121414468.7U CN214797428U (zh) | 2021-06-24 | 2021-06-24 | 终端有源区同设计的SiC功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214797428U true CN214797428U (zh) | 2021-11-19 |
Family
ID=78714595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202121414468.7U Expired - Fee Related CN214797428U (zh) | 2021-06-24 | 2021-06-24 | 终端有源区同设计的SiC功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214797428U (zh) |
-
2021
- 2021-06-24 CN CN202121414468.7U patent/CN214797428U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US5747831A (en) | SIC field-effect transistor array with ring type trenches and method of producing them | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| US20230178636A1 (en) | Field effect transistor having same gate and source doping, cell structure, and preparation method | |
| EP2784806A1 (en) | Method for manufacturing semiconductor device | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| EP1382071B1 (en) | Double diffused field effect transistor having reduced on-resistance | |
| KR20010098551A (ko) | 반도체장치 및 그 제조방법 | |
| CN103311245B (zh) | 一种逆导igbt芯片及其制备方法 | |
| CN114496784A (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114068680A (zh) | 一种分裂栅mos器件及其制备方法 | |
| CN113437154A (zh) | 终端有源区同设计的SiC功率器件及其制备方法 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN214797428U (zh) | 终端有源区同设计的SiC功率器件 | |
| CN112864019A (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN108695387B (zh) | Mosfet、mosfet制备方法以及电子设备 | |
| CN109155335B (zh) | 半导体器件及其制造方法 | |
| CN116072698A (zh) | 一种锥形栅mosfet器件结构及其制作方法 | |
| CN213519864U (zh) | 超级结 | |
| CN115472667B (zh) | 一种超结绝缘双极型晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211119 |