CN113094866B - 半导体工艺的仿真方法 - Google Patents

半导体工艺的仿真方法 Download PDF

Info

Publication number
CN113094866B
CN113094866B CN202110211732.5A CN202110211732A CN113094866B CN 113094866 B CN113094866 B CN 113094866B CN 202110211732 A CN202110211732 A CN 202110211732A CN 113094866 B CN113094866 B CN 113094866B
Authority
CN
China
Prior art keywords
function
spatial distribution
semiconductor process
distribution function
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110211732.5A
Other languages
English (en)
Other versions
CN113094866A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Manufacturing EDA Co Ltd
Original Assignee
Advanced Manufacturing EDA Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Manufacturing EDA Co Ltd filed Critical Advanced Manufacturing EDA Co Ltd
Priority to CN202110211732.5A priority Critical patent/CN113094866B/zh
Publication of CN113094866A publication Critical patent/CN113094866A/zh
Application granted granted Critical
Publication of CN113094866B publication Critical patent/CN113094866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种半导体工艺的仿真方法，包括：确定第一空间分布函数，并作为半导体工艺层在生长起始时的厚度与位置的分布函数，以及，确定第二空间分布函数，并作为所述半导体工艺层在生长结束时的厚度与位置的分布函数，其中，所述半导体工艺层通过生长工艺生长在基底材料层的表面；根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的各个位置的反应速度函数；根据所述反应速度函数，确定所述基底材料层在生长工艺中的点缺陷产生速率的仿真结果。本发明可以提高仿真结果的准确性，增强可靠性。

Description

半导体工艺的仿真方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体工艺的仿真方法。
背景技术
随着芯片制造技术的进步，芯片关键尺寸越来越小，现在已经达到了10nm以下。随着工艺进步，计算机辅助设计与仿真技术(Technology Computer Aided Design，TCAD)仿真软件在工艺研发中的应用也越来越广泛，尤其是在热反应生长材料时注入点缺陷从而影响杂质扩散的情形中，采用仿真的方式对各个位置的杂质扩散浓度进行预测，能够为工艺优化奠定良好基础。
然而，目前业界主流的仿真(emulation)方法是采用一维模拟，如根据设定的全局数值来计算单一的反应速度，然后将该单一反应速度直接运用于计算二维或三维结构中氧化导致的杂质扩散的增强(或削弱)效应，会导致仿真准确性较低，可靠性不强。
发明内容
本发明解决的技术问题是提供一种半导体工艺的仿真方法，有机会体现不同位置的空间分布差异，提高仿真结果的准确性，增强可靠性。
为解决上述技术问题，本发明实施例提供一种半导体工艺的仿真方法，包括：确定第一空间分布函数，并作为半导体工艺层在生长起始时的厚度与位置的分布函数，以及，确定第二空间分布函数，并作为所述半导体工艺层在生长结束时的厚度与位置的分布函数，其中，所述半导体工艺层通过生长工艺生长在基底材料层的表面；根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的反应速度函数；根据所述反应速度函数，确定所述基底材料层的在生长工艺中的点缺陷产生速率的仿真结果。
可选的，所述第一空间分布函数以及第二空间分布函数为：预设赋值函数、分段均匀函数、分段线性函数、指数函数、高斯函数以及余误差函数中的任意一种。
可选的，所述预设赋值函数为：
f(x,y)＝T1；
所述分段均匀函数为：
f(x,y)＝N0，if x0-xs/2＜x＜x0+xs/2；
所述分段线性函数为：
f(x,y)＝N0x，if x＜0；
f(x,y)＝N1x，if x＞0；
所述指数函数为：
Figure BDA0002952591330000021
或者，
Figure BDA0002952591330000022
所述高斯函数为：
Figure BDA0002952591330000023
或者，
Figure BDA0002952591330000024
所述余误差函数为：
Figure BDA0002952591330000025
其中，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，T1用于表示半导体工艺层的第一预设厚度值，N0用于表示半导体工艺层的第二预设厚度值，N1用于表示半导体工艺层的第三预设厚度值，N2用于表示半导体工艺层的第四预设厚度值，N3用于表示半导体工艺层的第五预设厚度值，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
可选的，所述半导体工艺层包含多个图案凸起；如果预设的参考位置位于相邻的图案凸起之间，则在以下多项中选择数学函数确定第一空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数；以及，在以下多项中选择数学函数确定第二空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数。
可选的，所述第一空间分布函数为预设赋值函数：
T1(x,y)＝T0；
所述第二空间分布函数为高斯函数：
T2(x,y)＝T0+0.01×exp(-(x-x0)×(x-x0)/(2×xs×xs)-(y-y0)×(y-y0)/(2×ys×ys))；
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，T0用于表示半导体工艺层的第六预设厚度值，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
可选的，所述半导体工艺层包含多个图案凸起；如果预设的参考位置位于所述图案凸起覆盖的基底材料层的表面，则在以下多项中选择数学函数确定第一空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数；以及，在以下多项中选择数学函数确定第二空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数。
可选的，所述半导体工艺层的反应速度函数表达为：
k(x,y)＝(1/(2×T1(x,y)+A)+1/(2×T2(x,y)+A))×B/2；
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，A、B为拟合参数。
可选的，根据所述反应速度函数，确定所述基底材料层的各个位置的在热反应生长工艺中的点缺陷产生速率的仿真结果包括：根据所述反应速度函数，确定所述基底材料层的各个位置的深度-点缺陷产生速率的分布函数。
可选的，确定点缺陷产生速率的仿真结果所采用的函数表达为：
Figure BDA0002952591330000041
其中，Gox用于表示点缺陷的产生速率，k用于表示反应速度函数，θ、Gpow、Ggpow用于表示拟合因子，Lden用于表示所述半导体工艺层的晶格密度，VScale用于表示所述基底材料层在本征状态下的参考反应速率，P0用于表示反应气体分压，GScale用于表示点缺陷产生速率的缩放因子。
可选的，所述半导体工艺选自：热氧化反应工艺，氮化反应工艺、外延生长工艺、金属硅化物反应工艺以及合金退火工艺。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，采用第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的反应速度函数，相比于现有技术中，基于单一的反应速度值对基底材料层的热反应生长点缺陷产生速率进行仿真，无法体现不同位置的空间分布差异，导致仿真结果准确性较低，采用本发明实施例的方案，可以使得用户采用函数而非固定值确定反应速度函数，进而基于反应速度函数而非固定值对基底材料层的热反应生长点缺陷产生速率进行仿真，有机会体现不同位置的空间分布差异，提高仿真结果的准确性，增强可靠性。
进一步，所述第一空间分布函数以及第二空间分布函数为：预设赋值函数、分段均匀函数、分段线性函数、指数函数、高斯函数以及余误差函数中的任意一种，可以使得用户具有更多的选择，且能够体现出不同位置的空间分布差异。
进一步，所述半导体工艺层包含多个图案凸起，如果预设的参考位置位于相邻的图案凸起之间，则在以下多项中选择数学函数确定第一空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数；以及，在以下多项中选择数学函数确定第二空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数，有机会体现半导体工艺的实际特点，如被半导体工艺层的图案凸起遮挡的位置，注入点缺陷少，对杂质扩散的影响较小，未被半导体工艺层的图案凸起遮挡的位置，注入点缺陷多，对杂质扩散的影响较大等。
进一步，设置所述第一空间分布函数为预设赋值函数：T1(x,y)＝T0；所述第二空间分布函数为高斯函数：
T2(x,y)＝T0+0.01×exp(-(x-x0)×(x-x0)/(2×xs×xs)-(y-y0)×(y-y0)/(2×ys×ys))；可以通过设置统一的T0，使得第二空间分布函数的各个值必然高于第一空间分布函数，从而更好地符合热反应生长点缺陷产生速率的空间分布特点，进一步提高仿真结果的准确性。
进一步，所述半导体工艺层包含多个图案凸起，如果预设的参考位置位于所述图案凸起，则在以下多项中选择数学函数确定第一空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数；以及，在以下多项中选择数学函数确定第二空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数，有机会体现半导体工艺的实际特点，如被半导体工艺层的图案凸起遮挡的位置，注入点缺陷少，对杂质扩散的影响较小，未被半导体工艺层的图案凸起遮挡的位置，注入点缺陷多，对杂质扩散的影响较大等。
附图说明
图1是现有技术中一种半导体工艺的仿真方法的函数选择示意图；
图2是本发明实施例中一种半导体工艺的仿真方法的流程图；
图3是本发明实施例中一种半导体工艺的仿真方法的函数选择示意图；
图4是本发明实施例中一种深度-点缺陷产生速率的分布函数示意图；
图5是本发明实施例中一种第一空间分布函数、第二空间分布函数以及反应速度函数的示意图；
图6是本发明实施例中另一种第一空间分布函数、第二空间分布函数以及反应速度函数的示意图。
具体实施方式
如前所述，TCAD仿真软件在工艺研发中的应用也越来越广泛，尤其是在其他纯元素材料或化合物材料基底材料层上热反应生长材料时，注入点缺陷从而影响杂质扩散的情形中，采用仿真的方式对各个位置的杂质扩散浓度进行预测，能够为工艺优化奠定良好基础。然而，目前业界主流的仿真方法是采用一维模拟，如根据设定的全局数值来计算单一的反应速度，然后基于该单一的反应速度，对二维或三维结构中热反应生长导致的杂质扩散进行分析，如分析杂质扩散的增强程度或削弱程度，导致仿真准确性较低，可靠性不强。
参照图1，图1是现有技术中一种半导体工艺的仿真方法的函数选择示意图。
如图1所示，可以设定半导体工艺层在生长起始时的厚度以及在结束时厚度均为固定值，例如设定半导体工艺层在工艺生长起始时的厚度为T1，设定半导体工艺层在工艺生长结束时的厚度为T2，则该半导体工艺层的厚度可以被计算为T2与T1的差值。
进一步地，可以根据该半导体工艺层的厚度以及工艺时长，确定反应速度k，可以理解的是，无论对半导体工艺层的哪个位置进行仿真，该反应速度k是单一的固定值。
本发明的发明人经过研究发现，在基底材料层上热反应生长材料时，注入点缺陷从而影响杂质扩散的情形中，基于单一的反应速度值对基底材料层的热反应生长点缺陷产生速率进行仿真，并不符合实际的工艺结果，例如被半导体工艺层的图案凸起遮挡的位置，反应速率低，注入点缺陷少，对杂质扩散的影响较小，未被半导体工艺层的图案凸起遮挡的位置，反应速率高，注入点缺陷多，对杂质扩散的影响较大，而采用单一的反应速度值k进行仿真，无法体现不同位置的空间分布差异，不具有材料区域界面的选择性，无法反映二维或三维情形下氧化反应速度对晶面、应力、缺陷、所掺杂质的依赖，仿真结果准确性较低。
在本发明实施例中，采用第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的反应速度函数，相比于现有技术中，基于单一的反应速度值对基底材料层的热反应生长点缺陷产生速率进行仿真，无法体现不同位置的空间分布差异导致仿真结果准确性较低，采用本发明实施例的方案，可以使得用户采用函数而非固定值确定反应速度函数，进而基于反应速度函数而非固定值对基底材料层的热反应生长点缺陷产生速率进行仿真，有机会体现不同位置的空间分布差异，提高仿真结果的准确性，增强可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图2，图2是本发明实施例中一种半导体工艺的仿真方法的流程图。所述半导体工艺的仿真方法可以包括步骤S21至步骤S23：
步骤S21：确定第一空间分布函数，并作为半导体工艺层在生长起始时的厚度与位置的分布函数，以及，确定第二空间分布函数，并作为所述半导体工艺层在生长结束时的厚度与位置的分布函数，其中，所述半导体工艺层通过生长工艺生长在基底材料层的表面；
步骤S22：根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的反应速度函数；
步骤S23：根据所述反应速度函数，确定所述基底材料层的在生长工艺中的点缺陷产生速率的仿真结果。
在步骤S21的具体实施中，所述半导体工艺可以是在基底材料层的表面通过生长工艺生长半导体工艺层。换言之，在本发明实施例中，所述半导体工艺可以选自多种生长工艺，例如热反应生长工艺。
进一步地，所述半导体工艺可以选自：热氧化反应工艺，氮化反应工艺、外延生长工艺、金属硅化物反应工艺以及合金退火工艺。
其中，所述基底材料层可以为纯元素材料层或者化合物材料层，例如可以为半导体衬底。
以半导体衬底为例，其材料可以为硅、锗等纯元素材料，还可以为硅锗合金、碳化硅、砷化镓或镓化铟等化合物材料。
更进一步地，可以根据所述半导体工艺的类型，选择适当的形成方法，形成所述半导体工艺层。
例如，对于热氧化反应工艺，所述半导体工艺层可以为氧化物层，例如氧化硅层、氧化锗层等；对于氮化反应工艺，所述半导体工艺层可以为氮化物层，例如氮化硅层、氮化锗层等。
进一步地，所述第一空间分布函数以及第二空间分布函数为：预设赋值函数、分段均匀函数、分段线性函数、指数函数、高斯函数以及余误差函数中的任意一种。
需要指出的是，所述第一空间分布函数与第二空间分布函数可以相同，还可以不同。例如可以选择第一空间分布函数为预设赋值函数，第二空间分布函数为高斯函数；还可以选择第一空间分布函数与第二空间分布函数均采用分段线性函数，其中，分段线性函数中的参数值可以设置为不同。
在本发明实施例中，通过确定第一空间分布函数以及确定第二空间分布函数所采用的数学函数选自：预设赋值函数、分段均匀函数、分段线性函数、指数函数、高斯函数以及余误差函数，可以使得用户具有更多的选择，且能够体现出不同位置的空间分布差异。
更进一步地，所述预设赋值函数为：
f(x,y)＝T1；
所述分段均匀函数为：
f(x,y)＝N0，if x0-xs/2＜x＜x0+xs/2；
所述分段线性函数为：
f(x,y)＝N0x，if x＜0；
f(x,y)＝N1x，if x＞0；
所述指数函数为：
Figure BDA0002952591330000081
或者，
Figure BDA0002952591330000082
所述高斯函数为：
Figure BDA0002952591330000083
所述余误差函数为：
Figure BDA0002952591330000091
其中，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，T1用于表示半导体工艺层的第一预设厚度值，N0用于表示半导体工艺层的第二预设厚度值，N1用于表示半导体工艺层的第三预设厚度值，N2用于表示半导体工艺层的第四预设厚度值，N3用于表示半导体工艺层的第五预设厚度值，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
进一步地，所述特征长度可以用于指示分布衰减至峰值的特定倍数对应的空间长度。
例如，在高斯函数中，所述特征长度xs和ys可以为高斯函数的Sigma值；在指数函数中，所述特征长度xs和ys可以为分布衰减至峰值的exp(-1)＝0.368倍对应的空间长度。
在本发明实施例中，通过设置适当的空间分布函数，可以使得用户在多种函数中选择适当的函数而非固定值确定反应速度函数，有机会体现出不同位置的空间分布差异。
在步骤S22的具体实施中，根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的各个位置的反应速度函数。
可以理解的是，所述半导体工艺可以是在基底材料层的表面通过热反应生长工艺生长半导体工艺层的工艺，所述反应速度函数用于指示热反应生长工艺中在各个位置上生长的快慢程度。
进一步地，可以采用下述公式根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的各个位置的反应速度函数：
k(x,y)＝(1/(2×T1(x,y)+A)+1/(2×T2(x,y)+A))×B/2；
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，A、B为拟合参数。
需要指出的是，还可以采用其他方法确定所述反应速度函数，如对第一空间分布函数以及第二空间分布函数进行离散式采样，然后在各个位置上计算差值，进而根据差值和反应时长确定该位置上的反应速度，最后根据各个位置的离散的反应速度值，拟合得到反应速度函数等。
在本发明实施例中，对于确定所述反应速度函数的具体参数及其数值不做限制，相对于现有技术中，基于反应速度函数而非固定值对基底材料层的热反应生长点缺陷产生速率进行仿真，采用本发明实施例的方案，有机会体现不同位置的空间分布差异，提高仿真结果的准确性，增强可靠性。
参照图3，图3是本发明实施例中一种半导体工艺的仿真方法的函数选择示意图。
如图3所示，可以设定半导体工艺层在起始时的第一空间分布函数T1(x,y)以及在结束时第一空间分布函数T2(x,y)，进而根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的各个位置的反应速度函数k(x,y)，进而根据各个位置的k(x,y)的函数值k1、k2、k3、k4、k5……对半导体工艺层的各个位置进行仿真。
继续参照图2，在步骤S23的具体实施中，根据所述反应速度函数，确定所述基底材料层的各个位置的在热反应生长工艺中的点缺陷产生速率的仿真结果。
需要指出的是，在热反应生长工艺中，会形成点缺陷，甚至于还会刻意注入点缺陷，以对衬底杂质扩散进行影响。
具体而言，杂质在硅等半导体中的扩散可以视为以点缺陷为载体的，而点缺陷可以分为间隙式缺陷和空位式缺陷，二者可以发生复合等相互作用。诸如硼等杂质主要是通过间隙式点缺陷扩散的，间隙式点缺陷浓度越高，硼杂质扩散越快；诸如砷等杂质主要是通过空位式点缺陷扩散的，空位式点缺陷浓度越高，砷杂质扩散越快。所以，注入间隙式点缺陷可以增强硼杂质的扩散，削弱砷杂质的扩散；注入空位式点缺陷可以增强砷杂质的扩散，削弱硼杂质的扩散。
无论是在热反应生长工艺中自身形成的点缺陷的情况，还是刻意注入点缺陷的情况，通过仿真进行预判是非常重要的。
进一步地，根据所述反应速度函数，确定所述基底材料层的各个位置的在热反应生长工艺中的点缺陷产生速率的仿真结果包括：根据所述反应速度函数，确定所述基底材料层的各个位置的深度-点缺陷产生速率的分布函数。
在本发明实施例中，设置采用深度-点缺陷产生速率的分布函数对点缺陷的情况进行判断，有助于从产生速率的角度确定点缺陷是否符合用户需求，准确性较高，且复杂度较低。
更进一步地，可以采用下述公式，根据所述反应速度函数，确定所述半导体工艺层内各个位置的深度-点缺陷产生速率的分布函数：
Figure BDA0002952591330000111
其中，Gox用于表示点缺陷的产生速率，k用于表示反应速度函数，θ、Gpow、Ggpow用于表示拟合因子，Lden用于表示所述半导体工艺层的晶格密度，VScale用于表示所述基底材料层在本征状态下的参考反应速率，P0用于表示反应气体分压，GScale用于表示点缺陷产生速率的缩放因子。
参照图4，图4是本发明实施例中一种深度-点缺陷产生速率的分布函数示意图。
如图所示，TCAD根据k(x,y)和上述公式计算热氧化在各位置注入的点缺陷Gox。由于半导体中杂质是通过点缺陷扩散的，TCAD可考虑到点缺陷注入分布引起的各位置杂质扩散的增强或削弱，如曲线所示3个不同反应速度函数k(x,y)对杂质扩散的影响。
可以理解的是，曲线1扩散比较慢，曲线2扩散速度居中，曲线3扩散比较快。用户可以根据具体需求和半导体工艺层的图案(pattern)形貌选择适当的反应速度函数k(x,y)。
在本发明实施例中，采用第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的反应速度函数，相比于现有技术中，基于单一的反应速度值对基底材料层的热反应生长点缺陷产生速率进行仿真，无法体现不同位置的空间分布差异导致仿真结果准确性较低，采用本发明实施例的方案，可以使得用户采用函数而非固定值确定反应速度函数，进而基于反应速度函数而非固定值对基底材料层的热反应生长点缺陷产生速率进行仿真，有机会体现不同位置的空间分布差异，提高仿真结果的准确性，增强可靠性。
在本发明实施例的一种具体实施方式中，所述半导体工艺层可以包含多个图案凸起；如果预设的参考位置位于相邻的图案凸起之间，则在以下多项中选择数学函数确定第一空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数；以及，在以下多项中选择数学函数确定第二空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数。
参照图5，图5是本发明实施例中一种第一空间分布函数、第二空间分布函数以及反应速度函数的示意图。
如图5所示，在基底材料层100的表面形成半导体工艺层110，所述半导体工艺层110包括至少两个图案凸起，预设的参考位置(如黑点所示)位于相邻的图案凸起之间。具体地，可以位于相邻的图案凸起之间的基底材料层100的表面。
其中，所述图案凸起可以是半导体制造过程中通过微影曝光和蚀刻形成的材料图案，还可以是通过外延生长形成的材料图案。进一步地，图案凸起的材料与基底材料可以不同。
举例而言，对于热氧化反应工艺，所述半导体工艺层可以为氧化物层，例如氧化硅层、氧化锗层等，与基底材料(如硅层)可以不同；对于氮化反应工艺，所述半导体工艺层可以为氮化物层，例如氮化硅层、氮化锗层等，与基底材料(如硅层)可以不同。
需要指出的是，对于外延生长形成的图案凸起，其在基底材料上生长一层有一定要求的、与衬底晶向相同的单晶层，相比于基底材料，往往具有组分不同等特点，也可以被认为与基底材料在一定程度上存在不同。
进一步地，所述第一空间分布函数可以设置为预设赋值函数：T1(x,y)＝T0；所述第二空间分布函数可以设置为高斯函数：
T2(x,y)＝T0+0.01×exp(-(x-x0)×(x-x0)/(2×xs×xs)-(y-y0)×(y-y0)/(2×ys×ys))；
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，T0用于表示半导体工艺层的第六预设厚度值，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
其中，在对虚线所示的区域进行仿真的过程中，以离散采样7个点为例，得到图5示出的第一空间分布函数、第二空间分布函数的示意图，进而根据第一空间分布函数、第二空间分布函数确定反应速度函数的示意图。
在本发明实施例中，通过设置所述第一空间分布函数为预设赋值函数：T1(x,y)＝T0；所述第二空间分布函数为高斯函数：
T2(x,y)＝T0+0.01×exp(-(x-x0)×(x-x0)/(2×xs×xs)-(y-y0)×(y-y0)/(2×ys×ys))；可以通过设置统一的T0，使得第二空间分布函数的各个值必然高于第一空间分布函数，从而更好地符合热反应生长点缺陷产生速率的空间分布特点，进一步提高仿真结果的准确性。
在本发明实施例中，通过设置所述半导体工艺层110包含多个图案凸起，如果预设的参考位置位于相邻的图案凸起之间，则在以下多项中选择数学函数确定第一空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数；以及，在以下多项中选择数学函数确定第二空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数，有机会体现半导体工艺的实际特点，如被半导体工艺层110的图案凸起遮挡的位置，注入点缺陷少，对杂质扩散的影响较小，未被半导体工艺层110的图案凸起遮挡的位置，注入点缺陷多，对杂质扩散的影响较大等。
在本发明实施例的另一种具体实施方式中，所述半导体工艺层可以包含多个图案凸起；如果预设的参考位置位于所述图案凸起覆盖的基底材料层的表面，则在以下多项中选择数学函数确定第一空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数；以及，在以下多项中选择数学函数确定第二空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数。
参照图6，图6是本发明实施例中另一种第一空间分布函数、第二空间分布函数以及反应速度函数的示意图。
如图6所示，在基底材料层100的表面形成半导体工艺层120，所述半导体工艺层110包括至少一个图案凸起，预设的参考位置(如黑点所示)位于所述图案凸起覆盖的基底材料层100的表面。
在一种具体实施方式中，可以设置所述预设的参考位置位于所述图案凸起覆盖的区域中心。
进一步地，所述第一空间分布函数可以设置为高斯函数：
T1(x,y)＝T0+0.01×exp(-(x-x0)×(x-x0)/(2×xs×xs)-(y-y0)×(y-y0)/(2×ys×ys))；
所述第二空间分布函数可以设置为预设赋值函数：T2(x,y)＝T0。
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，T0用于表示半导体工艺层的第六预设厚度值，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
其中，在对虚线所示的区域进行仿真的过程中，以离散采样7个点为例，得到图6示出的第一空间分布函数、第二空间分布函数的示意图，进而根据第一空间分布函数、第二空间分布函数确定反应速度函数的示意图。
在本发明实施例中，通过设置所述第一空间分布函数为高斯函数预设赋值函数，所述第二空间分布函数为预设赋值函数，可以通过设置统一的T0，使得第二空间分布函数的各个值必然低于第一空间分布函数，从而更好地符合热反应生长点缺陷产生速率的空间分布特点，进一步提高仿真结果的准确性。
在本发明实施例中，所述半导体工艺层包含多个图案凸起，如果预设的参考位置位于所述图案凸起，则在以下多项中选择数学函数确定第一空间分布函数：分段线性函数、指数函数、高斯函数以及余误差函数；以及，在以下多项中选择数学函数确定第二空间分布函数：预设赋值函数、分段均匀函数以及分段线性函数，有机会体现半导体工艺的实际特点，如被半导体工艺层的图案凸起遮挡的位置，注入点缺陷少，对杂质扩散的影响较小，未被半导体工艺层的图案凸起遮挡的位置，注入点缺陷多，对杂质扩散的影响较大等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体工艺的仿真方法，其特征在于，包括：
确定第一空间分布函数，并作为半导体工艺层在生长起始时的厚度与位置的分布函数，以及，确定第二空间分布函数，并作为所述半导体工艺层在生长结束时的厚度与位置的分布函数，其中，所述半导体工艺层通过生长工艺生长在基底材料层的表面；
根据所述第一空间分布函数以及第二空间分布函数，确定所述半导体工艺层的反应速度函数；
根据所述反应速度函数，确定所述基底材料层在生长工艺中的点缺陷产生速率的仿真结果；
其中，所述第一空间分布函数以及第二空间分布函数不同时为预设赋值函数。
2.根据权利要求1所述的半导体工艺的仿真方法，其特征在于，所述第一空间分布函数以及第二空间分布函数为：
预设赋值函数、分段均匀函数、分段线性函数、指数函数、高斯函数以及余误差函数中的任意一种。
3.根据权利要求2所述的半导体工艺的仿真方法，其特征在于，
所述预设赋值函数为：
f(x,y)＝T1；
所述分段均匀函数为：
f(x,y)＝N0，if x0-xs/2＜x＜x0+xs/2；
所述分段线性函数为：
f(x,y)＝N0x，if x＜0；
f(x,y)＝N1x，if x＞0；
所述指数函数为：
Figure FDA0003710574140000011
或者，
Figure FDA0003710574140000021
所述高斯函数为：
Figure FDA0003710574140000022
或者，
Figure FDA0003710574140000023
所述余误差函数为：
Figure FDA0003710574140000024
其中，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，T1用于表示半导体工艺层的第一预设厚度值，N0用于表示半导体工艺层的第二预设厚度值，N1用于表示半导体工艺层的第三预设厚度值，N2用于表示半导体工艺层的第四预设厚度值，N3用于表示半导体工艺层的第五预设厚度值，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
4.根据权利要求1所述的半导体工艺的仿真方法，其特征在于，所述半导体工艺层包含多个图案凸起；
如果预设的参考位置位于相邻的图案凸起之间，则在以下多项中选择数学函数确定第一空间分布函数：
预设赋值函数、分段均匀函数以及分段线性函数；
以及，在以下多项中选择数学函数确定第二空间分布函数：
分段线性函数、指数函数、高斯函数以及余误差函数。
5.根据权利要求4所述的半导体工艺的仿真方法，其特征在于，
所述第一空间分布函数为预设赋值函数：
T1(x,y)＝T0；
所述第二空间分布函数为高斯函数：
T2(x,y)＝T0+0.01×exp(-(x-x0)×(x-x0)/(2×xs×xs)-(y-y0)×(y-y0)/(2×ys×ys))；
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，T0用于表示半导体工艺层的第六预设厚度值，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，(x0,y0)用于表示预设的参考位置的坐标，xs和ys分别表示分布函数在x和y方向分布的特征长度。
6.根据权利要求2所述的半导体工艺的仿真方法，其特征在于，所述半导体工艺层包含多个图案凸起；
如果预设的参考位置位于所述图案凸起覆盖的基底材料层的表面，则在以下多项中选择数学函数确定第一空间分布函数：
分段线性函数、指数函数、高斯函数以及余误差函数；
以及，在以下多项中选择数学函数确定第二空间分布函数：
预设赋值函数、分段均匀函数以及分段线性函数。
7.根据权利要求1所述的半导体工艺的仿真方法，其特征在于，所述半导体工艺层的反应速度函数表达为：
k(x,y)＝(1/(2×T1(x,y)+A)+1/(2×T2(x,y)+A))×B/2；
其中，T1(x,y)用于表示第一空间分布函数，T2(x,y)用于表示第二空间分布函数，(x,y)用于表示仿真位置的x轴坐标以及y轴坐标，A、B为拟合参数。
8.根据权利要求1所述的半导体工艺的仿真方法，其特征在于，根据所述反应速度函数，确定所述基底材料层各个位置在热反应生长工艺中的点缺陷产生速率的仿真结果包括：
根据所述反应速度函数，确定所述基底材料层的各个位置的深度-点缺陷产生速率的分布函数。
9.根据权利要求1或8所述的半导体工艺的仿真方法，其特征在于，确定点缺陷产生速率的仿真结果所采用的函数表达为：
Figure FDA0003710574140000041
其中，Gox用于表示点缺陷的产生速率，k用于表示反应速度函数，θ、Gpow、Ggpow用于表示拟合因子，Lden用于表示所述半导体工艺层的晶格密度，VScale用于表示所述基底材料层在本征状态下的参考反应速率，P0用于表示反应气体分压，GScale用于表示点缺陷产生速率的缩放因子。
10.根据权利要求1所述的半导体工艺的仿真方法，其特征在于，
所述半导体工艺选自：热氧化反应工艺，氮化反应工艺、外延生长工艺、金属硅化物反应工艺以及合金退火工艺。
CN202110211732.5A 2021-02-25 2021-02-25 半导体工艺的仿真方法 Active CN113094866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110211732.5A CN113094866B (zh) 2021-02-25 2021-02-25 半导体工艺的仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110211732.5A CN113094866B (zh) 2021-02-25 2021-02-25 半导体工艺的仿真方法

Publications (2)

Publication Number Publication Date
CN113094866A CN113094866A (zh) 2021-07-09
CN113094866B true CN113094866B (zh) 2022-08-26

Family

ID=76667619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110211732.5A Active CN113094866B (zh) 2021-02-25 2021-02-25 半导体工艺的仿真方法

Country Status (1)

Country Link
CN (1) CN113094866B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440391A (zh) * 2013-09-16 2013-12-11 卓捷创芯科技（深圳）有限公司 一种基于数值选择函数的半导体工艺角扫描仿真方法
CN111755504A (zh) * 2020-07-13 2020-10-09 电子科技大学 一种横向变掺杂终端结构及设计方法和制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555874B2 (ja) * 1988-05-27 1996-11-20 日本電気株式会社 レジストパターンのシミュレーション方法
JPH11162863A (ja) * 1997-11-25 1999-06-18 Toshiba Corp 半導体シミュレーション方法
JP3016385B2 (ja) * 1997-11-28 2000-03-06 日本電気株式会社 プロセスシミュレーション方法
JP2002184733A (ja) * 2000-12-18 2002-06-28 Hitachi Ltd 処理方法、測定方法及び半導体装置の製造方法
KR20140055338A (ko) * 2012-10-31 2014-05-09 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
CN103838888B (zh) * 2012-11-23 2017-03-29 中芯国际集成电路制造(上海)有限公司 集成电路spice模型中的应力影响模型的优化
CN110233106B (zh) * 2018-03-05 2022-10-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110676162B (zh) * 2018-07-03 2022-09-02 合肥晶合集成电路股份有限公司 金属硅化物层的形成方法、半导体器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440391A (zh) * 2013-09-16 2013-12-11 卓捷创芯科技（深圳）有限公司 一种基于数值选择函数的半导体工艺角扫描仿真方法
CN111755504A (zh) * 2020-07-13 2020-10-09 电子科技大学 一种横向变掺杂终端结构及设计方法和制备方法

Also Published As

Publication number Publication date
CN113094866A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
JP7266138B2 (ja) 仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法
US20030014146A1 (en) Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
US10409924B2 (en) Intelligent CAA failure pre-diagnosis method and system for design layout
CN113094866B (zh) 半导体工艺的仿真方法
CN107291966B (zh) 化学机械抛光仿真的方法和装置
US20070118341A1 (en) Simulation apparatus, simulation method, and computer program product
US20010041971A1 (en) Method of generating mesh and storage medium storing mesh generating program
US6212487B1 (en) Method and apparatus of establishing a region to be made amorphous
US8671381B1 (en) System for optimizing number of dies produced on a wafer
JP5258824B2 (ja) プロセスシミュレーションをコンピュータに実行させるプログラム
JP3353644B2 (ja) プロセスシミュレーション方法
JP3016385B2 (ja) プロセスシミュレーション方法
CN115758816A (zh) 面向工艺仿真的边界演变修复方法、装置及存储介质
US11010532B2 (en) Simulation method and system
Ko et al. Nonlinear diffusion process modeling using response surface methodology and variable transformation
Pyka et al. Monitoring arsenic in-situ doping with advanced models for poly-silicon CVD
JP2005327829A (ja) 形状シミュレーション装置、形状シミュレーション方法、形状シミュレーションプログラム及び酸化シミュレーション装置
US20050204321A1 (en) Scan and detection systems and methods
CN115763379A (zh) 嵌入式SiGe沉积方法
CN114549415A (zh) 薄膜沉积建模速率拓展方法、装置、设备及存储介质
JP3519251B2 (ja) シミュレーション装置
WO2001057740A2 (en) Calibration software tool and method
Xu et al. A physically-based model for oxidation in a circular trench in silicon
US7395522B2 (en) Yield profile manipulator
JPH0786111A (ja) 半導体素子製造プロセスシミュレーション方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant