JP7266138B2 - 仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法 - Google Patents
仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法 Download PDFInfo
- Publication number
- JP7266138B2 JP7266138B2 JP2022103142A JP2022103142A JP7266138B2 JP 7266138 B2 JP7266138 B2 JP 7266138B2 JP 2022103142 A JP2022103142 A JP 2022103142A JP 2022103142 A JP2022103142 A JP 2022103142A JP 7266138 B2 JP7266138 B2 JP 7266138B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- user
- data
- environment
- fabrication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 318
- 230000008569 process Effects 0.000 title claims description 223
- 238000004458 analytical method Methods 0.000 claims description 133
- 238000005259 measurement Methods 0.000 claims description 105
- 238000005457 optimization Methods 0.000 claims description 74
- 238000013461 design Methods 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 66
- 238000004422 calculation algorithm Methods 0.000 claims description 56
- 238000013400 design of experiment Methods 0.000 claims description 54
- 238000004891 communication Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 78
- 238000004519 manufacturing process Methods 0.000 description 38
- 230000006399 behavior Effects 0.000 description 19
- 238000000342 Monte Carlo simulation Methods 0.000 description 16
- 238000013459 approach Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 238000000611 regression analysis Methods 0.000 description 13
- 238000007619 statistical method Methods 0.000 description 13
- 208000012868 Overgrowth Diseases 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000013401 experimental design Methods 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 238000012512 characterization method Methods 0.000 description 7
- 238000011960 computer-aided design Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 238000003055 full factorial design Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 5
- 238000005315 distribution function Methods 0.000 description 5
- 230000007717 exclusion Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000012800 visualization Methods 0.000 description 5
- 238000007792 addition Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000002178 crystalline material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000012417 linear regression Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000004627 transmission electron microscopy Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000012552 review Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001422 normality test Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012707 chemical precursor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013402 definitive screening design Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000013450 outlier detection Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000513 principal component analysis Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0481—Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
- G06F3/04815—Interaction with a metaphor-based environment or interaction object displayed as three-dimensional, e.g. changing the user viewpoint with respect to the environment or object
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0484—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range
- G06F3/04847—Interaction techniques to control parameter settings, e.g. interaction with sliders or dials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T19/00—Manipulating 3D models or images for computer graphics
- G06T19/20—Editing of 3D images, e.g. changing shapes or colours, aligning objects or positioning parts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/18—Details relating to CAD techniques using virtual or augmented reality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/16—Indexing scheme for image data processing or generation, in general involving adaptation to the client's capabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2219/00—Indexing scheme for manipulating 3D models or images for computer graphics
- G06T2219/20—Indexing scheme for editing of 3D models
- G06T2219/2004—Aligning objects, relative positioning of parts
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Computer Graphics (AREA)
- Software Systems (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本出願は、2017年6月18日に出願され名称を「System and Method for Analyzing Process Variation in a Virtual Fabrication Environment For Improved Process Integration(プロセス統合の向上のために仮想製作環境におけるプロセス変動を解析するためのシステムと方法)」とする米国仮出願第62/521,506号、並びに2018年2月15日に出願され名称を「System and Method for Process Model Calibration in a Virtual Fabrication Environment(仮想製作環境におけるプロセスモデル較正のためのシステムと方法)」とする米国仮特許出願第62/631,022号の、優先権と権利とを主張する。これらの両出願の内容は、参照によってその全体を本明細書に組み込まれる。
[代表的な仮想製作環境]
・電気的な正味の遮蔽:選択された導体間の最短距離を見つける。導体は、1種類以上の導電材料でなる集合体である(「集合体」は、3D構造モデル内の(技術的には3次元の)不連続容積領域である。集合体は、単一材料又は複数材料でなってよい)。
・最短分離:選択された集合体でなるグループ内の任意の1ペアの集合体間の最短距離を見つける。
・最小線幅:選択された集合体でなるグループ内の任意の集合体を突っ切る最短距離を見つける。
・最小層厚:材料層を構成する集合体の集まりの中の任意の集合体を突っ切る最短距離を見つける。
・最小接触面積:選択された集合体でなる全ペア間の最小接触面積を見つける。
[解析モジュール]
[キーパラメータ識別]
空セル-もし、進行が失敗に終わると(構築されえる3Dモデルがないと)、そのターゲット用に空データセルが返される。このタイプの進行は、統計解析中に排除されるべき外れ値として自動的に表示され、ユーザによって戻すことはできない。
NOVAL-もし、進行が完了したがターゲット測定結果が算出できないならば、「NOVAL」という文字値が返される。このタイプの進行は、統計解析中に排除されるべき外れ値として自動的に表示され、ユーザによって戻すことはできない。
一定値-或るターゲットについて複数の値が同一であることがある。もし、或るターゲットについて多くの結果が同一であるならば、これは、統計的なモデル化を妨害する又は歪める。ターゲットデータは、例えばデータの50%又はそれ以上などの特定の量のデータが同一/一定であるかどうかをチェックするために、中央値との比較によってテストされる。これらの進行は、除外される。もし、全てのターゲットデータが同一であるならば、エラーが報告される。
統計的外れ値-これらは、データの中心から十分に離れており、解析から排除する必要があるだろうデータ点である。各データ点が外れ値であるかどうかを統計学的にテストするために、中央絶対偏差(MAD)方法が使用されてよい。MAD=中央値(|x-中央値(x)|)であるとすると、標準偏差と等価であるロバストが、SM=1.4826×MADとして算出されえる。(デフォルトでKがK=3であり、3標準偏差に相当する場合に、)MAD±K×SMを超えるデータ値が外れ値と見なされて、ユーザが閲覧できるように外れ値として表示されてよい。一実施形態では、ユーザは、これらの外れ値のうちの任意を解析に戻してよい。なお、測定されたデータには、本書で論じられたタイプの計画、即ち、DSD、完全実施要因計画、又はモンテカルロシミュレーションの使用時には問題にならない外れ値もあることがわかる。なぜならば、定義からすると、これらのデータ点は、ユーザが水準/範囲の設定時に入力ミス又はその他のエラーを犯したのではない限り、範囲内であるからである。
[プロセスモデル較正]
[変動性解析]
[適用例1]
仮想半導体製作環境におけるキーパラメータ識別のためのコンピュータ実行可能命令を保持している非一時的なコンピュータ読み取り可能の媒体であって、
前記命令は、実行されるときに、少なくとも1つの計算機器に、
計算機器によって生み出される仮想製作環境において仮想的に製作される半導体デバイス構造について、2D設計データの選択と、複数のプロセスを含むプロセスシーケンスとを受信させ、
前記計算機器によって、前記2D設計データと前記プロセスシーケンスとを使用し実験の計画(DOE)に基づいて、前記半導体デバイス構造のために複数の仮想製作進行を実施させ、前記複数の仮想製作進行は、複数の3Dモデルを構築し、
前記半導体デバイス構造のための1つ以上のターゲットのユーザ識別を受信させ、
前記仮想製作進行から作成された前記複数の3Dモデルにおける前記1つ以上のターゲットのための測定データのうちの1つ以上の外れ値を識別するために、前記仮想製作環境において解析モジュールを実行させ、
前記複数の3Dモデルにおける前記1つ以上のターゲットのための前記測定データから前記1つ以上の識別された外れ値のうちの1つ以上を追加又は排除するためのユーザ選択を受信させ、前記選択は、前記仮想製作環境に提供されたユーザインターフェースを通じて受信され、
前記測定データからの前記選択された外れ値の前記追加又は排除の後に、前記解析モジュールによって前記1つ以上のターゲットのための前記測定データに対して回帰解析を実施させ、
前記回帰解析の結果に基づいて、前記解析モジュールによって1つ以上のキーパラメータを識別させ、
前記識別された1つ以上のキーパラメータの識別情報を表示又はエクスポートさせる、媒体。
[適用例2]
適用例1に記載の媒体であって、
前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記識別された1つ以上のキーパラメータをプログラムによってランク付けさせる、媒体。
[適用例3]
適用例1に記載の媒体であって、
前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
DOEのタイプ、前記DOEにおいて変動させるパラメータ、水準の数、及び前記DOE用の水準のための値のうちの少なくとも1つのユーザ選択を受信するためのユーザインターフェースを前記仮想製作環境に提供させる、媒体。
[適用例4]
適用例1に記載の媒体であって、
前記選択されたターゲットは、計測測定、構造検索、DTCチェック、及び電気的解析のうちの少なくとも1つである、媒体。
[適用例5]
適用例1に記載の媒体であって、
前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記複数の3Dモデルについてのターゲットデータに対して多重共線性チェックを実施させる、媒体。
[適用例6]
適用例1に記載の媒体であって、
前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記仮想製作環境における前記ユーザインターフェースを通じて、選択されたターゲットについての所望の値のユーザ選択を受信させ、前記選択されたターゲットは、キーパラメータに関係付けられたターゲット群から作成され、
前記仮想製作環境における前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信させ、
前記識別されたキーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行させ、
前記最適化アルゴリズムからの結果を表示又はエクスポートさせる、媒体。
[適用例7]
適用例6に記載の媒体であって、
前記ターゲット群からの前記選択されたターゲットは、前記解析モジュールによって先立って識別されたキーパラメータに関係付けられそのための回帰データが存在するターゲットであり、前記最適化アルゴリズムは、前記回帰データを使用して間接的な最適化を実施する、媒体。
[適用例8]
適用例6に記載の媒体であって、
前記キーパラメータは、ユーザによって手動で識別され、前記最適化アルゴリズムは、直接的な最適化を実施する、媒体。
[適用例9]
適用例1に記載の媒体であって、
前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記ユーザインターフェースを通じてユーザから前記最適化アルゴリズムのための較正オプションを受信させ、前記較正オプションは、反復の回数、収束許容差、試行の回数、及びスコア付け関数のタイプのうちの1つ以上を含む、媒体。
[適用例10]
適用例1に記載の媒体であって、
前記DOEは、モンテカルロシミュレーションであり、前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記複数の仮想製作進行に対して変動性解析を実施するためのユーザ選択を受信させ、
前記複数の仮想製作進行を実施させ、
結果を提供させてシグマの精度の査定を可能にする、媒体。
[適用例11]
適用例1に記載の媒体であって、
前記DOEは、モンテカルロシミュレーションであり、前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記複数の仮想製作進行に対して変動性解析を実施するためのユーザ選択を受信させ、
前記複数の仮想製作進行を実施させ、
結果を提供させてターゲットデータの正規性の査定を可能にする、媒体。
[適用例12]
適用例1に記載の媒体であって、
前記DOEは、モンテカルロシミュレーションであり、前記仮想製作進行の回数は、おおよそ200である、媒体。
[適用例13]
適用例1に記載の媒体であって、
前記DOEは、モンテカルロシミュレーションであり、前記仮想製作進行の回数は、所望のシグマ精度(CI)を実現するために前記ユーザによって調整できる、媒体。
[適用例14]
適用例1に記載の媒体であって、
前記DOEは、モンテカルロシミュレーションであり、前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記複数の仮想製作進行に対して変動性解析を実施するためのユーザ選択を受信させ、
前記複数の仮想製作進行を実施させ、
複数の選択されたターゲットについての結果を同時に表示させる、媒体。
[適用例15]
仮想半導体製作環境におけるキーパラメータ識別のための方法であって、
計算機器によって生み出される仮想製作環境において仮想的に製作される半導体デバイス構造について、2D設計データの選択と、複数のプロセスを含むプロセスシーケンスとを受信し、
前記計算機器によって、前記2D設計データと前記プロセスシーケンスとを使用し実験の計画(DOE)に基づいて、前記半導体デバイス構造のために複数の仮想製作進行を実施し、前記複数の仮想製作進行は、複数の3Dモデルを構築し、
前記半導体デバイス構造のための1つ以上のターゲットのユーザ識別を受信し、
前記仮想製作進行から作成された前記複数の3Dモデルにおける前記1つ以上のターゲットのための測定データのうちの1つ以上の外れ値を識別するために、前記仮想製作環境において解析モジュールを実行し、
前記複数の3Dモデルにおける前記1つ以上のターゲットのための前記測定データから前記1つ以上の識別された外れ値のうちの1つ以上を追加又は排除するためのユーザ選択を受信し、前記選択は、前記仮想製作環境に提供されたユーザインターフェースを通じて受信され、
前記測定データからの前記選択された外れ値の前記追加又は排除の後に、前記解析モジュールによって前記1つ以上のターゲットのための前記測定データに対して回帰解析を実施し、
前記回帰解析の結果に基づいて、前記解析モジュールによって1つ以上のキーパラメータを識別し、
前記識別された1つ以上のキーパラメータの識別情報を表示又はエクスポートする、
ことを備える方法。
[適用例16]
適用例15に記載の方法であって、更に、
前記識別された1つ以上のキーパラメータをプログラムによってランク付けすることを備える方法。
[適用例17]
適用例15に記載の方法であって、更に、
DOEのタイプ、前記DOEにおいて変動させるパラメータ、水準の数、及び前記DOE用の水準のための値のうちの少なくとも1つのユーザ選択を受信するためのユーザインターフェースを前記仮想製作環境に提供することを備える方法。
[適用例18]
適用例15に記載の方法であって、更に、
前記複数の3Dモデルについてのターゲットデータに対して多重共線性チェックを実施することを備える方法。
[適用例19]
適用例15に記載の方法であって、更に、
前記仮想製作環境における前記ユーザインターフェースを通じて、選択されたターゲットについての所望の値のユーザ選択を受信し、前記選択されたターゲットは、キーパラメータに関係付けられたターゲット群から作成され、
前記仮想製作環境における前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信し、
前記識別されたキーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行し、
前記最適化アルゴリズムからの結果を表示又はエクスポートする、
ことを備える方法。
[適用例20]
適用例15に記載の方法であって、更に、
前記ユーザインターフェースを通じてユーザから前記最適化アルゴリズムのための較正オプションを受信することを備え、前記較正オプションは、反復の回数、収束許容差、試行の回数、及びスコア付け関数のタイプのうちの1つ以上を含む、方法。
[適用例21]
適用例15に記載の方法であって、
前記DOEは、モンテカルロシミュレーションであり、前記方法は、更に、
前記複数の仮想製作進行に対して変動性解析を実施するためのユーザ選択を受信し、
前記複数の仮想製作進行を実施し、
結果を提供してシグマの精度の査定を可能にする、
ことを備える方法。
[適用例22]
適用例15に記載の方法であって、
前記DOEは、モンテカルロシミュレーションであり、前記方法は、更に、
前記複数の仮想製作進行に対して変動性解析を実施するためのユーザ選択を受信し、
前記複数の仮想製作進行を実施し、
結果を提供してターゲットデータの正規性を査定することを可能にする、
ことを備える方法。
[適用例23]
適用例15に記載の方法であって、
前記DOEは、モンテカルロシミュレーションであり、前記方法は、更に、
前記複数の仮想製作進行に対して変動性解析を実施するためのユーザ選択を受信し、
前記複数の仮想製作進行を実施し、
複数の選択されたターゲットについての結果を同時に表示する、
ことを備える方法。
[適用例24]
仮想製作システムであって、
プロセッサを装備した計算機器であって、解析モジュールを含む仮想製作環境を形成するように構成され、前記仮想製作環境は、
計算機器によって生み出される仮想製作環境において仮想的に製作される半導体デバイス構造について、2D設計データの選択と、複数のプロセスを含むプロセスシーケンスとを受信し、
前記計算機器によって、前記2D設計データと前記プロセスシーケンスとを使用し実験の計画(DOE)に基づいて、前記半導体デバイス構造のために複数の仮想製作進行を実施し、前記複数の仮想製作進行は、複数の3Dモデルを構築し、
前記半導体デバイス構造のための1つ以上のターゲットのユーザ識別を受信し、
前記仮想製作進行から作成された前記複数の3Dモデルにおける前記1つ以上のターゲットのための測定データのうちの1つ以上の外れ値を識別するために、前記仮想製作環境において解析モジュールを実行し、
前記複数の3Dモデルにおける前記1つ以上のターゲットのための前記測定データから前記1つ以上の識別された外れ値のうちの1つ以上を追加又は排除するためのユーザ選択を受信し、前記選択は、前記仮想製作環境に提供されたユーザインターフェースを通じて受信され、
前記測定データからの前記選択された外れ値の前記追加又は排除の後に、前記解析モジュールによって前記1つ以上のターゲットのための前記測定データに対して回帰解析を実施し、
前記回帰解析の結果に基づいて、前記解析モジュールによって1つ以上のキーパラメータを識別し、
前記識別された1つ以上のキーパラメータの識別情報を表示又はエクスポートする、計算機器と、
前記計算機器と通信するディスプレイ面であって、前記3D構造モデルを3Dビューで表示するように構成された、ディスプレイ面と、
を備える仮想製作システム。
[適用例25]
適用例24に記載の仮想製作システムであって、
前記仮想製作環境は、前記識別された1つ以上のキーパラメータをプログラムによってランク付けする、仮想製作システム。
[適用例26]
適用例24に記載の仮想製作システムであって、
前記仮想製作環境は、
前記ユーザインターフェースを通じて、選択されたターゲットについての所望の値のユーザ選択を受信し、前記選択されたターゲットは、キーパラメータに関係付けられたターゲット群から作成され、
前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信し、
前記識別されたキーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行し、
前記最適化アルゴリズムからの結果を表示又はエクスポートする、
仮想製作システム。
[適用例27]
適用例24に記載の仮想製作システムであって、
前記仮想製作環境は、
前記ユーザインターフェースを通じて、選択されたターゲットについての所望の値のユーザ選択を受信し、前記選択されたターゲットは、キーパラメータに関係付けられたターゲット群から作成され、
前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信し、
前記識別されたキーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行し、
前記最適化アルゴリズムからの結果を表示又はエクスポートする、
仮想製作システム。
Claims (20)
- プロセスモデル較正のための計算機器実行可能命令を保持している非一時的なコンピュータ読み取り可能の媒体であって、
前記命令は、実行されるときに、少なくとも1つのプロセッサを装備する少なくとも1つの計算機器に、
仮想製作環境において、2D設計データとプロセスシーケンスとを使用し実験の計画(DOE)に基づいて、半導体デバイスのために複数の仮想製作進行を実施させ、前記複数の仮想製作進行は、複数の3Dモデルを構築し、
前記複数の3Dモデルのための1つ以上のターゲットのユーザ識別を受信させ、
1つ以上のキーパラメータを識別させ、前記1つ以上のキーパラメータの値は、前記1つ以上のターゲットのための測定データに影響し、
前記仮想製作環境におけるユーザインターフェースを通じて、前記キーパラメータに関係付けられた選択されたターゲットについての所望の値のユーザ選択を受信させ、
前記仮想製作環境における前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信させ、
前記キーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行させ、
前記最適化アルゴリズムからの結果を表示又はエクスポートさせる、媒体。 - 請求項1に記載の媒体であって、
前記キーパラメータは、前記仮想製作環境において、回帰データを生成する回帰アルゴリズムを使用して解析モジュールによって識別され、前記最適化アルゴリズムは、前記回帰データを使用して間接的な最適化を実施する、媒体。 - 請求項1に記載の媒体であって、
前記キーパラメータは、ユーザによって手動で識別され、前記最適化アルゴリズムは、直接的な最適化を実施する、媒体。 - 請求項1に記載の媒体であって、
前記命令は、実行されるときに、前記少なくとも1つの計算機器に、更に、
前記ユーザインターフェースを通じてユーザから前記最適化アルゴリズムのための較正オプションを受信させる、媒体。 - 請求項4に記載の媒体であって、
前記較正オプションは、反復の回数、収束許容差、試行の回数、及びスコア付け関数のタイプのうちの1つ以上を含む、媒体。 - 請求項1に記載の媒体であって、
前記選択されたターゲットは、計測測定、構造検索、DTCチェック、及び電気的解析のうちの少なくとも1つを含む、媒体。 - 請求項1に記載の媒体であって、
相対的な重みは、各選択されたターゲットに適用される、媒体。 - プロセスモデル較正のための計算機器実装可能方法であって、
仮想製作環境において、2D設計データとプロセスシーケンスとを使用し実験の計画(DOE)に基づいて、半導体デバイスのために複数の仮想製作進行を実施し、前記複数の仮想製作進行は、複数の3Dモデルを構築し、
前記複数の3Dモデルのための1つ以上のターゲットのユーザ識別を受信し、
1つ以上のキーパラメータを識別し、前記1つ以上のキーパラメータの値は、前記1つ以上のターゲットのための測定データに影響し、
前記仮想製作環境におけるユーザインターフェースを通じて、前記キーパラメータに関係付けられた選択されたターゲットについての所望の値のユーザ選択を受信し、
前記仮想製作環境における前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信し、
前記キーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行し、
前記最適化アルゴリズムからの結果を表示又はエクスポートする、方法。 - 請求項8に記載の方法であって、
前記キーパラメータは、前記仮想製作環境において、回帰データを生成する回帰アルゴリズムを使用して解析モジュールによって識別され、前記最適化アルゴリズムは、前記回帰データを使用して間接的な最適化を実施する、方法。 - 請求項8に記載の方法であって、
前記キーパラメータは、ユーザによって手動で識別され、前記最適化アルゴリズムは、直接的な最適化を実施する、方法。 - 請求項8に記載の方法であって、更に、
前記仮想製作環境によって提供された前記ユーザインターフェースを通じてユーザから前記最適化アルゴリズムのための較正オプションを受信する、方法。 - 請求項11に記載の方法であって、
前記較正オプションは、反復の回数、収束許容差、試行の回数、及びスコア付け関数のタイプのうちの1つ以上を含む、方法。 - 請求項8に記載の方法であって、
前記選択されたターゲットは、計測測定、構造検索、DTCチェック、及び電気的解析のうちの少なくとも1つを含む、方法。 - 請求項8に記載の方法であって、
相対的な重みは、各選択されたターゲットに適用される、方法。 - 仮想製作システムであって、
プロセッサを装備した計算機器であって、仮想製作環境を形成するように構成され、前記仮想製作環境は、
2D設計データとプロセスシーケンスとを使用し実験の計画(DOE)に基づいて、半導体デバイスのために複数の仮想製作進行を実施し、前記複数の仮想製作進行は、複数の3Dモデルを構築し、
前記複数の3Dモデルのための1つ以上のターゲットのユーザ識別を受信し、
1つ以上のキーパラメータを識別し、前記1つ以上のキーパラメータの値は、前記1つ以上のターゲットのための測定データに影響し、
前記仮想製作環境によって提供されたユーザインターフェースを通じて、前記キーパラメータに関係付けられた選択されたターゲットについての所望の値のユーザ選択を受信し、
前記ユーザインターフェースを通じて、各識別されたキーパラメータについての上限及び下限のユーザ選択を受信し、
前記キーパラメータ、所望の値、並びに上限及び下限を使用して、前記複数の3Dモデルのために最適化アルゴリズムを実行し、
前記最適化アルゴリズムからの結果を表示又はエクスポートする、計算機器と、
前記計算機器と通信するディスプレイ面であって、前記複数の3Dモデルのうちの1つ以上を3Dビューで表示するように構成されている、ディスプレイ面と、
を備える、仮想製作システム。 - 請求項15に記載のシステムであって、
前記キーパラメータは、前記仮想製作環境において、回帰データを生成する回帰アルゴリズムを使用して解析モジュールによって識別され、前記最適化アルゴリズムは、前記回帰データを使用して間接的な最適化を実施する、システム。 - 請求項15に記載のシステムであって、
前記キーパラメータは、ユーザによって手動で識別され、前記最適化アルゴリズムは、直接的な最適化を実施する、システム。 - 請求項15に記載のシステムであって、
前記仮想製作環境は、
前記ユーザインターフェースを通じてユーザから前記最適化アルゴリズムのための較正オプションを受信し、前記較正オプションは、反復の回数、収束許容差、試行の回数、及びスコア付け関数のタイプのうちの1つ以上を含む、システム。 - 請求項15に記載のシステムであって、
前記選択されたターゲットは、計測測定、構造検索、DTCチェック、及び電気的解析のうちの少なくとも1つを含む、システム。 - 請求項15に記載のシステムであって、
相対的な重みは、各選択されたターゲットに適用される、システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023066796A JP2023099022A (ja) | 2017-06-18 | 2023-04-17 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762521506P | 2017-06-18 | 2017-06-18 | |
US62/521,506 | 2017-06-18 | ||
US201862631022P | 2018-02-15 | 2018-02-15 | |
US62/631,022 | 2018-02-15 | ||
JP2018115285A JP7097757B2 (ja) | 2017-06-18 | 2018-06-18 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018115285A Division JP7097757B2 (ja) | 2017-06-18 | 2018-06-18 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023066796A Division JP2023099022A (ja) | 2017-06-18 | 2023-04-17 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022126827A JP2022126827A (ja) | 2022-08-30 |
JP7266138B2 true JP7266138B2 (ja) | 2023-04-27 |
Family
ID=64658164
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018115285A Active JP7097757B2 (ja) | 2017-06-18 | 2018-06-18 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
JP2022103142A Active JP7266138B2 (ja) | 2017-06-18 | 2022-06-28 | 仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法 |
JP2023066796A Pending JP2023099022A (ja) | 2017-06-18 | 2023-04-17 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018115285A Active JP7097757B2 (ja) | 2017-06-18 | 2018-06-18 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023066796A Pending JP2023099022A (ja) | 2017-06-18 | 2023-04-17 | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11144701B2 (ja) |
JP (3) | JP7097757B2 (ja) |
KR (3) | KR102540941B1 (ja) |
CN (1) | CN109145354A (ja) |
TW (2) | TWI808899B (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7097757B2 (ja) | 2017-06-18 | 2022-07-08 | コベンター・インコーポレーテッド | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
US12086520B2 (en) * | 2018-02-16 | 2024-09-10 | Coventor, Inc. | System and method for multi-material mesh generation from fill-fraction voxel data |
US10794839B2 (en) * | 2019-02-22 | 2020-10-06 | Kla Corporation | Visualization of three-dimensional semiconductor structures |
US10580615B2 (en) * | 2018-03-06 | 2020-03-03 | Globalfoundries Inc. | System and method for performing failure analysis using virtual three-dimensional imaging |
US11182688B2 (en) * | 2019-01-30 | 2021-11-23 | International Business Machines Corporation | Producing a formulation based on prior distributions of a number of ingredients used in the formulation |
CN113508338B (zh) | 2019-02-20 | 2024-08-27 | Asml荷兰有限公司 | 用于表征半导体器件的制造工艺的方法 |
CN111832123A (zh) * | 2019-03-29 | 2020-10-27 | 晶乔科技股份有限公司 | 半导体元件的工艺开发方法以及系统 |
GB2582932B (en) * | 2019-04-08 | 2022-07-27 | Arrival Ltd | System and method for flexible manufacturing |
US11010532B2 (en) | 2019-04-29 | 2021-05-18 | Samsung Electronics Co., Ltd. | Simulation method and system |
CN110135492B (zh) * | 2019-05-13 | 2020-12-22 | 山东大学 | 基于多高斯模型的设备故障诊断与异常检测方法及系统 |
CN110135090B (zh) * | 2019-05-21 | 2020-10-09 | 北京航空航天大学 | 一种基于响应面法的电路系统容差建模与分析方法 |
EP3754601B1 (en) * | 2019-06-18 | 2023-07-19 | Tetra Laval Holdings & Finance S.A. | Detection of deviations in packaging containers for liquid food |
US20210049242A1 (en) * | 2019-08-13 | 2021-02-18 | International Business Machines Corporation | Process Optimization by Clamped Monte Carlo Distribution |
US11017147B2 (en) * | 2019-08-30 | 2021-05-25 | Siemens Industry Software Inc. | Edge-based camera for characterizing semiconductor layout designs |
KR20210042192A (ko) | 2019-10-08 | 2021-04-19 | 삼성전자주식회사 | 반도체 메모리 장치, 전자 장치, 및 그것의 설정 방법 |
TWI740313B (zh) * | 2019-12-18 | 2021-09-21 | 新加坡商鴻運科股份有限公司 | 虛擬量測方法、裝置及電腦可讀存儲介質 |
US11126159B2 (en) * | 2020-01-09 | 2021-09-21 | Siemens Industry Software Inc. | Multi-objective calibrations of lithography models |
JP7325356B2 (ja) * | 2020-02-20 | 2023-08-14 | 東京エレクトロン株式会社 | 情報処理システム及びシミュレーション方法 |
US20220012394A1 (en) * | 2020-07-09 | 2022-01-13 | Tektronix, Inc. | Electronic signal verification using a translated simulated waveform |
WO2022015897A1 (en) * | 2020-07-17 | 2022-01-20 | Coventor, Inc. | Systems and methods for determining specification limits in a semiconductor device virtual fabrication environment |
CN111814406B (zh) * | 2020-07-27 | 2022-08-09 | 太原理工大学 | 一种多晶硅原料重要度分析方法及系统 |
US20220114438A1 (en) * | 2020-10-09 | 2022-04-14 | Kla Corporation | Dynamic Control Of Machine Learning Based Measurement Recipe Optimization |
TWI758979B (zh) | 2020-11-30 | 2022-03-21 | 財團法人工業技術研究院 | 適應性搜尋空間調整的參數最佳化系統與方法及應用其之使用者介面 |
DE102020215718A1 (de) * | 2020-12-11 | 2022-06-15 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vorrichtung und Verfahren zur kontinuierlichen Prozessoptimierung bei einer Herstellung von Halbleiterbauelementen |
US11687694B1 (en) * | 2021-03-31 | 2023-06-27 | Cadence Design Systems, Inc. | Method, product, and system for automated, guided, and region-based layer density balancing |
US12001197B2 (en) * | 2021-04-14 | 2024-06-04 | Applied Materials, Inc. | Eco-efficiency (sustainability) dashboard for semiconductor manufacturing |
CN113191017B (zh) * | 2021-05-21 | 2022-12-27 | 成都数之联科技股份有限公司 | 虚拟量测模型构建方法、虚拟量测方法、系统、电子设备及计算机可读存储介质 |
CN113447251B (zh) * | 2021-06-16 | 2022-07-26 | 南京航空航天大学 | 一种涡轮发动机支撑结构稳健性度量方法 |
CN113326849B (zh) * | 2021-07-20 | 2022-01-11 | 广东魅视科技股份有限公司 | 一种可视化数据采集方法及系统 |
JP2023082386A (ja) * | 2021-12-02 | 2023-06-14 | 株式会社日立製作所 | 設計条件計算システム、及び半導体装置の製造方法 |
TWI806412B (zh) * | 2022-02-08 | 2023-06-21 | 中華精測科技股份有限公司 | 標記產品全域高點的方法 |
CN115034098A (zh) * | 2022-08-11 | 2022-09-09 | 深圳市信润富联数字科技有限公司 | 风电算法模型验证方法、装置、设备及存储介质 |
WO2024143445A1 (ja) * | 2022-12-27 | 2024-07-04 | 国立大学法人大阪大学 | 重要工程パラメータ解析方法、重要工程パラメータ解析装置、および重要工程パラメータ解析プログラム |
CN116306452B (zh) * | 2023-05-17 | 2023-08-08 | 华芯程(杭州)科技有限公司 | 一种光刻胶参数获取方法及装置、电子设备 |
CN116796701B (zh) * | 2023-08-28 | 2023-12-19 | 宁波联方电子科技有限公司 | 一种器件测试单元结构自动化实现装置和方法 |
CN117237434B (zh) * | 2023-11-15 | 2024-02-09 | 太原理工大学 | 一种h型钢尺寸测量方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130275937A1 (en) | 2012-04-16 | 2013-10-17 | International Business Machines Corporation | Methodologies for automatic 3-d device structure synthesis from circuit layouts for device simulation |
JP2016512641A (ja) | 2013-03-14 | 2016-04-28 | コヴェンター・インコーポレイテッド | 予測3d仮想製作システムおよび方法 |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536832A (ja) | 1991-02-26 | 1993-02-12 | Toshiba Corp | 論理セルの並列配置処理方法 |
JP3426647B2 (ja) | 1992-06-24 | 2003-07-14 | 日本電信電話株式会社 | 3次元トポグラフィシミュレーションのための一般化されたソリッドモデリング |
US5473710A (en) | 1993-10-08 | 1995-12-05 | Industrial Technology Research Institute | Controlled tapered angle etching process for fabricating optical integrated circuits |
US6116766A (en) | 1997-04-15 | 2000-09-12 | Maseeh; Fariborz | Fabrication based computer aided design system using virtual fabrication techniques |
US7136796B2 (en) | 2002-02-28 | 2006-11-14 | Timbre Technologies, Inc. | Generation and use of integrated circuit profile-based simulation information |
JP2003345854A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | デザインルール作成システム |
WO2004010384A2 (en) | 2002-07-23 | 2004-01-29 | Imagecom, Inc. | System and method for creating and updating a three-dimensional model and creating a related neutral file format |
US8296687B2 (en) | 2003-09-30 | 2012-10-23 | Tokyo Electron Limited | System and method for using first-principles simulation to analyze a process performed by a semiconductor processing tool |
US7155689B2 (en) | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
US7194709B2 (en) | 2004-03-05 | 2007-03-20 | Keith John Brankner | Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies |
JP2007535135A (ja) | 2004-04-20 | 2007-11-29 | ライテル・インストルメンツ | リソグラフ投影ツールのエミュレーション法 |
JP4428175B2 (ja) | 2004-09-14 | 2010-03-10 | 株式会社Sumco | 気相エピタキシャル成長装置および半導体ウェーハの製造方法 |
JP2006178907A (ja) | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および装置 |
US7526739B2 (en) | 2005-07-26 | 2009-04-28 | R3 Logic, Inc. | Methods and systems for computer aided design of 3D integrated circuits |
JP5147167B2 (ja) | 2005-07-29 | 2013-02-20 | キヤノン株式会社 | 決定方法及びプログラム |
EP1920369A2 (en) | 2005-08-08 | 2008-05-14 | Brion Technologies, Inc. | System and method for creating a focus-exposure model of a lithography process |
US7359759B2 (en) | 2005-10-31 | 2008-04-15 | Taiwan Semiconductor Manufacturing Company | Method and system for virtual metrology in semiconductor manufacturing |
JP4627268B2 (ja) | 2006-02-21 | 2011-02-09 | 富士通株式会社 | 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム |
JP2008034714A (ja) | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | デバイス製造支援装置、そのシミュレーション方法、デバイス製造装置 |
US7373215B2 (en) | 2006-08-31 | 2008-05-13 | Advanced Micro Devices, Inc. | Transistor gate shape metrology using multiple data sources |
TWI564876B (zh) | 2007-05-16 | 2017-01-01 | Seereal Tech S A | The full-image display is reconstructed with all-dimensional images that produce a three-dimensional scene Methods |
JP4996366B2 (ja) | 2007-06-28 | 2012-08-08 | 株式会社東芝 | 3次元構造データ作成装置 |
US20090024377A1 (en) | 2007-07-16 | 2009-01-22 | Sung-Ki Min | System and Method for Modeling Semiconductor Devices Using Pre-Processing |
CN101971177B (zh) | 2007-11-30 | 2015-05-20 | 科文托尔公司 | 用于多物理场系统模型的三维简图获取及结果可视化的系统和方法 |
JP4973572B2 (ja) | 2008-03-28 | 2012-07-11 | 富士通セミコンダクター株式会社 | 半導体回路の設計方法および製造方法 |
DE102008016424B4 (de) | 2008-03-31 | 2011-06-01 | Amd Fab 36 Limited Liability Company & Co. Kg | Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε |
JP5288894B2 (ja) | 2008-06-09 | 2013-09-11 | 株式会社東芝 | 半導体装置の製造管理方法 |
US20100269084A1 (en) | 2008-11-24 | 2010-10-21 | Yuri Granik | Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography |
US8606774B1 (en) * | 2009-05-18 | 2013-12-10 | Google Inc. | Methods and systems for 3D shape retrieval |
US20110185323A1 (en) | 2009-08-21 | 2011-07-28 | William Matthew Hogan | Stacked Integracted Circuit Verification |
US8219355B2 (en) | 2009-12-23 | 2012-07-10 | Cadence Design Systems, Inc. | Methods and systems for high sigma yield estimation |
US20110289472A1 (en) | 2010-05-19 | 2011-11-24 | International Business Machines Corporation | Layout quality evaluation |
US8557613B2 (en) | 2010-06-14 | 2013-10-15 | California Institute Of Technology | Methods for designing, fabricating, and predicting shape formations in a material |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
TWI430125B (zh) | 2011-01-31 | 2014-03-11 | Univ Nat Chiao Tung | 半導體元件之參數萃取方法 |
US8452439B2 (en) | 2011-03-15 | 2013-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device performance parmeter tuning method and system |
TW201243765A (en) | 2011-04-18 | 2012-11-01 | Hon Hai Prec Ind Co Ltd | Three-dimensional effect simulation system and method |
US8924909B2 (en) | 2012-06-13 | 2014-12-30 | Purdue Research Foundation | Microelectromechanical system design and layout |
KR102004852B1 (ko) * | 2012-11-15 | 2019-07-29 | 삼성전자 주식회사 | 컴퓨팅 시스템을 이용한 반도체 패키지 디자인 시스템 및 방법, 상기 시스템을 포함하는 반도체 패키지 제조 장치, 상기 방법으로 디자인된 반도체 패키지 |
US9317632B2 (en) | 2013-03-14 | 2016-04-19 | Coventor, Inc. | System and method for modeling epitaxial growth in a 3-D virtual fabrication environment |
US9965577B2 (en) | 2013-03-14 | 2018-05-08 | Coventor, Inc. | System and method for performing directed self-assembly in a 3-D virtual fabrication environment |
US8832620B1 (en) | 2013-03-14 | 2014-09-09 | Coventor, Inc. | Rule checks in 3-D virtual fabrication environment |
US8959464B2 (en) * | 2013-03-14 | 2015-02-17 | Coventor, Inc. | Multi-etch process using material-specific behavioral parameters in 3-D virtual fabrication environment |
US9659126B2 (en) * | 2014-01-26 | 2017-05-23 | Coventor, Inc. | Modeling pattern dependent effects for a 3-D virtual semiconductor fabrication environment |
WO2015158444A1 (en) | 2014-04-14 | 2015-10-22 | Asml Netherlands B.V. | Flows of optimization for lithographic processes |
WO2017024075A1 (en) | 2015-08-03 | 2017-02-09 | Synopsys, Inc. | Pre-silicon design rule evaluation |
JP2017037441A (ja) | 2015-08-07 | 2017-02-16 | 株式会社東芝 | プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム |
JP6477423B2 (ja) | 2015-11-02 | 2019-03-06 | オムロン株式会社 | 製造プロセスの予測システムおよび予測制御システム |
JP7097757B2 (ja) | 2017-06-18 | 2022-07-08 | コベンター・インコーポレーテッド | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 |
US20200356711A1 (en) | 2019-05-10 | 2020-11-12 | Coventor, Inc. | System and method for process window optimization in a virtual semiconductor device fabrication environment |
-
2018
- 2018-06-18 JP JP2018115285A patent/JP7097757B2/ja active Active
- 2018-06-18 KR KR1020180069418A patent/KR102540941B1/ko active IP Right Grant
- 2018-06-18 US US16/010,537 patent/US11144701B2/en active Active
- 2018-06-19 TW TW111136832A patent/TWI808899B/zh active
- 2018-06-19 CN CN201810629679.9A patent/CN109145354A/zh active Pending
- 2018-06-19 TW TW107120904A patent/TWI781184B/zh active
-
2021
- 2021-09-16 US US17/477,472 patent/US11861289B2/en active Active
-
2022
- 2022-06-28 JP JP2022103142A patent/JP7266138B2/ja active Active
-
2023
- 2023-04-17 JP JP2023066796A patent/JP2023099022A/ja active Pending
- 2023-06-01 KR KR1020230070992A patent/KR102659980B1/ko active IP Right Grant
- 2023-11-07 US US18/503,718 patent/US20240070373A1/en active Pending
-
2024
- 2024-04-18 KR KR1020240052031A patent/KR20240054256A/ko active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130275937A1 (en) | 2012-04-16 | 2013-10-17 | International Business Machines Corporation | Methodologies for automatic 3-d device structure synthesis from circuit layouts for device simulation |
JP2016512641A (ja) | 2013-03-14 | 2016-04-28 | コヴェンター・インコーポレイテッド | 予測3d仮想製作システムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022126827A (ja) | 2022-08-30 |
US20220019724A1 (en) | 2022-01-20 |
KR20240054256A (ko) | 2024-04-25 |
KR102659980B1 (ko) | 2024-04-22 |
CN109145354A (zh) | 2019-01-04 |
JP7097757B2 (ja) | 2022-07-08 |
US11144701B2 (en) | 2021-10-12 |
US20180365370A1 (en) | 2018-12-20 |
JP2019003651A (ja) | 2019-01-10 |
TW202305576A (zh) | 2023-02-01 |
JP2023099022A (ja) | 2023-07-11 |
KR20230080390A (ko) | 2023-06-07 |
US11861289B2 (en) | 2024-01-02 |
US20240070373A1 (en) | 2024-02-29 |
TW202338589A (zh) | 2023-10-01 |
TWI808899B (zh) | 2023-07-11 |
TWI781184B (zh) | 2022-10-21 |
KR102540941B1 (ko) | 2023-06-05 |
KR20180137430A (ko) | 2018-12-27 |
TW201921271A (zh) | 2019-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7266138B2 (ja) | 仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法 | |
JP6352382B2 (ja) | 予測3d仮想製作システムおよび方法 | |
TWI831968B (zh) | 虛擬半導體裝置製造環境中之製程窗的最佳化系統及方法 | |
TWI628552B (zh) | 用於三維虛擬製造環境中的設計規則檢查之非暫態電腦可讀媒體、方法及系統 | |
US20140282302A1 (en) | Multi-etch process using material-specific behavioral parameters in 3-D virtual fabrication environment | |
US9317632B2 (en) | System and method for modeling epitaxial growth in a 3-D virtual fabrication environment | |
TWI851237B (zh) | 非暫態電腦可讀媒體、用於處理模型校正之計算裝置實施方法、與虛擬製造系統 | |
US20230252211A1 (en) | Systems and methods for determining specification limits in a semiconductor device virtual fabrication environment | |
TW202429323A (zh) | 虛擬半導體裝置製造環境中之製程窗的最佳化系統及方法 | |
TW202232361A (zh) | 在虛擬製造環境中執行變形及應力分析模型建構之系統和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7266138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |