CN111832123A - 半导体元件的工艺开发方法以及系统 - Google Patents
半导体元件的工艺开发方法以及系统 Download PDFInfo
- Publication number
- CN111832123A CN111832123A CN201910252809.6A CN201910252809A CN111832123A CN 111832123 A CN111832123 A CN 111832123A CN 201910252809 A CN201910252809 A CN 201910252809A CN 111832123 A CN111832123 A CN 111832123A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- parameter
- target model
- general
- initial target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 221
- 238000000034 method Methods 0.000 title claims abstract description 181
- 238000011165 process development Methods 0.000 title claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 99
- 238000004088 simulation Methods 0.000 claims abstract description 40
- 238000012360 testing method Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 230000015654 memory Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 10
- 230000008570 general process Effects 0.000 description 8
- 238000011161 development Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种半导体元件的工艺开发方法以及系统。半导体元件的工艺开发方法是整合水平式半导体元件与垂直式半导体元件的工艺开发方法。根据目标半导体元件取得初始目标模型,再根据目标半导体元件的规格,取得通用数据库。比对初始目标模型与通用数据库,以得到对应关系。根据对应关系,在初始目标模型中,套用通用数据库中的多个固定工艺参数,并定义至少一待设定参数。根据通过用户接口所接收的设定指令,以设定待设定参数之后,产生待模拟目标模型。以待模拟目标模型进行模拟测试,并根据模拟结果调整待设定参数,以使模拟结果符合标准结果。本发明所提供的半导体元件的工艺开发方法以及系统可适用于开发多种不同的半导体元件。
Description
技术领域
本发明涉及一种半导体元件的工艺开发方法以及系统,特别是涉及一种整合水平式半导体元件与垂直式半导体元件的工艺开发方法以及系统。
背景技术
近年来,半导体元件,如:二极管或晶体管,已被广泛应用于集成电路中,并成为集成电路中最重要的组件之一。半导体元件可根据结构而被分为水平式半导体元件以及垂直式半导体元件。
以功率金属氧化物半导体场效应晶体管(Power MOSFET)为例,水平式金属氧化物半导体场效应晶体管的制造成本较低,但尺寸较大,且较不适合操作在大功率以及大电流的条件下。垂直式功率金属氧化物半导体场效应晶体管可承载较高的电压,并可操作在大功率以及大电流的条件下,且具有较小的芯片尺寸。但是,垂直式功率金属氧化物半导体场效应晶体管的制造成本较高。
因此,水平式半导体元件与垂直式半导体元件各自具有优点以及应用领域。然而,在开发半导体元件工艺时,现有的工艺开发系统只能适用于其中一种半导体元件。举例而言,针对水平式场效晶体管的工艺开发系统就只能用于开发水平式场效晶体管的工艺,而无法适用于开发垂直式场效晶体管的工艺,反之亦然。
另外,每当要开发新的半导体元件工艺时,都需要重新设定所有参数,来进行模拟。然而,过多的可变参数会使半导体元件的开发时程拉长。
发明内容
本发明所要解决的技术问题在于,提供一种半导体元件的工艺开发方法以及系统,可适用于开发多种不同的半导体元件。
为了解决上述的技术问题,本发明所采用的其中一技术方案是,提供半导体元件的工艺开发方法,其包括下列步骤:S1:根据一目标半导体元件取得一初始目标模型;S2:根据目标半导体元件的规格,取得一通用数据库,且通用数据库包括多个固定工艺参数;S3:比对初始目标模型与通用数据库,以得到一对应关系;S4:根据对应关系,在初始目标模型中套用多个固定工艺参数,并定义出至少一待设定参数;S5:根据通过一用户接口所接收的一设定指令,设定至少一待设定参数,以产生一待模拟目标模型;以及S6:以待模拟目标模型进行模拟测试,以得到一模拟结果。
优选地,初始目标模型包括预设的多个参数项目,通用数据库包括多个通用参数项目,每一通用参数项目对应于至少一固定工艺参数,且比对初始目标模型与通用数据库的步骤包括:比对多个参数项目以及多个通用参数项目,以决定至少一组相对应的参数项目以及通用参数项目。
优选地,半导体元件工艺开发方法还进一步包括:建立通用数据库,其中,建立通用数据库的步骤包括:取得制造一第一半导体元件的多个第一工艺步骤;取得制造一第二半导体元件的多个第二工艺步骤,其中,第二半导体元件与第一半导体元件具有相同规格,第二半导体元件与第一半导体元件之间具有相对应的至少一等效子结构;根据至少一等效子结构,比对多个第一工艺步骤以及多个第二工艺步骤,以定义出在制造第一半导体元件与第二半导体元件时的一通用工艺步骤,且通用工艺步骤用以形成至少一等效子结构;以及根据通用工艺步骤,建立一通用工艺模板,且通用工艺模板具有多个通用参数项目,每一个通用参数项目对应于其中一固定参数值。
优选地,每一第一工艺步骤包括多个第一参数项目,每一第一参数项目对应于一第一参数值,每一第二工艺步骤包括多个第二参数项目,且在建立通用工艺模板的步骤还进一步包括:根据等效子结构在第一半导体元件内的一相对位置与在第二半导体元件内的一相对位置,比对每一个第一参数项目与多个第二参数项目,以得到一项目对应关系;以及根据项目对应关系,决定多个通用参数项目,其中,分别对应于多个通用参数项目的多个第一参数值被定义为多个固定参数值。
优选地,目标半导体元件为第一半导体元件与第二半导体元件其中一者。
优选地,第一半导体元件为垂直式半导体元件,第二半导体元件为水平式半导体元件。
优选地,第一半导体元件为垂直式金属氧化物半导体场效应晶体管或者垂直式双极性晶体管,第二半导体元件为水平式金属氧化物半导体场效应晶体管或者水平式双极性晶体管。
优选地,半导体元件工艺开发方法,还进一步包括:S7:判断模拟结果是否符合一标准结果,当模拟结果不符合标准结果时,重复执行步骤S5至S7;以及当模拟结果符合标准结果时,结束模拟。
优选地,数据库还进一步包括多个通用数据库,且多个通用数据库分别对应于半导体元件的多种规格。
本发明所采用的其中一技术方案是,提供半导体元件的工艺开发系统,其整合不同类型半导体元件的工艺开发,其中,半导体元件的工艺开发系统包括用于模拟制作水平式半导体元件或者垂直式半导体元件的一用户操作模块以及记忆单元。记忆单元电性连接于用户操作模块。记忆单元储存一初始目标模型数据库以及多个通用数据库,其中,初始目标模型数据库包括用以模拟制作一水平式半导体元件的一第一初始目标模型,以及用以制作一垂直式半导体元件的一第二初始目标模型,且每一通用数据库包括多个固定工艺参数。用户操作模块根据所接收的一选取指令由初始目标模型数据库获取第一初始目标模型或者第二初始目标模型,以及根据所选取的第一初始目标模型的规格取得其中一通用数据库,用户操作模块根据第一初始目标模型与通用数据库之间的一对应关系,在第一初始目标模型中套用多个固定工艺参数,并定义出至少一待设定参数,并根据所接收的一设定指令设定待设定参数,以产生一待模拟目标模型。
优选地,多个通用数据库分别对应于半导体元件的多种规格。
优选地,用户操作模块以待模拟目标模型进行模拟,以得到一模拟结果。
本发明的其中一有益效果在于,在本发明所提供的半导体元件工艺开发方法以及系统中,通过将通用数据库中的多个固定工艺参数套用至对应于水平式半导体元件或者垂直式半导体元件的初始目标模型中,可减少待设定参数的数量。待设定参数的数量减少也代表需要人为输入的参数的数量减少,因而可进一步缩短开发时程。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1显示本发明一实施例的半导体元件工艺开发系统的功能方框图。
图2显示一垂直式双极性晶体管的局部剖面示意图。
图3显示一水平式双极性晶体管的局部剖面示意图。
图4显示本发明一实施例的半导体元件工艺开发方法的流程图。
图5显示本发明一实施例的建立通用数据库的流程图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“半导体元件工艺开发方法及系统”的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不背离本发明的构思下进行各种修改与变更。另外,本发明的附图仅为简单示意说明,并非依实际尺寸的描绘,事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容,但所公开的内容并非用以限制本发明的保护范围。
请参照图1。图1显示本发明实施例的半导体元件工艺开发系统的功能方框图。本发明实施例的半导体元件工艺开发系统100用以执行半导体元件工艺开发方法,并可适用于开发多种不同类型的半导体元件。
进一步而言,用户可利用半导体元件工艺开发系统100,预先设定用以制作一目标半导体元件的多个工艺参数,来模拟以这些工艺参数制作出的目标半导体元件的电性或是其他特性。当模拟结果不符合标准时,需要再重新输入并调整工艺参数。
前述的目标半导体元件可以是水平式半导体元件或者是垂直式半导体元件。举例而言,目标半导体元件例如是双极性晶体管、金属氧化物半导体场效应晶体管、沟槽式功率晶体管、二极管等等。
在本发明实施例中,将目标半导体元件的各部分定义为子结构。以水平式双极性晶体管为例,水平式双极性晶体管的基极区、发射极区以及集电极区,可以分别被定义为不同的子结构。相似地,垂直式双极性晶体管的基极区、发射极区、集电极区以及位于基极区内的隔离槽也可被分别定义为不同的子结构。再以垂直式金属氧化物半导体场效应晶体管为例,垂直式金属氧化物半导体场效应晶体管的基极区、源极区、漏极区、栅绝缘层以及栅极,也可被分别定义不同的子结构。
需说明的是,虽然不同的半导体元件会具有不同的子结构,但对于特定的两个半导体元件而言,其中一个半导体元件的部分子结构,可能会对应于另一个半导体元件的一部分的子结构。
据此,在利用本发明实施例的半导体元件工艺开发系统100对不同半导体元件进行模拟时,使多个不同的半导体元件中相对应的子结构,共享相同的参数值。因此,本发明实施例的半导体元件工艺开发系统100可应用于开发具有不同结构或者不同操作原理的多种半导体元件。
请再参照图1,半导体元件工艺开发系统100包括一记忆单元110以及一用户操作模块120。
记忆单元110储存一初始目标模型数据库111以及多个通用数据库112,初始目标模型数据库111包括用以模拟制作不同半导体元件的多个初始目标模型。多个初始目标模型中的至少一个会对应于水平式半导体元件,且多个初始目标模型中的另一个会对应于垂直式半导体元件。
每一初始目标模型包括多个预设工艺模板,每一个预设工艺模板会对应于预设的多个参数项目。进一步而言,每一个预设工艺模板会对应于用以模拟制作半导体元件的其中一个子结构的多个步骤以及条件。因此,在预设工艺模板中,多个参数项目是指在制作其中一子结构的多个步骤中,需要被进一步设定的多个工艺参数值。
请先参照图2以及图3。图2显示一垂直式双极性晶体管的局部剖面示意图。图3显示一水平式双极性晶体管的局部剖面示意图。
如图2所示,垂直式双极性晶体管T1的多个子结构至少包括基板T11、基极区T13、发射极区T12以及隔离部T14。基板T11为重掺杂半导体基板,而可作为垂直式双极性晶体管T1的集电极区。基极区T13设置在基板T11上,且发射极区T12是位于基极区T13内,并位于远离基板T11的一侧。另外,隔离部T14形成于基极区T13内。
如图3所示,水平式双极性晶体管T2的多个子结构至少包括基极区T23、发射极区T22以及集电极区T21,其中,发射极区T22与集电极区T21分别设置于基极区T23内,且彼此分隔一距离d1。
请参照下表1,以模拟图3中的水平式双极性晶体管T2的工艺为例,至少一个预设工艺模板P1会对应用以模拟制作基极区的多个步骤以及条件。因此,在预设工艺模板P1中,参数项目P11~P15分别为杂质材料、掺杂浓度、离子布植能量、退火温度、基极区尺寸(包括长宽高)。
另外,至少一个预设工艺模板P2会对应用以模拟制作发射极区与集电极区的多个步骤以及条件。据此,在预设工艺模板P2中,参数项目P21~P27分别为杂质材料、掺杂浓度、离子布植能量、退火温度、发射极区范围、集电极区范围以及发射极区与集电极区间距。
表1
需说明的是,预设工艺模板P1、P2以及参数项目P11~P15、P21~P27的数量可以根据实际需求进行调整。表1中的预设工艺模板P1、P2以及参数项目P11~P15、P21~P27仅作为举例说明,本发明不以此为限。
如前所述,在本发明实施例的半导体元件工艺开发系统100中,多个不同的半导体元件中相对应的子结构,共享相同的参数值。据此,记忆单元110还储存多个通用数据库112。每一通用数据库112包括多个通用工艺模板,每一通用工艺模板会对应于多个通用参数项目,且每一通用参数项目对应于至少一固定工艺参数。建立多个通用数据库112的方法将于后文中叙述,在此并不赘述。
需先说明的是,在两个半导体元件之间,根据两个半导体元件相互对应的子结构,可定义出多个相对应的等效子结构。
请参照图2与图3,举例而言,若水平式双极性晶体管T2以及垂直式双极性晶体管T1为分别为水平式NPN双极性晶体管以及垂直式NPN双极性晶体管,水平式双极性晶体管T2的基极区T23与垂直式双极性晶体管T1的基极区T13具有相同的导电型,例如都是P型轻掺杂区。因此,水平式双极性晶体管T2的基极区T23可对应于垂直式双极性晶体管T1的基极区T13。据此,可将水平式双极性晶体管T2的基极区T23与垂直式双极性晶体管T1的基极区T13定义为等效子结构。
另外,水平式双极性晶体管T2的发射极区T22与垂直式双极性晶体管T1的发射极区T12具有相同的导电型,如:都是N型重掺杂区,因此,水平式双极性晶体管T2的发射极区T22可对应于与垂直式双极性晶体管T1的发射极区T12,而可定义出另一等效子结构。相似地,水平式双极性晶体管T2的集电极区T21可对应于垂直式双极性晶体管T1的基板T11,而定义出另一等效子结构。
也就是说,虽然水平式NPN双极性晶体管的多个子结构的相对位置,以及垂直式NPN双极性晶体管的多个子结构的相对位置不同,但水平式NPN双极性晶体管的多个子结构仍可对应于垂直式NPN双极性晶体管的至少一部分子结构。
基于上述,水平式NPN双极性晶体管以及垂直式NPN双极性晶体管之间至少可定义出三个等效子结构,也就是发射极区、基极区以及集电极区(或基板)。
若以水平式NPN双极性晶体管以及水平式N型金属氧化物半导体场效应晶体管为例,水平式NPN双极性晶体管的基极区T23、发射极区T22以及集电极区T21,实际上可分别对应于水平式N型金属氧化物半导体场效应晶体管(图未示)的基极区、源极区以及漏极区。
据此,每一个通用工艺模板会对应于模拟制作对应的等效子结构的多个步骤以及条件。在通用工艺模板中,多个通用参数项目是指在制作对应的等效子结构的多个步骤中会相互共享的项目。
也就是说,每一通用数据库112可能会对应于多种不同的半导体元件。在模拟制作不同半导体元件时,可以将同一个通用数据库112内的通用工艺模板套用至不同半导体元件所对应的初始目标模型内。进一步而言,通用数据库112内,每一通用工艺模板的多个通用参数项目的多个固定参数值,可被套用至不同的初始目标模型中。
举例而言,其中一通用数据库112中的多个通用工艺模板,可分别对应于制作水平式NPN双极性晶体管以及垂直式NPN双极性晶体管的多个等效子结构。
请参照下表2,在通用工艺模板G1、G2中,会分别对应用以制作多个等效子结构的多个通用工艺步骤以及条件。
表2
如表2显示,在通用工艺模板G1中,通用参数项目G11~G15分别为杂质材料、掺杂浓度、离子布植能量、退火温度、基极区尺寸(包括长宽高)。另外,每一个通用参数项目G11~G15已对应至预设的固定参数值。
另外,至少一个通用工艺模板G2会对应用以模拟制作水平式NPN双极性晶体管以及垂直式NPN双极性晶体管两者的发射极区与集电极区的多个通用工艺步骤以及条件。据此,在预设工艺模板M2中,通用参数项目G21~G24分别为杂质材料、掺杂浓度、离子布植能量以及退火温度。每一个通用参数项目G21~G24已对应至预设的固定参数值。
在通用工艺模板G1、G2中,多个固定参数值可以根据水平式NPN双极性晶体管或者垂直式NPN双极性晶体管的制作经验来输入。举例而言,在通用工艺模板G1中的多个固定参数值,是在制作垂直式NPN双极性晶体管的基极区时,所使用的工艺参数值。在通用工艺模板G2中的多个固定参数值,是在制作垂直式NPN双极性晶体管的发射极区时,所使用的工艺参数值。
需说明的是,表2中的通用工艺模板G1、G2以及通用参数项目G11~G15、G21~G24的数量,以及各个固定参数值会根据所要适用的半导体元件的种类而改变或者调整。表2中的通用工艺模板G1、G2、通用参数项目G11~G15、G21~G24以及各个固定参数值仅作为举例说明,本发明不以此为限。
因此,在对应于水平式NPN双极性晶体管所对应的一初始目标模型,以及在对应于垂直式NPN双极性晶体管所对应的另一初始目标模型中,都可以套用多个通用工艺模板所对应的多个固定参数值。
另外,在制作两种不同规格的半导体元件时,如:水平式NPN双极性晶体管,所需要的工艺参数值也会不同。因此,在一实施例中,通用数据库112也需要按照半导体元件的规格来区分。
也就是说,每一通用数据库112可根据半导体元件的规格来建立。据此,多个通用数据库112会分别对应于不同规格的半导体元件群组,而在同一半导体元件群组内的多个半导体元件会具有相同规格。前述的规格可以指半导体元件的操作电压以及芯片尺寸。
举例而言,其中一通用数据库112可对应于操作电压3.3V,且芯片尺寸约0.25微米的第一半导体元件群组。第一半导体元件群组中的多个半导体元件可以包括,但不限于,符合前述规格的水平式双极性晶体管、垂直式双极性晶体管、水平式金属氧化物半导体场效应晶体管,垂直式金属氧化物半导体场效应晶体管以及二极管。相似地,另一通用数据库112可对应于操作电压5V,且芯片尺寸约0.25微米的第二半导体元件群组。
据此,在一对应于目标半导体元件的初始目标模型中,可根据目标半导体元件的规格,将对应的通用数据库112中的多个固定工艺参数套用至初始目标模型。
如图1所示,用户操作模块120用于模拟制作半导体元件,且半导体元件可以是水平式半导体元件或者垂直式半导体元件。用户操作模块120包括一用户接口121以及电性连接于用户接口121的一处理单元122。
用户接口121用以供用户操作,以及输入多个指令。处理单元122接收用户由用户接口121所输入的指令,并根据指令执行对应于该指令的操作。
处理单元122可包括一个或多个处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑器件、现场可编程门阵列以及内存等或其任何组合。
在一实施例中,处理单元122内存一工艺模拟软件。通过执行工艺模拟软件,并配合记忆单元110所储存的数据库,以完成多个不同的半导体元件的工艺模拟。
处理单元122根据由用户接口所接收的一选取指令,由初始目标模型数据库111获取对应于目标半导体元件的一初始目标模型。如前所述,初始目标模型包括多个预设工艺模板,且每一预设工艺模板包括预设的多个参数项目。
另外,处理单元122并根据所选取的初始目标模型的规格,由对应的通用数据库112取得多个固定工艺参数。具体而言,处理单元122可根据通用数据库112内的多个通用工艺模板与多个预设工艺模板之间的模板对应关系,在初始目标模型中的一部分参数项目,套用对应的多个固定参数值,而定义出至少一待设定参数。
用户可再通过用户接口121输入一设定指令,以设定待设定参数。处理单元122接收设定指令之后,产生对应于目标半导体元件的一待模拟目标模型。处理单元122并以待模拟目标模型进行模拟测试,以得到一模拟结果。前述的模拟测试例如是电性测试,或者是模拟半导体元件内的电场强度分布。
通过比对模拟结果以及一标准结果,处理单元122可判断模拟结果是否符合标准结果。当模拟结果不符合标准结果时,用户需要再通过用户接口121,重新设定待设定参数,直到模拟结果可符合标准结果。
也就是说,对于使用者而言,在选取初始目标模型之后,不需要针对所有的参数项目设定工艺参数值,而只需要针对其中一部分参数项目,来设定参数值。因此,可以减少模拟时的参数的数量,而进一步缩短开发时程。
进一步而言,本发明实施例提供一种半导体元件工艺开发方法,且前述的半导体元件工艺开发方法可以通过图1所示的半导体元件工艺开发系统100来执行。
请配合参照图1以及图4,图4显示本发明一实施例的半导体元件工艺开发方法的流程图。在步骤S1中,根据一目标半导体元件取得一初始目标模型。
参照图1,处理单元122可通过用户接口121接收由用户所输入的选取指令,由初始目标模型数据库111取得一初始目标模型,且初始目标模型包括预设的多个参数项目。
如图4所示,在步骤S2中,根据目标半导体元件的规格,取得一通用数据库,且通用数据库包括多个固定工艺参数。进一步而言,多个通用数据库分别对应于半导体元件的不同规格。
在一实施例中,初始目标半导体模型会对应于半导体元件的规格。因此,处理单元122可根据初始目标半导体模型所对应的规格,来取得对应的通用数据库112。在其他实施例中,处理单元122也可以接收由用户通过用户接口121输入的指令,来取得对应的通用数据库112。
每一通用数据库112包括多个通用工艺模板,且每一通用工艺模板会对应于多个通用参数项目。每一通用参数项目对应于一固定参数值。多个通用数据库112可被预先建立并储存于记忆单元110内。
请先参照图5,在本实施例中,建立通用数据库的流程可包括下列步骤。
在步骤S01中,取得制造一第一半导体元件的多个第一工艺步骤。在步骤S02中,取得制造一第二半导体元件的多个第二工艺步骤。第二半导体元件与第一半导体元件具有相同规格,且第二半导体元件与第一半导体元件之间具有相对应的至少一等效子结构。
需说明的是,第一半导体元件已经开发完成,且可符合既定规格。因此,第一半导体元件中的多个工艺步骤的多个工艺参数,可作为开发另一半导体元件(第二半导体元件)的参考参数。
在一实施例中,第一半导体元件为垂直式半导体元件,而第二半导体元件为水平式半导体元件。进一步而言,第一半导体元件为垂直式晶体管,而第二半导体元件为水平式晶体管。举例而言,第一半导体元件可以是垂直式金属氧化物半导体场效应晶体管或者垂直式双极性晶体管,而第二半导体元件为水平式金属氧化物半导体场效应晶体管或者水平式双极性晶体管。
以第一半导体元件为垂直式NPN双极性晶体管,且第二半导体元件为水平式NPN双极性晶体管为例说明。如图2以及图3所示,水平式双极性晶体管T2的基极区T23与发射极区T22可分别对应于垂直式双极性晶体管T1的基极区T13以及发射极区T12。另外,水平式双极性晶体管T2的集电极区T21可对应于垂直式双极性晶体管T1的基板T11。因此,第一半导体元件与第二半导体元件之间的等效子结构为基极区T13(基极区T23)与发射极区T12(发射极区T22)与基板T11(集电极区T21)。
需说明的是,在上述的例子中,等效子结构为第一半导体元件与第二半导体元件之间相对应的掺杂区。但是,在其他实施例中,等效子结构也可以是指半导体元件的线路重分布结构中的电极图案层或者是介电图案层等。
在步骤S03中,根据至少一等效子结构,比对多个第一工艺步骤以及多个第二工艺步骤,以定义出在制造第一半导体元件与第二半导体元件时的一通用工艺步骤,且通用工艺步骤用以形成至少一所述等效子结构。
对于第一半导体元件而言,每一第一工艺步骤包括多个第一参数项目,且每一第一参数项目对应于一第一参数值。请参照下表3。以第一半导体元件为垂直式NPN双极性晶体管为例,在制作第一半导体元件的多个第一工艺步骤M1~M4会分别用于形成基板T11、基极区T13、发射极区T12以及隔离部T14。
另外,每一第一工艺步骤M1~M4具有多个第一参数项目M11~M15、M21~M25、M31~M35以及M41~M42,且每一个第一参数项目有对应的第一参数值。
表3
需说明的是,表3中的第一工艺步骤M1~M4以及第一参数项目M11~M15、M21~M25、M31~M35、M41~M42以及多个第一参数值仅作为举例,并非用以限制本发明。
对于第二半导体元件(水平式NPN双极性晶体管)而言,请参照表4。多个第二工艺步骤N1、N2至少包括形成基极区T23的步骤以及形成发射极区T22与集电极区T21的步骤。
表4
根据第一半导体元件与第二半导体元件之间的多个等效子结构,比对多个第一工艺步骤M1~M4以及比对多个第二工艺步骤N1~N2,可以得知用以形成第一半导体元件的基极区T13的第一工艺步骤M2,会对应于用以形成第二半导体元件的基极区T23的第二工艺步骤N1。另外,用以形成第一半导体元件的发射极区T12的第一工艺步骤M3,对应于用以形成第二半导体元件的发射极区T22的第二工艺步骤N2。
据此,可定义出第一工艺步骤M2、M3(或第二工艺步骤N1、N2),为制造第一半导体元件与第二半导体元件时,可共享的两个通用工艺步骤。
之后,在步骤S04中,根据通用工艺步骤,建立一通用工艺模板,且通用工艺模板具有多个通用参数项目,每一个所述通用参数项目对应于其中一所述固定参数值。
承上所述,根据第一工艺步骤M2、M3可建立出两个通用工艺模板(可参照表2中的通用工艺模板G1、G2)。
在一实施例中,建立通用工艺模板的步骤可以包括:先根据等效子结构在第一半导体元件内的一相对位置与在第二半导体元件内的一相对位置,比对每一个第一参数项目与多个第二参数项目,以得到一项目对应关系。之后,根据项目对应关系,决定多个通用参数项目,其中,分别对应于多个通用参数项目的多个第一参数值定义为多个固定参数值。
参照表3以及表4,第一工艺步骤M2中的多个第一参数项目M21~M25,可以分别对应至第二工艺步骤N1的多个第二参数项目N11~N15。据此,第一工艺步骤M2中的多个第一参数项目M21~M25可被定义为对应其中一通用工艺步骤的多个通用参数项目。
但是,发射极区T12在第一半导体元件(垂直式NPN双极性晶体管),与另一发射极区T22在第二半导体元件(水平式NPN双极性晶体管)内的相对位置不一定相同。因此,第一工艺步骤M3中的多个第一参数项目M31~M35,不一定全部都能够对应于形成第二半导体元件的发射极区T22的第二工艺步骤N2的多个第二参数项目。
据此,比对第一工艺步骤M3中的每一个第一参数项目M31~M35,以及第二工艺步骤N2中的多个第二参数项目N21~N27,以得到一项目对应关系。根据项目对应关系,可以决定通用参数项目包括第一参数项目M31~M35(或者第二参数项目N21~N25)。另外,每一个第一参数项目M31~M35所对应的第一参数值被定义为固定参数值。
通过上述方式,可建立本发明实施例的其中一通用数据库。因此,利用本发明实施例的半导体元件工艺开发系统100,来开发目标半导体元件时,目标半导体元件可以是第一半导体元件或者是第二半导体元件。
请继续参照图4,在步骤S3中,比对初始目标模型与通用数据库,以得到一对应关系。在一实施例中,比对初始目标模型与通用数据库的流程可以先比对多个通用工艺模板以及多个预设工艺模板,以决定至少一组相对应的通用工艺模板以及预设工艺模板。
之后,在该组相对应的通用工艺模板以及预设工艺模板中,比对多个参数项目以及多个通用参数项目,以决定至少一组相对应的参数项目以及通用参数项目。
也就是说,通过上述比对流程所得到的对应关系,处理单元122可决定与其中一通用工艺模板相对应的至少一预设工艺模板,以及与其中一通用参数项目相对应的至少一参数项目。
之后,如图4所示,在步骤S4中,根据对应关系,在初始目标模型中套用多个固定工艺参数,并定义出至少一待设定参数。
进一步而言,在与通用工艺模板所对应的预设工艺模板中,处理单元122可根据对应关系,将对应的通用参数项目的固定参数值套用至对应的参数项目的工艺参数值。
请参照表5,以模拟水平式NPN双极性晶体管的工艺为例,来进行说明。
表5
在执行步骤S3之后,处理单元122可决定预设工艺模板P1会对应于通用工艺模板G1,且预设工艺模板P2会对应于通用工艺模板G2。
另外,处理单元122可进一步决定预设工艺模板P1中的多个参数项目P11~P15,会分别对应于通用工艺模板G1中的多个通用参数项目G11~G15,以及决定预设工艺模板P2中的多个参数项目P21~P24,会分别对应于通用工艺模板G2中的多个通用参数项目G21~G24。
据此,处理单元122将通用参数项目G11~G15、G21~G24所对应的多个固定参数值,分别套用至对应的多个参数项目的多个工艺参数值。
值得注意的是,在预设工艺模板P2中,另一部分参数项目P25~P27并没有对应任何通用参数项目。因此,这部分参数项目P25~P27的多个工艺参数值会被定义为待设定参数。
请继续参照图4,在步骤S5中,根据通过一用户接口所接收的一设定指令,设定至少一待设定参数,以产生一待模拟目标模型。
如前所述,用户可通过用户接口121输入一设定指令。处理单元122接收设定指令之后,根据设定指令设定未对应于任何通用参数项目的至少一参数项目的工艺参数值。以表3为例,处理单元122可根据设定指令,设定参数项目P25~P27所对应的多个工艺参数值,以产生待模拟目标模型。
如图4所示,在步骤S6中,以待模拟目标模型进行模拟测试,以得到一模拟结果。接着,在步骤S7中判断所述模拟结果是否符合一标准结果。
由于不同半导体元件所要进行的模拟测试以及要求都不相同。因此,处理单元122会执行目标半导体元件所需要的模拟测试,以得到对应于目标半导体元件的模拟结果。
当所述模拟结果不符合所述标准结果时,重复执行步骤S5至S7。也就是说,用户需要通过用户接口121重新输入设定指令,以重新调整参数项目P25~P27所对应的多个工艺参数值,并重新产生另一待模拟目标模型,来进行模拟测试。
另外,当所述模拟结果符合所述标准结果时,进行步骤S8:结束模拟。
综上所述,本发明的其中一有益效果在于,在本发明所提供的半导体元件工艺开发方法以及系统中,通过将通用数据库中的多个固定工艺参数套用至对应于水平式半导体元件或者垂直式半导体元件的初始目标模型中,可减少待设定参数的数量。待设定参数的数量减少也代表需要人为输入的参数的数量减少,因而可进一步缩短开发时程。
以上所述仅为本发明的优选可行实施例,并非因此局限本发明的权利要求的保护范围,故举凡运用本发明说明书及附图内容所做的等效技术变化,均包含于本发明的权利要求的保护范围内。
Claims (13)
1.一种半导体元件的工艺开发方法,其特征在于,所述半导体元件的工艺开发方法包括:
S1:根据一目标半导体元件取得一初始目标模型;
S2:根据所述目标半导体元件的规格,取得一通用数据库,且所述通用数据库包括多个固定工艺参数;
S3:比对所述初始目标模型与所述通用数据库,以得到一对应关系;
S4:根据所述对应关系,在所述初始目标模型中套用多个所述固定工艺参数,并定义出至少一待设定参数;
S5:根据通过一用户接口所接收的一设定指令,设定至少一所述待设定参数,以产生一待模拟目标模型;以及
S6:以所述待模拟目标模型进行模拟测试,以得到一模拟结果。
2.根据权利要求1所述的半导体元件的工艺开发方法,其特征在于,所述初始目标模型包括预设的多个参数项目,所述通用数据库包括多个通用参数项目,每一所述通用参数项目对应于至少一所述固定工艺参数,且比对所述初始目标模型与所述通用数据库的步骤包括:比对所述多个参数项目以及所述多个通用参数项目,以决定至少一组相对应的参数项目以及通用参数项目。
3.根据权利要求1所述的半导体元件的工艺开发方法,其特征在于,所述半导体元件的工艺开发方法还进一步包括:建立所述通用数据库,其中,建立所述通用数据库的步骤包括:
取得制造一第一半导体元件的多个第一工艺步骤;
取得制造一第二半导体元件的多个第二工艺步骤,其中,所述第二半导体元件与所述第一半导体元件具有相同规格,所述第二半导体元件与所述第一半导体元件之间具有相对应的至少一等效子结构;
根据至少一所述等效子结构,比对多个所述第一工艺步骤以及多个所述第二工艺步骤,以定义出在制造所述第一半导体元件与所述第二半导体元件时的一通用工艺步骤,且所述通用工艺步骤用以形成至少一所述等效子结构;以及
根据所述通用工艺步骤,建立一通用工艺模板,且所述通用工艺模板具有多个通用参数项目,每一个所述通用参数项目对应于其中一固定参数值。
4.根据权利要求3所述的半导体元件的工艺开发方法,其特征在于,每一所述第一工艺步骤包括多个第一参数项目,每一所述第一参数项目对应于一第一参数值,每一所述第二工艺步骤包括多个第二参数项目,且建立所述通用工艺模板的步骤还进一步包括:
根据所述等效子结构在所述第一半导体元件内的一相对位置与在所述第二半导体元件内的一相对位置,比对每一个所述第一参数项目与多个所述第二参数项目,以得到一项目对应关系;
根据所述项目对应关系,决定多个通用参数项目,其中,分别对应于所述多个通用参数项目的多个所述第一参数值被定义为多个固定参数值。
5.根据权利要求3所述的半导体元件的工艺开发方法,其特征在于,所述目标半导体元件为所述第一半导体元件与所述第二半导体元件其中一。
6.根据权利要求3所述的半导体元件的工艺开发方法,其特征在于,所述第一半导体元件为垂直式半导体元件,所述第二半导体元件为水平式半导体元件。
7.根据权利要求6所述的半导体元件的工艺开发方法,其特征在于,所述第一半导体元件为垂直式晶体管,所述第二半导体元件为水平式晶体管。
8.根据权利要求6所述的半导体元件的工艺开发方法,其特征在于,所述第一半导体元件为垂直式金属氧化物半导体场效应晶体管或者垂直式双极性晶体管,所述第二半导体元件为水平式金属氧化物半导体场效应晶体管或者水平式双极性晶体管。
9.根据权利要求1所述的半导体元件的工艺开发方法,其特征在于,所述半导体元件的工艺开发方法还进一步包括:
S7:判断所述模拟结果是否符合一标准结果,当所述模拟结果不符合所述标准结果时,重复执行步骤S5至S7;以及
当所述模拟结果符合所述标准结果时,结束模拟。
10.根据权利要求1所述的半导体元件的工艺开发方法,其特征在于,所述通用数据库还进一步包括多个通用数据库,且多个所述通用数据库分别对应于所述半导体元件的多种规格。
11.一种半导体元件的工艺开发系统,其整合不同类型半导体元件的工艺开发,其特征在于,所述半导体元件的工艺开发系统包括:
用于模拟制作水平式半导体元件或者垂直式半导体元件的一用户操作模块;以及
一记忆单元,其电性连接于所述用户操作模块,所述记忆单元储存一初始目标模型数据库以及多个通用数据库,其中,所述初始目标模型数据库包括用以模拟制作一所述水平式半导体元件的一第一初始目标模型,以及用以制作一所述垂直式半导体元件的一第二初始目标模型,且每一所述通用数据库包括多个固定工艺参数;
其中,所述用户操作模块根据所接收的一选取指令由所述初始目标模型数据库获取所述第一初始目标模型或者所述第二初始目标模型,以及根据所选取的所述第一初始目标模型的规格取得其中一所述通用数据库,所述用户操作模块根据所述第一初始目标模型与所述通用数据库之间的一对应关系,在所述第一初始目标模型中套用多个所述固定工艺参数,并定义出至少一待设定参数,并根据所接收的一设定指令设定所述待设定参数,以产生一待模拟目标模型。
12.根据权利要求11所述的半导体元件的工艺开发系统,其特征在于,多个所述通用数据库分别对应于所述半导体元件的多种规格。
13.根据权利要求11所述的半导体元件的工艺开发系统,其特征在于,所述用户操作模块以所述待模拟目标模型进行模拟,以得到一模拟结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910252809.6A CN111832123A (zh) | 2019-03-29 | 2019-03-29 | 半导体元件的工艺开发方法以及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910252809.6A CN111832123A (zh) | 2019-03-29 | 2019-03-29 | 半导体元件的工艺开发方法以及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111832123A true CN111832123A (zh) | 2020-10-27 |
Family
ID=72915289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910252809.6A Pending CN111832123A (zh) | 2019-03-29 | 2019-03-29 | 半导体元件的工艺开发方法以及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111832123A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020133785A1 (en) * | 2001-03-15 | 2002-09-19 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program |
US20030216827A1 (en) * | 2002-05-17 | 2003-11-20 | Micron Technology, Inc. | Synthesizing semiconductor process flow models |
CN101477582A (zh) * | 2007-12-18 | 2009-07-08 | 络达科技股份有限公司 | 半导体元件的模型修正方法 |
CN102201324A (zh) * | 2010-03-25 | 2011-09-28 | 台湾积体电路制造股份有限公司 | 半导体制造方法与系统 |
CN106599336A (zh) * | 2015-10-16 | 2017-04-26 | 三星电子株式会社 | 半导体工艺模拟装置及方法以及计算装置 |
CN106933581A (zh) * | 2017-03-02 | 2017-07-07 | 北京北方华创微电子装备有限公司 | 一种半导体软件模板系统及其设计方法 |
CN107579012A (zh) * | 2016-07-05 | 2018-01-12 | 格罗方德半导体公司 | 用于工艺感知维度目标的先进工艺控制 |
CN109145354A (zh) * | 2017-06-18 | 2019-01-04 | 科文托尔公司 | 关键参数识别、工艺模型校准和可变性分析的系统和方法 |
US20190073440A1 (en) * | 2017-09-06 | 2019-03-07 | Apple Inc. | Semiconductor layout in finfet technologies |
-
2019
- 2019-03-29 CN CN201910252809.6A patent/CN111832123A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020133785A1 (en) * | 2001-03-15 | 2002-09-19 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program |
US20030216827A1 (en) * | 2002-05-17 | 2003-11-20 | Micron Technology, Inc. | Synthesizing semiconductor process flow models |
CN101477582A (zh) * | 2007-12-18 | 2009-07-08 | 络达科技股份有限公司 | 半导体元件的模型修正方法 |
CN102201324A (zh) * | 2010-03-25 | 2011-09-28 | 台湾积体电路制造股份有限公司 | 半导体制造方法与系统 |
CN106599336A (zh) * | 2015-10-16 | 2017-04-26 | 三星电子株式会社 | 半导体工艺模拟装置及方法以及计算装置 |
CN107579012A (zh) * | 2016-07-05 | 2018-01-12 | 格罗方德半导体公司 | 用于工艺感知维度目标的先进工艺控制 |
CN106933581A (zh) * | 2017-03-02 | 2017-07-07 | 北京北方华创微电子装备有限公司 | 一种半导体软件模板系统及其设计方法 |
CN109145354A (zh) * | 2017-06-18 | 2019-01-04 | 科文托尔公司 | 关键参数识别、工艺模型校准和可变性分析的系统和方法 |
US20190073440A1 (en) * | 2017-09-06 | 2019-03-07 | Apple Inc. | Semiconductor layout in finfet technologies |
Non-Patent Citations (1)
Title |
---|
吴金, 杨廉峰, 刘其贵, 魏同立: "半导体器件模拟软件的面向对象分析与设计", 电子器件, no. 04 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6405160B1 (en) | Memory compiler interface and methodology | |
US7318204B2 (en) | Synthesizing semiconductor process flow models | |
TWI776015B (zh) | 半導體元件的製程開發方法以及系統 | |
CN109117528B (zh) | 基于bsim4模型的mos器件子电路温度模型及建模方法 | |
US20210081594A1 (en) | Method and system for fabricating integrated circuit with aid of programmable circuit synthesis | |
Kabaoğlu et al. | Statistical MOSFET modeling methodology for cryogenic conditions | |
CN106935527A (zh) | 电迁移签核方法和系统 | |
CN106599336B (zh) | 半导体工艺模拟装置及方法以及计算装置 | |
CN111832123A (zh) | 半导体元件的工艺开发方法以及系统 | |
CN108038322A (zh) | 一种spice集中模型的建模方法及系统 | |
CN101477582B (zh) | 半导体元件的模型修正方法 | |
US6553339B1 (en) | MOSFET simulation method | |
US8930171B2 (en) | Method of modeling spatial correlations among integrated circuits with randomly generated spatial frequencies | |
CN113408231B (zh) | 退化模拟模型建立方法 | |
US20090164195A1 (en) | Apparatus and Method for Modeling MOS Transistor | |
CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
CN113361222B (zh) | 一种集成电路制造工艺虚拟仿真方法和装置 | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真系统 | |
CN104462728B (zh) | 半导体器件的模拟方法及模拟装置 | |
Shtereva et al. | Teaching integrated circuits design using LASI | |
Rizkalla et al. | Design of a course in semiconductor device that emphasizes integration of knowledge | |
Device et al. | INTRODUCTION TO THE SYNOPSYS SENTAURUS TCAD SUITE AND DEVICE SIMULATION | |
Singh et al. | Gate-All-Around Nanosheet FET Device Simulation Methodology Using a Sentaurus TCAD | |
Schwarz et al. | Simulation and Modeling of Silicon Semiconductor Devices and Sensors | |
Phelps et al. | Statistical design for manufacturing software for low power radiation hardened SOI MOSFETs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |