JP4627268B2 - 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム - Google Patents

3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム Download PDF

Info

Publication number
JP4627268B2
JP4627268B2 JP2006043812A JP2006043812A JP4627268B2 JP 4627268 B2 JP4627268 B2 JP 4627268B2 JP 2006043812 A JP2006043812 A JP 2006043812A JP 2006043812 A JP2006043812 A JP 2006043812A JP 4627268 B2 JP4627268 B2 JP 4627268B2
Authority
JP
Japan
Prior art keywords
cross
mask
sectional shape
edge
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006043812A
Other languages
English (en)
Other versions
JP2007226311A (ja
Inventor
正芳 橋間
裕一 佐藤
修二 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006043812A priority Critical patent/JP4627268B2/ja
Priority to US11/443,200 priority patent/US7958462B2/en
Publication of JP2007226311A publication Critical patent/JP2007226311A/ja
Application granted granted Critical
Publication of JP4627268B2 publication Critical patent/JP4627268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/406Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
    • G05B19/4068Verifying part programme on screen, by drawing or other means
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/35Nc in input of data, input till input file format
    • G05B2219/353183-D display of workpiece, workspace, tool track
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Processing Or Creating Images (AREA)
  • Micromachines (AREA)

Description

本発明は、半導体デバイス、MEMSデバイス、HDDヘッドなどのマイクロ/ナノデバイスに対する設計製造技術に関し、特に、デバイスの性能シミュレーションなどのために必要な3次元形状モデルを作成するための3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステムに関する。
従来、製造工程毎に撮像した形成パターンを取り込み、その形成パターンに各製造工程の特性データを加味することで積層形状を作成し、また各製造工程で取り込んだ画像データとマスクパターンデータから形状の相関関係を求め、この相関関係情報を用いることでマスクパターン形状から製造時の形状をシミュレーションすることが可能な技術が開示されている(例えば、特許文献1参照。)。
また、2次元データであるマスクデータを用いて3次元形状データを生成する3次元形状生成方法において、
2次元データであるマスクデータに対して高さ方向に変形を加えて3次元形状を生成し、構造を反映した知識情報を用いてさらにこれに変形を加えることにより、2次元のマスクデータから半導体素子の特性シミュレートを行うためのパラメータを正確に抽出できるような正しい3次元形状を生成する技術が開示されている(例えば、特許文献2参照。)。
また、マスクパターンの形状やマスクパターン同士の位置関係に応じて光強度シミュレーションモデルを変更し、光強度シミュレーションの繰り返し回数を変更してシミュレーションベースの光学的近接効果補正(OPC)を実施することにより、チップ内の全マスクパターンに対してOPCを実施し、かつOPCに要する時間の増加を抑制することのできる技術が開示されている(例えば、特許文献3参照。)。
特開平10−41366号公報 特開2000−207433号公報 特開2001−174974号公報
近年、デバイスの微細化が進むことにより、計算機によるデバイスの性能シミュレーションが重要になってきている。ところが、シミュレーションのための3次元形状モデルの作成には、非常に多くの工数がかかってしまう。例えば、機械系3次元CADなどを使って手作業で作成しており、複雑なデバイスでは数時間かかってしまうという問題点があった。
また、他のモデル生成技術として、製造プロセスのシミュレータによってデバイスの3次元形状を生成する方法がある。この方法は、エッチングやスパッタリングなどの製造プロセスをシミュレーションし、詳細にデバイス形状を計算するものである。しかし、正確なシミュレーションが難しいことや、狭い領域を計算するだけでも数時間かかるなどの理由で、部分的にしかモデル化できないという問題点があった。
また、MEMS用のシミュレーションシステムではデバイス全体を3次元シミュレーションできるものは存在するが、簡易的な3次元モデルの生成機能しかなく、単純形状しか取り扱うことができないという問題点があった。
図18は、従来の技術を説明するための図である。
従来のMEMS用のシミュレーションシステムは、図18の(A)に示したような単純な形状のマスクを押し出して、(B)に示したような単純な3次元形状のモデルを生成するものである。
また、その他にデバイスのモデル化に関する公知例として、オフセット法やレベルセット法といった形状生成方法が知られているが、いずれも主にプロセスシミュレーションに使われる技術である。
これに対して、デバイスの微細化や多層構造により、3次元形状はますます複雑、大規模化しており、3次元形状モデルの効率的な作成方法が求められている。
本発明は、上記事情に鑑みてなされたもので、マイクロ/ナノデバイスの3次元形状モデルを生成する際に、マスクエッジ部分の断面形状を指定することにより、マスクを使って複雑な3次元形状を簡単に生成することが可能な3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステムを提供することを目的とする。
本発明は、上記課題を解決するため、下記のような構成を採用した。
すなわち、本発明の一態様によれば、本発明の3次元デバイスシミュレーションプログラムは、マスクデータを用いてデバイスの3次元モデルを生成する3次元デバイスシミュレーションシステムに実行させるためのコンピュータ実行可能な3次元デバイスシミュレーションプログラムであって、マスクのエッジ部分の断面形状を示す断面形状情報を入力する手順と、前記マスクデータと入力された断面形状情報とに基づいて、前記3次元モデルを算出する手順とを実行させるための3次元デバイスシミュレーションプログラムである。
また、本発明の3次元デバイスシミュレーションプログラムは、前記断面形状情報が、前記エッジ部分の断面形状を関数で表現し、前記関数のパラメータを指定することにより前記断面形状情報を入力することが望ましい。
また、本発明の3次元デバイスシミュレーションプログラムは、前記断面形状情報が、前記エッジ部分の断面形状を断面写真から抽出した輪郭データを使用することが望ましい。
また、本発明の3次元デバイスシミュレーションプログラムは、さらに、前記エッジ部分の3次元形状として、凹凸のある表面形状を生成する手順とを備えることが望ましい。
また、本発明の一態様によれば、本発明の3次元デバイスシミュレーションシステムは、マスクデータを用いてデバイスの3次元モデルを生成する3次元デバイスシミュレーションシステムであって、マスクのエッジ部分の断面形状を示す断面形状情報を入力する断面形状入力手段と、前記マスクデータと前記断面形状入力手段によって入力された断面形状情報とに基づいて、前記3次元モデルを算出する3次元モデル算出手段とを備えることを特徴とする。
本発明によれば、マイクロ/ナノデバイスの3次元形状モデルを生成する際に、マスクを使って複雑な3次元形状を簡単に生成することができる。
以下、図面に基づいて本発明を適用した実施の形態を説明する。
図1は、簡易的なモデル生成の方法を説明するための図である。
デバイスは複数の製造プロセスを経て多層の薄膜構造が形成される。例えば図1の(A)に示したように、第1のプロセスにおいて、下地層11に対して第1のマスクパターンを押し出すと第1のモデル13が生成され、図1の(B)に示したように、第2のプロセスにおいて、第1のモデル13に重ねて第2のマスクパターン14を押し出すと第2のモデル15が生成される。このように、レジストなどの一時的な膜を除けば、デバイスの最終形状の概略は図1の(B)に示すようにマスクパターンのパターン形状とその膜厚とから簡易的に構成することができる。この場合、第1のモデル13や第2のモデル15のマスクエッジ部分は理想的な垂直な側面になるが、実際のデバイスでは製造プロセスの特性により様々な形状のマスクエッジ部分を有するモデルが生成される。
図2は、マスクエッジの断面を指定したモデルを説明するための図である。
上述したように、実際のデバイスは様々な形状のマスクエッジ部分を有している。このマスクエッジ部分の形状を再現するため、本発明では、マスクエッジ部分の断面形状を指定し、この断面形状に基づいてマスクエッジ部分の3次元形状を生成する。これにより、わずかな工数で、任意のマスクエッジ形状を持つ3次元デバイスモデルを生成できるようになる。
さらに、マスクエッジ部分の断面形状を指数関数や三角関数などで事前にパターン化しておくことや、電子顕微鏡写真などの断面写真から断面形状を取り込むことなどにより、簡単な設定でモデル生成が可能になる。
図3は、本発明を適用した3次元デバイスシミュレーションシステムの概要を説明するための図である。
図3において、3次元デバイスシミュレーションシステム30は、モデルの生成条件を設定・入力する計算条件入力部31と、モデルの形状を計算する形状計算部32と、計算結果を出力する計算結果出力部33とを備えている。また、計算条件入力部31は、データ入力部311と断面形状設定部312と計算環境設定部313とを備え、計算結果出力部33は、形状表示部331を備えている。
データ入力部311は、マスクパターンを表したマスクデータ34と、プロセス数、各プロセスにおけるエッチングやデポジションなどのプロセス種類、積層する膜厚または削り取る深さ等の製造プロセスデータ35とを入力する。断面形状設定部312は、マスクエッジ部分の断面形状データ36を入力・設定する。計算環境設定部313は、形状計算部32が計算する計算範囲や計算精度等の計算条件を入力・設定する。
形状計算部32は、データ入力部311、断面形状設定部312、計算環境設定部313により入力された各入力条件に基づいて、各プロセスで生成される形状を順に計算する。
そして、計算結果出力部33は、形状計算部32によって計算された計算結果であるデバイスのモデルを、シミュレーション用のモデルデータ37に変換する。また、形状表示部331は、形状計算部32によって計算された計算結果であるデバイスのモデルを、3次元形状として3次元デバイスシミュレーションシステム30の表示画面上に表示する。
次に、本発明を適用した3次元デバイスシミュレーション処理の流れについて説明する。
図4は、3次元デバイスシミュレーションシステムにおいて実行される3次元デバイスシミュレーション処理の流れを示すフローチャートである。
図4に示した3次元デバイスシミュレーション処理は、計算条件を入力してから計算結果を3次元モデルとして表示するまでを示している。ここでは、最も簡単な3次元デバイスシミュレーション処理の例は、プロセス数が「1」でプロセス種類が「デポジション」となる。
まず、ステップS41において、データ入力部311が、マスクデータ34を入力してマスクパターンの形状を抽出する。
図5は、入力されるマスクデータの例を示す図である。
図5に示すように、マスクデータは通常GUIを用いて入力される。
図4の説明に戻り、ステップS42において、データ入力311が、プロセス数、プロセス種類、膜厚等の製造プロセスデータ35を入力して膜厚を設定する。
図6は、入力される製造プロセスデータの例を示す図である。
図6において、入力されるプロセスデータはプロセス数が「7」であり、例えば下地層(BASE)の上に第1層として押し出すマスクパターン(番号:1)は、プロセス種類が「デポジション」、膜厚が「0.3mm」である。
図4の説明に戻り、ステップS43において、断面形状設定部312が、ステップS41で入力されたマスクデータ34のマスクエッジ部分の断面形状データ36を入力・設定する。この断面形状データ36の入力・設定について説明する。
断面形状データ36を簡単に入力・指定する方法として、指数関数や三角関数などで断面形状を表現し、関数のパラメータで断面形状を入力・することができる。例えば、断面の横軸をx、縦軸をyとし、2次関数を使って断面形状をy=−a×x2と表すことができる。
図7は、断面形状を2次関数で表した例を示す図である。
図7において、断面形状は2次関数y=−a×x2を使って表され、パラメータaを変えることで断面形状の傾きを変えることができる。また、断面形状データ36として、断面写真から画像処理により輪郭を抽出し、その輪郭データを指定することで、正確な断面形状の入力・設定することもできる。
図4の説明に戻り、ステップS44において、計算環境設定部313が、計算範囲や計算精度等の計算条件を入力し、下地層11の形状を設定する。
そして、ステップS45において、サブルーチン「デバイス形状の計算」が実行される。
図8は、サブルーチン「デバイス形状の計算」の流れを示すフローチャートである。
サブルーチン「デバイス形状の計算」は、「マスクエッジ部分の形状の計算」と「マスク内側領域の形状の計算」との2つの計算により行われる。
まず、ステップS81において、さらにサブルーチン「マスクエッジ部分の形状の計算」が実行される。そして、ステップS82において、「マスク内側領域の形状の計算」が実行されるが、この「マスク内側領域の形状の計算」は、既存の技術であるオフセット法やレベルセット法で実現されている。
ここで、ステップS81のサブルーチン「マスクエッジ部分の形状の計算」について説明する。
図9は、サブルーチン「マスクエッジ部分の形状の計算」の流れを示すフローチャートであり、図10は、サブルーチン「マスクエッジ部分の形状の計算」の概要を説明するための図である。
この「マスクエッジ部分の形状の計算」においては、断面形状データ36を、例えば横幅、高さ、2次元座標系における点のプロットデータとして入力しておき、形状計算では、膜厚高さからスケールを合わせることにより実行する。
まず、ステップS91において、マスクパターン(例えば、第1のマスクパターン12)の形状を複数のエッジ部分(マスクエッジ)に分解する。そして、ステップS92において、各エッジ部分(例えば、図10のマスクエッジ12a)に対して、下地層11へ投影したエッジ位置(図10中のマスクエッジの投影部11a)を計算して求める。
ステップS93において、下地層11上のエッジ位置(投影部11a)から膜厚の高さだけ移動したエッジE1を計算して求める。さらに、ステップS94において、下地層11上のエッジ位置(投影部11a)と図4のステップS43で入力した断面形状とから下地層11上でのエッジE2を計算して求める。
そして、ステップS95において、ステップS93で求めたエッジE1とステップS94で求めたエッジE2と図4のステップS43で入力した断面形状とに基づいて、エッジスロープ形状を計算して求める。
図11および図12は、エッジスロープ形状の計算を説明するための図である。
xy平面上にエッジE1とエッジE2とを投影し、これら2本のエッジ(エッジE1とエッジE2)で囲まれる矩形範囲内に格子点Gij(0≦i<m,0≦j<n)を配置する(図11参照。)。そして、格子点Gijに対して、下地層11の表面上の位置を(xB,yB,zB)とし、スロープ高さをzS=F(yB)とすると、格子点Gijの真上のエッジスロープ位置は、(xB,yB,zB+zS)となる。なお、断面形状は、z=F(y)で表現でき、y=WがエッジE1の位置であり、y=0がエッジE2の位置である(図12参照。)。
図4の説明に戻り、ステップS46において、ステップS45で求めたデバイスの形状を表面ポリゴンデータに変換し、ステップS47において、形状表示部331が、計算結果であるデバイスのモデルを、3次元形状として3次元デバイスシミュレーションシステム30の表示画面上に表示する。
以上のようにして、本発明を適用した3次元デバイスシミュレーション処理が実行される。
なお、実際に製造したデバイスの形状は、様々な要因によってバラツキが生じる。これを表現するために、デバイスの形状の表面にランダムな凹凸を生成するようにする。凹みの深さ、凸部の高さ、凹凸の密度は事前に設定する。さらに、他のバラツキとして、規則性のあるバラツキがある。例えば、デバイスの右側(内側)のマスクエッジと左側(外側)のマスクエッジで断面形状が異なることがある。これを表現するために、マスクパターンのエッジ位置とそれに対する断面形状とを指定できるようにする。
次に、モデルの角部の生成方法について説明する。
図13、図14および図15は、モデルの角部の生成方法を説明するための図である。
図13に示したように、マスクエッジとマスクエッジとが交差するモデルの角部に対して、その形状生成方法を指定できるようにする。
まず、第1の形状生成方法として、角部をはさむ2つのマスクエッジから、それぞれで生成したエッジ部形状を交差するまで延長する方法がある(図14参照。)。この場合、角部の半径方向での断面形状は指定した形状にならない。なお、図14の(A)は、モデルを斜めから見た斜視図であり、(B)は、モデルを上から見た平面図である。
第2の形状生成方法として、断面形状を回転させた形状を生成する方法がある(図15参照。)。この場合は、半径方向での断面形状は指定した形状通りになる。なお、図15の(A)は、モデルを斜めから見た斜視図であり、(B)は、モデルを上から見た平面図である。
また、実際の製造プロセスでは、製造装置によって、マスクの形状より実際のデバイスの形状が縮小あるいは拡大してしまうことがある。また、左右や上下にずれた形状のデバイスが製造されてしまうこともある。これらをモデルに反映できるように、マスクエッジ位置のシフト量を設定できるようにする。シフト量としては、平行移動、回転移動、拡大/縮小の移動量を用意する。3次元デバイスシミュレーション処理においては、入力したマスクデータ34からマスク形状を抽出した後、エッジ成分を指定された方向に指定された量だけ移動させ、新しいマスクエッジ位置を計算しておくことにより実現する。
なお、上述してきた本発明の実施の形態は、3次元デバイスシミュレーション処理の一機能としてハードウェアまたはDSPボードやCPUボードでのファームウェアもしくはソフトウェアにより実現することができる。
以上、本発明の実施の形態を、図面を参照しながら説明してきたが、本発明が適用される3次元デバイスシミュレーション装置は、その機能が実行されるのであれば、上述の実施の形態に限定されることなく、単体の装置であっても、複数の装置からなるシステムあるいは統合装置であっても、LAN、WAN等のネットワークを介して処理が行なわれるシステムであってもよいことは言うまでもない。
また、図16に示したように、バス1609に接続されたCPU1601、ROMやRAMのメモリ1602、入力装置1603、出力装置1604、外部記録装置1605、媒体駆動装置1606、ネットワーク接続装置1607で構成されるシステムでも実現できる。すなわち、前述してきた実施の形態のシステムを実現するソフトェアのプログラムコードを記録したROMやRAMのメモリ1602、外部記録装置1605、可搬記録媒体1610を、3次元デバイスシミュレーション装置に供給し、その3次元デバイスシミュレーション装置のコンピュータがプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。
この場合、可搬記録媒体1610等から読み出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記録した可搬記録媒体1610等は本発明を構成することになる。
プログラムコードを供給するための可搬記録媒体1610としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、DVD−ROM、DVD−RAM、磁気テープ、不揮発性のメモリーカード、ROMカード、電子メールやパソコン通信等のネットワーク接続装置1607(言い換えれば、通信回線)を介して記録した種々の記録媒体などを用いることができる。
また、図17に示すように、コンピュータ(情報処理装置)1700がメモリ1701上に読み出したプログラムコードを実行することによって、前述した実施の形態の機能が実現される他、そのプログラムコードの指示に基づき、コンピュータ1700上で稼動しているOSなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現される。
さらに、可搬型記録媒体1710から読み出されたプログラムコードやプログラム(データ)提供者から提供されたプログラム(データ)1720が、コンピュータ1700に挿入された機能拡張ボードやコンピュータ1700に接続された機能拡張ユニットに備わるメモリ1701に書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現され得る。
すなわち、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または形状を取ることができる。ここで、上述した実施の形態の特徴を列挙すると、以下の通りである。
(付記1)
マスクデータを用いてデバイスの3次元モデルを生成する3次元デバイスシミュレーションシステムに実行させるためのコンピュータ実行可能な3次元デバイスシミュレーションプログラムであって、
マスクのエッジ部分の断面形状を示す断面形状情報を入力する手順と、
前記マスクデータと入力された断面形状情報とに基づいて、前記3次元モデルを算出する手順と、
を実行させるための3次元デバイスシミュレーションプログラム。
(付記2)
前記断面形状情報は、前記エッジ部分の断面形状を関数で表現し、前記関数のパラメータを指定することにより前記断面形状情報を入力することを特徴とする付記1に記載の3次元デバイスシミュレーションプログラム。
(付記3)
前記断面形状情報は、前記エッジ部分の断面形状を断面写真から抽出した輪郭データを使用することを特徴とする付記1に記載の3次元デバイスシミュレーションプログラム。
(付記4)
さらに、前記エッジ部分の3次元形状として、凹凸のある表面形状を生成する手順と、
を備えることを特徴とする付記1乃至3の何れか1項に記載の3次元デバイスシミュレーションプログラム。
(付記5)
前記断面形状情報は、位置によって異なる断面形状を指定できることを特徴とする付記1乃至4の何れか1項に記載の3次元デバイスシミュレーションプログラム。
(付記6)
前記エッジ部分の角部分の形状として、前記角部分を中心とする半径方向の断面形状が、前記入力された断面形状となることを特徴とする付記1乃至5の何れか1項に記載の3次元デバイスシミュレーションプログラム。
(付記7)
前記エッジ部分の角部分の形状として、前記エッジ部分の位置を前記マスクの平面内で移動させることにより生成される断面形状であることを特徴とする付記1乃至5の何れか1項に記載の3次元デバイスシミュレーションプログラム。
(付記8)
マスクデータを用いてデバイスの3次元モデルを生成する3次元デバイスシミュレーションシステムであって、
マスクのエッジ部分の断面形状を示す断面形状情報を入力する断面形状入力手段と、
前記マスクデータと前記断面形状入力手段によって入力された断面形状情報とに基づいて、前記3次元モデルを算出する3次元モデル算出手段と、
を備えることを特徴とする3次元デバイスシミュレーションシステム。
簡易的なモデル生成の方法を説明するための図である。 マスクエッジの断面を指定したモデルを説明するための図である。 本発明を適用した3次元デバイスシミュレーションシステムの概要を説明するための図である。 3次元デバイスシミュレーションシステムにおいて実行される3次元デバイスシミュレーション処理の流れを示すフローチャートである。 入力されるマスクデータの例を示す図である。 入力される製造プロセスデータの例を示す図である。 断面形状を2次関数で表した例を示す図である。 サブルーチン「デバイス形状の計算」の流れを示すフローチャートである。 サブルーチン「マスクエッジ部分の形状の計算」の流れを示すフローチャートである。 サブルーチン「マスクエッジ部分の形状の計算」の概要を説明するための図である。 エッジスロープ形状の計算を説明するための図(その1)である。 エッジスロープ形状の計算を説明するための図(その2)である。 モデルの角部の生成方法を説明するための図(その1)である。 モデルの角部の生成方法を説明するための図(その2)である。 モデルの角部の生成方法を説明するための図(その3)である。 本発明における3次元デバイスシミュレーションシステムのハードウェア構成を示す図である。 本発明における3次元デバイスシミュレーションプログラムのコンピュータへのローディングを説明するための図である。 従来の技術を説明するための図である。
符号の説明
11 下地層
11a 投影部
12 第1のマスクパターン
12a マスクエッジ
13 第1のモデル
14 第2のマスクパターン
15 第2のモデル
30 3次元デバイスシミュレーションシステム
31 計算条件入力部
32 形状計算部
33 計算結果出力部
34 マスクデータ
35 製造プロセスデータ
36 断面形状データ
37 モデルデータ
311 データ入力部
312 断面形状設定部
313 計算環境設定部
331 形状表示部
1601 CPU
1602 メモリ
1603 入力装置
1604 出力装置
1605 外部記録装置
1606 媒体駆動装置
1607 ネットワーク接続装置
1609 バス
1610 可搬記録媒体
1700 コンピュータ
1701 メモリ
1710 可搬記録媒体
1720 プログラム(データ)

Claims (5)

  1. バイスの3次元モデルを生成する3次元デバイスシミュレーションプログラムであって、
    コンピュータに、
    前記デバイスの製造時に使われるマスクの位置データと該マスクのマスクエッジに対応する断面形状を示す断面形状情報と膜厚高さとを記憶する記憶部から読み出した該位置データから該マスクエッジを前記デバイスの下地層に投影した第1のエッジ位置を計算し、該第1のエッジ位置と該記憶部から読み出した該膜厚高さとから第2のエッジ位置を計算し、該第1のエッジ位置と該記憶部から読み出した該断面形状情報とから第3のエッジ位置を計算し、該第2のエッジ位置と該第3のエッジ位置と該断面形状情報とからエッジスロープ形状を得て前記3次元モデルを算出する処理
    を実行させるための3次元デバイスシミュレーションプログラム。
  2. 前記断面形状情報は、前記マスクエッジの断面形状を関数で表現し、前記関数のパラメータを指定することにより前記断面形状情報を入力することを特徴とする請求項1に記載の3次元デバイスシミュレーションプログラム。
  3. 前記断面形状情報は、前記マスクエッジの断面形状を断面写真から抽出した輪郭データを使用することを特徴とする請求項1に記載の3次元デバイスシミュレーションプログラム。
  4. さらに、前記マスクエッジの3次元形状として、凹凸のある表面形状を生成する処理
    を備えることを特徴とする請求項1乃至3の何れか1項に記載の3次元デバイスシミュレーションプログラム。
  5. バイスの3次元モデルを生成する3次元デバイスシミュレーションシステムであって、
    前記デバイスの製造時に使われるマスクの位置データと該マスクのマスクエッジに対応する断面形状を示す断面形状情報と膜厚高さとを記憶する記憶部から読み出した該位置データから該マスクエッジを前記デバイスの下地層に投影した第1のエッジ位置を計算し、該第1のエッジ位置と該記憶部から読み出した該膜厚高さとから第2のエッジ位置を計算し、該第1のエッジ位置と該記憶部から読み出した該断面形状情報とから第3のエッジ位置を計算し、該第2のエッジ位置と該第3のエッジ位置と該断面形状情報とからエッジスロープ形状を得て前記3次元モデルを算出する3次元モデル算出手段、
    を備えることを特徴とする3次元デバイスシミュレーションシステム。
JP2006043812A 2006-02-21 2006-02-21 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム Expired - Fee Related JP4627268B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006043812A JP4627268B2 (ja) 2006-02-21 2006-02-21 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム
US11/443,200 US7958462B2 (en) 2006-02-21 2006-05-31 Computer-readable non-transitory medium storing three-dimensional device simulation program and three-dimensional device simulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006043812A JP4627268B2 (ja) 2006-02-21 2006-02-21 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム

Publications (2)

Publication Number Publication Date
JP2007226311A JP2007226311A (ja) 2007-09-06
JP4627268B2 true JP4627268B2 (ja) 2011-02-09

Family

ID=38429360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006043812A Expired - Fee Related JP4627268B2 (ja) 2006-02-21 2006-02-21 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム

Country Status (2)

Country Link
US (1) US7958462B2 (ja)
JP (1) JP4627268B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11010532B2 (en) 2019-04-29 2021-05-18 Samsung Electronics Co., Ltd. Simulation method and system

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211046A (ja) * 2009-03-11 2010-09-24 Toshiba Corp パターン検証方法およびパターン検証プログラム
US8433150B2 (en) * 2009-09-28 2013-04-30 Peking University Sample based tone mapping method for high dynamic range images
CN102622484B (zh) * 2012-03-13 2013-11-20 河北省电力勘测设计研究院 发电厂管道自动设计生成方法
US10242142B2 (en) 2013-03-14 2019-03-26 Coventor, Inc. Predictive 3-D virtual fabrication system and method
US9317632B2 (en) * 2013-03-14 2016-04-19 Coventor, Inc. System and method for modeling epitaxial growth in a 3-D virtual fabrication environment
US8959464B2 (en) * 2013-03-14 2015-02-17 Coventor, Inc. Multi-etch process using material-specific behavioral parameters in 3-D virtual fabrication environment
KR101586765B1 (ko) * 2015-02-27 2016-01-25 주식회사 다우인큐브 반도체 공정 기반 3차원 가상 형상 모델링 방법
WO2016186613A1 (en) * 2015-05-15 2016-11-24 Hewlett-Packard Development Company, L.P. Coalescing agent concentrations and contone densities for three-dimensional objects
WO2017210153A1 (en) 2016-05-30 2017-12-07 Coventor, Inc. System and method for electrical behavior modeling in a 3d virtual fabrication environment
CN105967068B (zh) * 2016-07-21 2017-10-13 中国能源建设集团广东省电力设计研究院有限公司 垂直管道双杆弹簧吊架预埋件提资方法
KR102540941B1 (ko) 2017-06-18 2023-06-05 코벤터, 인크. 가상 반도체 디바이스 제조 환경에서 키 파라미터 식별, 프로세스 모델 캘리브레이션 및 가변성 분석을 위한 시스템 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041366A (ja) * 1996-07-26 1998-02-13 Hitachi Ltd 積層形状構造の不良解析方法およびその装置
JP2000207433A (ja) * 1999-01-12 2000-07-28 Sony Corp 3次元形状生成方法および装置
JP2001174974A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法及び光強度シミュレーション方法
JP2001230323A (ja) * 2000-02-14 2001-08-24 Matsushita Electric Ind Co Ltd 回路パラメータ抽出方法、半導体集積回路の設計方法および装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067101A (en) * 1988-11-29 1991-11-19 Mitsubishi Denki Kabushiki Kaisha Topography simulation method
US6657796B2 (en) * 2000-04-18 2003-12-02 Gary Greenberg Variable-size sector-shaped aperture mask and method of using same to create focal plane-specific images
US6909930B2 (en) * 2001-07-19 2005-06-21 Hitachi, Ltd. Method and system for monitoring a semiconductor device manufacturing process
US6872513B2 (en) * 2002-11-26 2005-03-29 Intel Corporation Photoresist edge correction
US7230239B2 (en) * 2003-06-13 2007-06-12 Hitachi High-Technologies Corporation Apparatus for inspecting three dimensional shape of a specimen and method of watching an etching process using the same
US7514356B2 (en) * 2005-03-01 2009-04-07 Infineon Technologies Ag Ribs for line collapse prevention in damascene structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041366A (ja) * 1996-07-26 1998-02-13 Hitachi Ltd 積層形状構造の不良解析方法およびその装置
JP2000207433A (ja) * 1999-01-12 2000-07-28 Sony Corp 3次元形状生成方法および装置
JP2001174974A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法及び光強度シミュレーション方法
JP2001230323A (ja) * 2000-02-14 2001-08-24 Matsushita Electric Ind Co Ltd 回路パラメータ抽出方法、半導体集積回路の設計方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11010532B2 (en) 2019-04-29 2021-05-18 Samsung Electronics Co., Ltd. Simulation method and system

Also Published As

Publication number Publication date
JP2007226311A (ja) 2007-09-06
US20070198114A1 (en) 2007-08-23
US7958462B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
JP4627268B2 (ja) 3次元デバイスシミュレーションプログラムおよび3次元デバイスシミュレーションシステム
US8749588B2 (en) Positioning labels in an engineering drawing
JP6196032B2 (ja) 複数の3d曲線からの表面の生成
US7983884B2 (en) Water particle manipulation
JP5837363B2 (ja) 3dモデル化オブジェクトのウォータマーキング
CN108099203A (zh) 用于3d 打印的真实对象的定向
US20210287451A1 (en) System and method for handling assets for fabrication
JP2013507679A (ja) 三次元物体モデルの3dプリントが可能な方法及びシステム
US10974446B2 (en) B-rep of the result of a two-axis 3D printing process
US20080162090A1 (en) System, methods, and computer readable media, for product design using t-spline deformation
JP4588502B2 (ja) プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム
Ma et al. B-spline surface local updating with unorganized points
JPWO2005098792A1 (ja) 地図情報生成装置、地図情報生成方法、および地図情報生成プログラム
US20120293628A1 (en) Camera installation position evaluating method and system
Tasse et al. Feature-based terrain editing from complex sketches
KR101586765B1 (ko) 반도체 공정 기반 3차원 가상 형상 모델링 방법
Cipriano et al. Text scaffolds for effective surface labeling
Bao et al. Interactive 3D morphing
CN112805711A (zh) 用于高网格质量和各向同性的多区四边形网格生成器
JP2006277712A (ja) 3次元モデルのフィッティング装置、方法及びプログラム
US20110270582A1 (en) Systems and methods providing smart nodes for three-dimensional models
JP2011034505A (ja) 設計支援装置、及び、設計支援方法
JP2008244293A (ja) 半導体装置の設計方法及び製造方法並びにソフトウエア
Rashidan et al. Triangular mesh approach for automatic repair of missing surfaces of lod2 building models
CN116647657A (zh) 响应式视频画布生成

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees