KR101586765B1 - 반도체 공정 기반 3차원 가상 형상 모델링 방법 - Google Patents

반도체 공정 기반 3차원 가상 형상 모델링 방법 Download PDF

Info

Publication number
KR101586765B1
KR101586765B1 KR1020150028382A KR20150028382A KR101586765B1 KR 101586765 B1 KR101586765 B1 KR 101586765B1 KR 1020150028382 A KR1020150028382 A KR 1020150028382A KR 20150028382 A KR20150028382 A KR 20150028382A KR 101586765 B1 KR101586765 B1 KR 101586765B1
Authority
KR
South Korea
Prior art keywords
layer
shape
projection drawing
dimensional
modeling
Prior art date
Application number
KR1020150028382A
Other languages
English (en)
Inventor
임태화
강동완
김현철
Original Assignee
주식회사 다우인큐브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다우인큐브 filed Critical 주식회사 다우인큐브
Priority to KR1020150028382A priority Critical patent/KR101586765B1/ko
Application granted granted Critical
Publication of KR101586765B1 publication Critical patent/KR101586765B1/ko
Priority to US15/052,372 priority patent/US20160253449A1/en
Priority to CN201610112874.5A priority patent/CN105931287A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70416—2.5D lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Abstract

반도체 공정 기반 3차원 가상 형상 모델링 방법이 개시된다. 본 발명의 모델링 방법은, 반도체 또는 평판 디스플레이 패널 제조 공정처럼 증착 및 식각 등의 공정에 의해 생성되는 결과물을 3차원 형상을 모델링할 수 있다. 특히, 증착 후에 식각이 수행되는 레이어를 평평하지 않은 이전 레이어 상에 형성하는 경우의 모델링을 2차원 투사 방법을 이용하여 간편하게 수행할 수 있다.

Description

반도체 공정 기반 3차원 가상 형상 모델링 방법{3 Dimensional Modeling Method for Object Producted through Semiconductor Manufacturing Process}
본 발명은 반도체 또는 평판 디스플레이 패널 제조 공정의 결과물을 3차원 모델링하는 방법에 관한 것으로서, 증착/식각 순서와 마스크 데이터를 사용하여, 3차원 구조를 자동으로 생성하는 3차원 가상 형상 모델링 방법에 관한 것이다.
제품을 개발함에 앞서 미리 시뮬레이션을 해보거나 모형을 만들어 보는 방법은 제품 개발과정에서 오류를 줄이고 제 비용을 절약하는 방법으로 발달해왔으며, 컴퓨터 시스템의 발전에 따라 전산 프로그램을 이용하여 모델링하는 방법으로 획기적인 발전을 이루었다. 예컨대, 3 차원 입체 모델링 방법을 이용한 기성 제품인 오토캐드(AutoCAD)나 솔리드웍스(SolidWorks) 등이 그 일 예이다. 이러한 기계류 제품에 관한 이러한 결과물들은 상당히 수준이 높아서 제작 현장에서 많이 사용되고 있다.
그러나, 반도체나 티에프티(TFT) 디스플레이 제작 공정의 결과물을 디자인하는 경우에는 좀 다르다. 이러한 공정은 실제로 증착과 식각 과정이 반복적으로 수행되는 것으로서, 기본적으로 마스크에 의해 모양이 결정되지만, 재질의 특성 및 노출 시간에 따라 두께 및 기울어진 각도들이 최종적으로 결정된다.
종래의 반도체나 디스플레이 분야에서의 공정 결과물 디자인 방법으로는, 마스크의 평면 모양(2차원 데이터)를 이용해서 3차원 구조를 생성하는 것으로서 2 차원 캐드(CAD) 도면에 두께 정보를 더하여 생성하게 된다.
하지만, 공정 상 각각의 3차원 구조들은 누적되어 쌓여 나가므로, 2차원 마스크 평면에 두께를 더하는 방법으로는 적층할 수 없다. 다시 말해, 아래 면의 모양에 따라 상부에 적층되는 다음 레이어의 3차원 구조를 변경하는 작업이 필요하고, 3차원 시뮬레이션을 위한 매쉬(Mesh) 작업을 위해 각각의 인접한 면은 정합해야 한다. 종래에 모양이 단순할 경우에 한하여 사용자가 직접 편집할 수 있었지만, 반도체의 집적화와 복잡화가 가속됨에 따라 그 패턴 및 증착/식각 과정도 따라서 더 복잡하게 되어, 이러한 종래의 방식으로는 3차원 모델링을 할 수 없는 상태에 이르렀다.
한편, 이러한 반도체 또는 디스플레이 공정 결과물의 모델링을 자동화하기 위해 3차원 부울 엔진(Boolean Engine) 등을 이용한다 해도 복잡도가 높아 생성 시간이 오래 걸리며, 정합성에서도 부동소수점 또는 기울어진 면에 대한 오차 등이 발생할 확률이 높다.
본 발명의 목적은, 반도체 또는 평판 디스플레이 패널 제조 공정의 결과물을 3차원 모델링하는 방법에 관한 것으로서, 증착/식각 순서와 마스크 데이터를 사용하여, 3차원 구조를 자동으로 생성하는 3차원 가상 형상 모델링 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따라, 반도체 공정에 의해 제작되는 결과물의 3차원 가상 형상 모델링 방법은, 기존 제m 레이어 상에 적층할 제n 레이어를 위한 마스크 모양을 기초로, 상기 제n 레이어의 평면 투사도면을 생성하는 단계; 상기 투사도면과 상기 제m 레이어 사이에 부울연산을 수행하여, 상기 투사도면을 상기 제m 레이어의 형상에 따라 분할하는 단계; 및 상기 투사도면을 상기 제m 레이어의 형상에 따라 굴곡을 주고, 상기 제n 레이어의 높이로 확장하여 3차원 형상의 상기 제n 레이어의 가상 형상을 완성하는 단계를 포함한다.
여기서, 상기 투사도면을 생성하는 단계는, 상기 제n 레이어를 위한 마스크 모양에 따라 상기 제n 레이어의 아랫면 형상을 생성하는 단계; 상기 아랫면 형상을 기초로 부울 엔진을 적용하여 가상의 윗면 형상을 생성하는 단계; 및 상기 아랫면과 윗면에 대응하는 노드를 연결하여 제n 레이어의 옆면을 형성하는 단계를 통해 생성될 수 있다.
나아가, 상기 가상 형상을 완성하는 단계는, 상기 아랫면 상에서 분할된 각 부분은 상기 제m 레이어의 윗면의 높이 정보에 따라 z 축 방향으로 이동하여 배치되고, 상기 윗면 상에서 분할된 각 부분은 상기 아랫면의 위치에 상기 제n 레이어의 높이를 더한 위치에 배치됨으로써 완성된다.
본 발명의 3차원 모델링 방법은, 기존 레이어 상에 새로 생성할 레이어의 형상을 모델링함에 있어서 투사기법을 사용하여 2차원 계산으로 처리함으로써 복잡도를 낮추고 속도 면에 있어서도 처리 시간 단축을 기대할 수 있다.
도 1은 본 발명의 3차원 모델링 방법의 설명에 제공되는 흐름도,
도 2는 도 1의 S105 단계의 설명에 제공되는 흐름도,
도 3은 3차원 모델링에 의해 형성되는 모델을 예시적으로 도시한 도면, 그리고
도 4는 도 3의 제3 레이어의 모델링 방법 설명에 제공되는 도면, 그리고
도 5는 도 3의 제3 레이어의 투사도면 생성방법의 설명에 제공되는 도면이다.
이하 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
본 발명의 방법은 반도체 공정에 의해 제작되는 결과물의 3차원 형상 모델링을 수행하는 컴퓨터 장치 등에서 수행되어, 모델링 결과물인 가상의 3차원 형상이 표시장치 등을 통해 표시된다.
도 2에 도시된 본 발명의 3차원 모델링 방법은, 기본적으로 반도체 공정을 이용하여 3차원 형상을 모델링하는 어떠한 것에도 적용될 수 있다. 예컨대, 반도체 칩의 설계 뿐만 아니라, 반도체 공정에 의해 제작되는 평판 디스플레이 패널의 3차원 모델링에도 적용될 수 있다.
주지한 것처럼, 반도체 공정은 증착 및 식각 과정으로 구조를 생성해 나가며 증착/식각 방법 및 재질의 특성에 따라 두께 및 모양이 결정된다. 이러한 공정은 다시 다음의 두 가지 공정을 통해 생성되는 레이어를 적층하는 과정과 같다. (1) 첫 번째는 증착 과정을 통해 생성되는 레이어를 적층하는 과정이며, (2) 다른 하나는 증착과 식각을 통해 생성되는 레이어를 적층하는 것이다. 예를 들어, 도 3의 반도체는 기판(301) 상에 제1 내지 제3 레이어(303, 305, 307)가 적층된 것이다. 제1 레이어(303)는 기판(301) 상에 증착 공정을 통해 생성된 것이고, 제2 레이어(305)와 제3 레이어(307)는 각각 마스킹 공정을 통해 생성된 레이어이다.
한편, X-Y-Z 축으로 정의되는 3차원 가상 공간(이하, 간단히 '공간'이라 함) 상에 구조를 모델링하기 위해 사용하는 모델-요소(Model Element)에는 노드(Node, 또는 점), 엣지(Edge, 또는 변), 다각형(Polygon) 및 다면체(Polyhedron)가 포함된다. 이러한 모델-요소들의 결합 정보를 이용하여 3차원 형상 정보를 생성하고, 이 정보를 기초로 렌더링하여 사용자가 시각적으로 확인할 수 있는 모델을 컴퓨터 등의 표시장치를 통해 표시하게 된다.
여기서, 노드는 공간상의 위치를 나타내고, 엣지는 다각형을 구성하는 요소로 사용된다. 하나의 다각형은 노드와 엣지 정보로 정의될 수 있다. 다각형과 다각형이 만날 때는 공유되는 노드와 엣지는 각 다각형에 의해 공유된다. 다면체는 복수 개의 다각형으로 구성한 공간상의 한 덩어리를 나타내며, 다면체에 객체 정보(이름 또는 인덱스)가 설정된다.
이하에서는 도 2를 참조하여, 본 발명의 모델링 방법을 설명한다.
<모델링 영역 결정: S101>
모델링의 대상이 되는 대상물 또는 구조의 '바닥 영역'을 X-Y 평면 상에 결정한다. 이후의 과정을 통해 바닥 영역 상에 z 축 방향으로 구조를 적층하게 된다.
<증착으로 수행되는 레이어: S103>
도 3의 제1 레이어(303)처럼, 증착만으로 적층되는 레이어는 바닥 영역 또는 이전 레이어 전체에 도포된는 것이며, 이 단계에서는 일차적으로 특정 다각형에 수직으로 두께를 부여하여 생성되는 다면체를 생성하고, 바닥 영역 또는 이전 레이어와 결합은 S107 단계를 통해 수행한다. 따라서, 필요한 데이터에는 사용할 다각형 정보, 레이어의 두께 정보 및 해당 레이어의 객체 정보가 포함된다.
모델링은 X-Y 평면상에 다각형을 위치시키고, 두께만큼 Z축 방향으로 평행 복사한 다음, 엣지를 기초로 옆면을 생성함으로써, 다면체를 완성한다. 이 단계에서 생성되는 다면체는 아랫면과 윗면이 모두 평평한 기본 다면체이다.
<증착과 식각에 의해 생성되는 레이어: S105>
도 3의 제2 레이어(305)나 제3 레이어(307)처럼, 증착과 함께 식각 공정이 함께 수행되는 레이어는 도 4의 (a)처럼 우선 기본 다면체(307a)를 생성한 다음, S107 단계에서 이전 레이어의 형상에 맞도록 변형시켜 결합하게 된다. 따라서, 이 단계에서는 (1) 우선, 증착 과정에 적용된 다면체의 두께를 결정한 다음, (2) 마스킹을 통한식각 과정에 의해 결정되는 모양을 결정함으로써 기본 다면체를 만든다. 따라서 필요한 데이터는 객체 정보, 다각형 정보, 레이어의 두께 정보 및 마스크 정보가 필요하다.
마스크 정보에는 마스크 형상과 '마스크-가장자리 단면정보'가 포함된다. 마스크 형상은 GDS(Graphic Database System) 포맷을 사용할 수 있다. '마스크-가장자리 단면정보'는 마스크에 의해 형성되는 모양의 모든 가장자리에서의 단면 정보이다. 식각 과정에서의 단면은 공정 상 기술의 한계로 마스크 가장자리에서 수직으로 형성되지 않고 일정한 기울기를 가지게 된다. 이러한 기울기는 재질의 단단함, 노출 시간 등에 따라 결정될 수 있다. 따라서 마스크-가장자리 단면정보에는 해당 가장자리가 일정한 기울기를 가진 평면인지, 양의 곡률을 가진 곡면(볼록 형상)인지, 음의 곡률을 가진 곡면(오목 형상)인지에 따라 정의될 수 있으며, 경우에 따라 사용자에 의해 정의된 곡선이 될 수도 있다. 평면이면, 기울어진 각도로 충분하고, 하나의 곡률의 가지는 곡면이면 곡률 정보가 필요하며, 다수 개의 곡면이 연결된 경우라면 각 곡면의 노드 정보와 곡률이 필요할 것이다.
S105 단계의 레이어 생성 과정은 아래에서 도 2를 기초로 다시 설명한다.
<모델링의 완성: S107, S109>
제시된 반도체 공정에 따라, S101 단계에서 결정한 바닥 영역상에 S103 또는 S105 단계를 통해 먼저 생성된 레이어를 병합하고, 이어서 S103 및 S105 단계를 반복하면서 이전 레이어 상에 새로운 레이어를 병합하는 과정을 반복적으로 수행한다. 이러한 결과는 모델-요소들의 결합 정보로 형성된다(S107).
S107 단계의 결합과정은 이전 레이어의 형태에 따라 달라진다. 예컨대, 제1 레이어(303)나 제2 레이어(305)처럼 평평한 기판(301)과 결합하는 경우에는 그냥 올리면 충분하다. 그러나, 제3 레이어(307)가 올려질 제2 레이어(305)는 평평한 면이 아니다. 이처럼 이전 레이어의 형상이 평평하지 않은 경우에는, 기본 다면체를 분할하여 결합하게 된다. 이러한 과정은 다음의 도 2를 통해 다시 설명한다.
반도체의 각 레이어를 적층하는 과정이 S103 내지 S107을 통해 완료되면, 그 최종 결합 정보를 이용하여 이미지를 렌더링하여 3차원 모델을 완성하고 표시함으로써 3차원 모델링 과정을 완료한다(S109).
이상의 방법에 의하면, 사용자가 수작업으로 각 레이어를 완성하지 않더라도 필요한 데이터를 입력하는 것만으로 3차원 모델링을 완료할 수 있다.
이하에서는 도 2 내지 도 5를 참조하여, S105 단계에서 S107로 이어지는 증착 및 식각에 의한 레이어 형성과정을 설명한다. 이하에서는 설명의 편리를 위해, 도 3의 제3 레이어(307)를 형성하는 과정을 예로 들어 설명한다. 앞서 설명한 것처럼, 제2 레이어(305)와 제3 레이어(307)는 증착 공정을 진행한 후에 에칭 공정에 의해 부분을 제거함으로써 이루어진다. 다만, 제3 레이어(307)는 이미 생성된 제2 레이어(305)의 상부에 적층되는 것이므로, 기준면에서 동일한 높이를 가지는 레이어가 될 수 없고 제2 레이어(305)의 형상에 따라 단차가 형성된다.
모델링 과정은 마스킹 모양을 가지는 도 4의 (a)와 같은 기본 다면체(307a)를 생성한 다음, 이를 이전 레이어의 형상에 따라 도 4의 (b)와 같은 최종 다면체(307)를 만드는 것이다. 이 과정에서 도 4의 (a)의 기본 다면체(307a)와 같은 3차원 형상을 처리하는 것은 매우 힘들고 복잡한 작업이므로, 본 발명에서는 3차원 다면체가 아닌 그것을 평면에 투사한 '투사 도면'을 생성한 다음, 그 2차원 투사도면을 이전 레이어의 형상에 따라 분할하고, 분할된 투사도면에 이전 레이어가 가지는 높이 정보를 적용하여 3차원 레이어 형상으로 생성하는 것이다.
따라서 모델링은 (1) 기본 다면체의 투사도면-생성단계(S201 ~ S205)와 (2) 투사도면-분할단계(S207)와 (3) Z축으로 확장하는 단계(S209)를 포함한다. 여기서, (1) 과정은 S105 단계에 해당하고, (2) 및 (3)과정이 S107 단계에 해당한다.
<기본 다면체 투사도면-생성단계: S201 ~ S205>
기본 다면체 투사도면-생성단계의 첫 째로, 마스크 정보로부터 레이어의 모양을 추출하여 도 4의 기본 다면체(307a)의 아랫면(501)을 도 5의 (a)와 같이 생성한다. 이때의 아랫면(501)은 분할 단계를 수행하지 않으므로 평면이다(S201).
아랫면(501)을 계산 후에 도 5의 (b)처럼 윗면(503)을 생성한다. 식각 과정에서 아랫면(501)과 윗면(501) 사이에는 경사가 생기고, 이러한 경사면의 정보는 마스크-가장자리 단면정보로부터 추출된다. 다만, 여기서는 경사면이 일정한 기울기를 가지는 평면으로 가정한다. 따라서, 다면체의 윗면(503)은 아랫면(501)에서 기울어진 부분을 제외한 영역으로 가정할 수 있다. 따라서 윗면(503)은 두께와, 마스크-가장자리 단면정보로부터 추출한 기울기가 고려된 거리만큼 2 차원 부울 엔진(Boolean Engine, 또는 Boolean Operation)에 의해 엣지의 크기가 축소된 다각형이다(S203).
S201 단계와 S203 단계를 통해 아랫면(501)과 윗면(503)를 생성한 후에, 아랫면(501)과 윗면(503)의 대응하는 노드를 쌍으로 묶고, 그 노드들을 연결하는 엣지(505)를 생성하여 옆면(507)을 생성함으로써 투사도면(510)을 완성한다. 도 5의 (c)를 참조하면, 투사도면(510)은 아랫면(501), 윗면(503)과 옆면(507) 모두 평면상에 존재하는 다각형으로 정의되었다. 이 투사도면(510)은 아직 z 축 방향으로 확장하지 않은 평면 상태의 정보이다. 한편, 아랫면(501)(또는 윗면, 503)에서 상호 연결된 두 개 엣지가 이루어는 각이 90°가 아닌 예각 또는 둔각인 경우에는 모서리 처리로 노드 수가 증가하거나 감소할 수 있고, 이 경우에 윗면(503)과 아랫면(501)을 연결이 1:2 또는 2:1의 노드 연결이 생겨서 옆면(507)이 삼각형이 되는 경우도 존재한다(S205).
<기본 다면체 투사도면-분할단계: S207>
투사도면-분할 단계는 S201 내지 S205 단계로 생성된 투사도면(510)을 이전에 적층된 레이어, 즉 제2 레이어(305)에 투사하여 분할하게 된다. 투사도면-분할을 위해서 부울 엔진이 사용된다.
부울 엔진은 컴퓨터 그래픽 분야에서 널리 사용되는 것으로서, 적어도 하나의 다각형 집합들을 합치거나 분할하는 등의 연산을 수행한다. 부울 엔진을 이용하여, 투사도면(510)과 이전 레이어 사이에 AND 연산, not 연산 등을 수행하게 되면 투사도면(510)이 이전 레이어의 형상에 따라 분할되고, 분할에 따라 노드 정보가 추가된다.
<레이어 완성단계: S209>
S207 단계를 통해 분할된 투사도면이 완성되면, 아랫면(501)에 대해서는 이전 레이어에 적용된 높이정보를 부여하여 이전 레이어에 정합하는 3차원 굴곡을 적용하고, 윗면(503)은 제3 레이어(307)에 적용된 높이만큼 z 축으로 이동시켜 배치함으로써 증착 과정을 재현한다.
이상의 과정을 통해, 증착 및 식각이 수행되어 완성되는 레이어의 모델링이 수행된다.
이처럼 평면 이미지를 공간 상에 투사하는 방식으로 분할하는 과정은 전체 계산과정을 간략하게 한다. 만약, 완성된 다면체를 기본으로 3차원 상에서 비평탄 구조 위에 올리기 위한 계산은 실제 구현하는 것도 복잡하고, 안정성도 떨어진다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

Claims (3)

  1. 반도체 공정에 의해 제작되는 결과물의 3차원 가상 형상 모델링 방법에 있어서,
    기존 제m 레이어 상에 적층할 제n 레이어를 위한 마스크 모양을 기초로, 상기 제n 레이어의 평면 투사도면을 생성하는 단계;
    상기 투사도면과 상기 제m 레이어 사이에 부울연산을 수행하여, 상기 투사도면을 상기 제m 레이어의 형상에 따라 분할하는 단계; 및
    상기 투사도면을 상기 제m 레이어의 형상에 따라 굴곡을 주고, 상기 제n 레이어의 높이로 확장하여 3차원 형상의 상기 제n 레이어의 가상 형상을 완성하는 단계를 포함하는 것을 특징으로 하는 3차원 가상 형상 모델링 방법.
  2. 제1 항에 있어서,
    상기 투사도면을 생성하는 단계는,
    상기 제n 레이어를 위한 마스크 모양에 따라 상기 제n 레이어의 아랫면 형상을 생성하는 단계;
    상기 아랫면 형상을 기초로 부울 엔진을 적용하여 가상의 윗면 형상을 생성하는 단계; 및
    상기 아랫면과 윗면에 대응하는 노드를 연결하여 제n 레이어의 옆면을 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 가상 형상 모델링 방법.
  3. 제2항에 있어서,
    상기 가상 형상을 완성하는 단계는,
    상기 아랫면 상에서 분할된 각 부분은 상기 제m 레이어의 윗면의 높이 정보에 따라 z 축 방향으로 이동하여 굴곡을 가지고,
    상기 윗면 상에서 분할된 각 부분은 상기 아랫면의 위치에 상기 제n 레이어의 높이를 더한 위치에 배치되는 것을 특징으로 하는 3차원 가상 형상 모델링 방법.
KR1020150028382A 2015-02-27 2015-02-27 반도체 공정 기반 3차원 가상 형상 모델링 방법 KR101586765B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150028382A KR101586765B1 (ko) 2015-02-27 2015-02-27 반도체 공정 기반 3차원 가상 형상 모델링 방법
US15/052,372 US20160253449A1 (en) 2015-02-27 2016-02-24 Three dimensional (3d) virtual image modeling method for object produced through semiconductor manufacturing process
CN201610112874.5A CN105931287A (zh) 2015-02-27 2016-02-29 基于半导体工艺的三维虚拟形状建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150028382A KR101586765B1 (ko) 2015-02-27 2015-02-27 반도체 공정 기반 3차원 가상 형상 모델링 방법

Publications (1)

Publication Number Publication Date
KR101586765B1 true KR101586765B1 (ko) 2016-01-25

Family

ID=55306958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150028382A KR101586765B1 (ko) 2015-02-27 2015-02-27 반도체 공정 기반 3차원 가상 형상 모델링 방법

Country Status (3)

Country Link
US (1) US20160253449A1 (ko)
KR (1) KR101586765B1 (ko)
CN (1) CN105931287A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10372840B2 (en) * 2016-09-15 2019-08-06 Polaris Wireless, Inc. Simplification of data for representing an environment via the expansion of polyhedrons that define structures represented in the data
US10366181B2 (en) * 2016-09-15 2019-07-30 Polaris Wireless, Inc. Simplification of data for representing an environment, via the reduction of vertices that define structures represented in the data
US10372835B2 (en) * 2016-09-15 2019-08-06 Polaris Wireless, Inc. Simplification of data for representing an environment, based on the heights and elevations of polyhedrons that define structures represented in the data
CN112686884A (zh) * 2021-01-12 2021-04-20 李成龙 一种影像学标记特征自动建模系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246345A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd ３次元形状シミュレーション方法および装置
KR100538103B1 (ko) * 1998-10-13 2006-03-09 (주)사나이시스템 3차원 반도체 공정 시뮬레이션을 위한 초기 구조물 생성 방법
JP4974737B2 (ja) * 2007-04-05 2012-07-11 株式会社日立ハイテクノロジーズ 荷電粒子システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677944B1 (en) * 1998-04-14 2004-01-13 Shima Seiki Manufacturing Limited Three-dimensional image generating apparatus that creates a three-dimensional model from a two-dimensional image by image processing
TWI292857B (en) * 2002-03-25 2008-01-21 Asml Masktools Bv A method and apparatus for defining mask patterns utilizing a spatial frequency doubling technique
CN1187697C (zh) * 2003-05-14 2005-02-02 西安交通大学 硅基微器件计算机辅助工艺规划方法
EP1665815A2 (de) * 2003-09-15 2006-06-07 Armin Grasnick Verfahren zum erstellen einer raumbildvorlage für abbildungsverfahren mit rumlichen tiefenwirkungen und vorrichtung zum anzeigen einer raumbildvorlage
JP4627268B2 (ja) * 2006-02-21 2011-02-09 富士通株式会社 ３次元デバイスシミュレーションプログラムおよび３次元デバイスシミュレーションシステム
US7473648B2 (en) * 2006-03-07 2009-01-06 International Business Machines Corporation Double exposure double resist layer process for forming gate patterns
JP4668289B2 (ja) * 2008-04-03 2011-04-13 富士フイルム株式会社 画像処理装置および方法並びにプログラム
JP4569670B2 (ja) * 2008-06-11 2010-10-27 ソニー株式会社 画像処理装置、画像処理方法およびプログラム
WO2010001812A1 (ja) * 2008-06-30 2010-01-07 新日鐵化学株式会社 可撓性回路基板及びその製造方法並びに可撓性回路基板の屈曲部構造
JP5730179B2 (ja) * 2011-03-08 2015-06-03 株式会社神戸製鋼所 多関節型ロボットの制御装置，制御方法及び制御プログラム
GB2499694B8 (en) * 2012-11-09 2017-06-07 Sony Computer Entertainment Europe Ltd System and method of image reconstruction
JP6292814B2 (ja) * 2013-10-09 2018-03-14 キヤノン株式会社 光学素子アレイ、光電変換装置、及び撮像システム
JP5458213B1 (ja) * 2013-10-24 2014-04-02 株式会社ソフトウェアクレイドル 情報処理装置、情報処理方法、及びプログラム
US9304389B2 (en) * 2013-10-31 2016-04-05 United Microelectronics Corp. Photomask and fabrication method thereof
JP6420572B2 (ja) * 2014-06-13 2018-11-07 キヤノン株式会社 計測装置およびその方法
JP6426968B2 (ja) * 2014-10-08 2018-11-21 キヤノン株式会社 情報処理装置およびその方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246345A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd ３次元形状シミュレーション方法および装置
KR100538103B1 (ko) * 1998-10-13 2006-03-09 (주)사나이시스템 3차원 반도체 공정 시뮬레이션을 위한 초기 구조물 생성 방법
JP4974737B2 (ja) * 2007-04-05 2012-07-11 株式会社日立ハイテクノロジーズ 荷電粒子システム

Also Published As

Publication number Publication date
CN105931287A (zh) 2016-09-07
US20160253449A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
JP6196032B2 (ja) 複数の３ｄ曲線からの表面の生成
CN102306396B (zh) 一种三维实体模型表面有限元网格自动生成方法
CN102779358B (zh) 用于设计几何三维建模对象的方法及设备
KR101586765B1 (ko) 반도체 공정 기반 3차원 가상 형상 모델링 방법
US10974446B2 (en) B-rep of the result of a two-axis 3D printing process
US8085266B2 (en) System and method for smoothing three dimensional images
CN110188423B (zh) 一种基于有限元网格划分的线性工程结构快速bim建模方法
JP2005038219A (ja) 境界表現データからボリュームデータを生成する方法及びそのプログラム
CN104346830A (zh) 在三维场景中设计连接第一点到第二点的路径
CN103631981B (zh) 设计由深度元素表示的建模体
KR20140139984A (ko) 3d 모델링된 오브젝트의 압축 및 압축해제
CN105243237B (zh) 一种装配工艺结构树的构建方法
JP2008305372A (ja) ３次元スキャンデータを用いてロフトサーフィスを計算するためのシステム及び方法
JP2007226311A (ja) ３次元デバイスシミュレーションプログラムおよび３次元デバイスシミュレーションシステム
US9196085B2 (en) Interactively shaping terrain through composable operations
CN112132973A (zh) 三维集成电路电磁仿真全三维网格快速生成方法及装置
WO2015172309A1 (en) Geodesic sketching on curved surfaces
US20080100619A1 (en) Mesh generation method and computer-readable article for executing the method
US20050128198A1 (en) Method and apparatus for generating three-dimensional finite element mesh
JP2003022285A (ja) コンピュータ支援による製品設計装置
US8676546B2 (en) Grading method utilizing flow grade solution
JP2004157724A (ja) 解析モデル変換方法
CN112805711A (zh) 用于高网格质量和各向同性的多区四边形网格生成器
Sass Design for self assembly of building components using rapid prototyping
JP2017004143A (ja) 解析用メッシュ生成装置及び方法

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 5