CN114823857A - 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 - Google Patents

一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 Download PDF

Info

Publication number
CN114823857A
CN114823857A CN202210457197.6A CN202210457197A CN114823857A CN 114823857 A CN114823857 A CN 114823857A CN 202210457197 A CN202210457197 A CN 202210457197A CN 114823857 A CN114823857 A CN 114823857A
Authority
CN
China
Prior art keywords
junction
region
float
terminal
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210457197.6A
Other languages
English (en)
Other versions
CN114823857B (zh
Inventor
徐星亮
李志强
张�林
李良辉
周坤
李俊焘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN202210457197.6A priority Critical patent/CN114823857B/zh
Publication of CN114823857A publication Critical patent/CN114823857A/zh
Application granted granted Critical
Publication of CN114823857B publication Critical patent/CN114823857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种碳化硅器件类结横向变掺杂结终端结构及其制备方法，该结构在N‑漂移区靠近P+主结区的上端区域设置终端区，并在终端区按从左到右设置结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II。本发明公开的方法通过利用两次刻蚀形成了图形化的离子注入SiO2掩膜层，经过一次离子注入后，形成了基于多浮动区辅助的多台阶类横向变掺杂终端结构，该方法制造工艺简单，通过该方法制备的本发明的终端结构具备较大的终端离子注入浓度工艺窗口，有效降低了终端结构对离子注入剂量的敏感度，改善终端效率，提高芯片良品率，且降低了器件表面的尖峰电场，提高工艺窗口，同时该终端结构占用芯片面积较小，有效提高了晶圆的芯片产出率。

Description

一种碳化硅器件类结横向变掺杂结终端结构及其制备方法
技术领域
本发明属于半导体器件技术领域，尤其涉及一种碳化硅器件类结横向变掺杂结终端结构及其制备方法。
背景技术
作为第三代宽禁带半导体代表的碳化硅材料具有宽禁带、高热导率与高临界击穿场强等独特的优势。碳化硅功率器件因具有优异的高压、高频和高温等特性，被广泛用于家用电器、光伏逆变、电动汽车、智能电网与通信等领域。目前碳化硅功率器件已成为未来功率半导体的主要发展方向，而碳化硅功率器件的发展也为实现下一代更小体积、更快速度、更高效率的电力电子产品的研制提供可能。
高压SiC功率器件的有效结终端结构是实现器件耐压的关键，目前在SiC功率器件的设计与制备中，通常采用终端结构包括：场限环(FLR)和结终端扩展(JTE)终端结构，其中场限环终端结构需要较多数量的场限环来缓解表面高电场，使得终端结构占据的面积大，不利于器件大电流的设计；结终端扩展终端结构一般采用多区结终端扩展结构，但是这种结构中不同区域之间的浓度突变容易出现电场聚集点，使得该终端的注入优值工艺窗口较窄。
发明内容
有鉴于此，本发明提供一种碳化硅器件类结横向变掺杂结终端结构及其制备方法，该结构包含了一种基于多浮空区辅助的多台阶横向缓变的类结变掺杂终端结构，该结构能够不仅有效降低器件表面的尖峰电场，提高工艺窗口，而且还降低终端面积占比。
为达此目的，本发明采用以下技术方案：一种碳化硅器件类结横向变掺杂结终端结构，所述结构按从下到上的顺序包括：阴极、N+衬底、N缓冲层、N-漂移区、P+主结区和阳极；所述N+衬底材料为碳化硅；其特征在于，所述N-漂移区靠近P+主结区的上端区域设置终端区，所述终端区包括多个从左到右依次交替设置的终端扩展区和多浮空区。
优选的，所述终端区包括：结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II，所述结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II的长度根据需求进行调整。
优选的，所述终端区通过单次注入掩膜图形化形成。
优选的，所述结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II具有相同的掺杂浓度。
优选的，所述结终端扩展区I和多浮空区I掺杂深度相同，所述结终端扩展区II和多浮空区II掺杂深度相同，且结终端扩展区I的掺杂深度大于结终端扩展区II的掺杂深度。
优选的，所述多浮空区I和多浮空区II均包括多个浮空区，且多浮空区I和多浮空区II中的浮空区按从左到右的顺序宽度按比例减少，浮空区之间的间距逐渐增大。
优选的，所述N-漂移区的掺杂浓度范围为1×1014cm-3～1016cm-3，漂移区的厚度为10μm～200μm。
优选的，所述P+主结区主结的掺杂浓度范围为1×1018cm-3～1019cm-3，厚度为0.5μm～2.5μm。
优选的，所述结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II的掺杂浓度为1×1017cm-3～1018cm-3，结终端扩展区I和多浮空区I的注入深度为0.6μm～1μm，结终端扩展区II和多浮空区II掺杂深度为0.3μm～0.6μm。
一种碳化硅器件类结横向变掺杂结终端结构的制备方法，所述方法包括：
S1：对4H-SiC P-i-N结构外延片进行标准RCA清洗；
S2：在外延片沉积保护层，并在P+主结区刻蚀形成阳极台面；
S3：在外延片表面沉积SiO2掩膜层，利用两次光刻刻蚀形成了图形化的离子注入SiO2掩膜层；
S4：对N-漂移区进行一次离子注入形成了类横向变掺杂终端结构。
本发明的有益效果是：本发明提供的碳化硅器件类结横向变掺杂结终端结构及其制备方法，该方法只需要单次注入即可实现基于多浮空区辅助的多台阶类横向变掺杂终端结构，该方法制造工艺简单；本发明公开的终端结构具备较大的终端离子注入浓度工艺窗口，有效降低了终端结构对离子注入剂量的敏感度，改善终端效率，提高芯片良品率，且降低了器件表面的尖峰电场，提高工艺窗口，同时该终端结构占用芯片面积较小，有效提高了晶圆的芯片产出率。
附图说明
图1为本发明实施例中碳化硅器件类结横向变掺杂结终端结构示意图；
图2为本发明实施例中碳化硅器件类结横向变掺杂结终端结构制备方法中离子注入的示意图；
图3为本发明变掺杂结终端结构与传统单区、双区注入终端结构击穿电压与离子注入浓度关系图；
图4为发明变掺杂结终端结构与传统单区、双区注入终端结构击穿时电场分布图；
图中：1.阴极 2.N+衬底 3.N缓冲层 4.N-漂移区 5.P+主结区 6.阳极 101.结终端扩展区I 102.多浮空区I 103.结终端扩展区II 104.多浮空区II 201.SiO2掩膜。
具体实施方式
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
下面结合附图和具体实施例对本发明进行详细说明。
实施例1
本实施例的碳化硅器件类结横向变掺杂结终端结构如图1所示，其结构从下至上依次为阴极1、N+衬底2、N缓冲层3、N-漂移区4、P+主结5和阳极6。
本实施例中，N+衬底2的材料为碳化硅，N-漂移区的掺杂浓度范围为2×1014cm-3，漂移区的厚度为60μm；P+主结区5通过干法刻蚀形成，其掺杂浓度范围为2×1019cm-3，厚度为2μm。
在N-漂移区4在靠近P+主结的上端区域通过通过单次注入掩膜图形化形成了终端区，该终端区包括从左到右设置的：结终端扩展区I 101、多浮空区I 102、结终端扩展区II103和多浮空区II 104。
本实施例中设置终端区的长度为240μm，其中结终端扩展区I 101的长度为70μm，掺杂深度为0.8μm；多浮空区I 102的长度为60μm，掺杂深度为0.8μm；结终端扩展区II 103的长度为60μm，掺杂深度为0.4μm；多浮空区II 104长度为50μm，掺杂深度为0.4μm；多浮空区I 102与多浮空区II 104的浮空区数分别为10个和8个，该数量均可根据实际情况进行调整。
结终端扩展区I 101、多浮空区I 102、结终端扩展区II 103和多浮空区II 104具的掺杂浓度均为1.5×1017cm-3；
图2是本实施例中终端结构的制备方法中离子注入形成的基于多浮动区辅助的多台阶类横向变掺杂终端结构的示意图，从图中可以看出，利用两次刻蚀形成了图形化的离子注入SiO2掩膜层201，经过一次离子注入后，形成了基于多浮动区辅助的多台阶类横向变掺杂终端结构，可以有效地调控调控器件终端区电场的均匀分布，避免器件提前击穿。
图3是本实施例中终端结构与传统单区、双区注入终端结构击穿电压与离子注入浓度关系图，从图中可以看出，本实施例中终端结构的击穿电压对离子注入浓度的敏感程度要要明显低于传统的结构，说明本发明结构有效地改善了工艺窗口。
图4是本实施例中终端结构与传统单区、双区注入终端结构击穿时电场分布图，从图中可以看出，传统单区与双区注入终端出现明显的电场尖峰，而本实施例中终端结构有效地缓解了电场聚集情况，电场峰值降至2.1MV/cm，提高了器件耐压效率。

Claims (10)

1.一种碳化硅器件类结横向变掺杂结终端结构，所述结构按从下到上的顺序包括：阴极、N+衬底、N缓冲层、N-漂移区、P+主结区和阳极；所述N+衬底材料为碳化硅；其特征在于，所述N-漂移区靠近P+主结区的上端区域设置终端区，所述终端区包括多个从左到右依次交替设置的终端扩展区和多浮空区。
2.根据权利要求1所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述终端区包括：结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II，所述结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II的长度根据需求进行调整。
3.根据权利要求1所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述终端区通过掩膜图形化单次注入形成。
4.根据权利要求2所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II具有相同的掺杂浓度。
5.根据权利要求2所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述结终端扩展区I和多浮空区I掺杂深度相同，所述结终端扩展区II和多浮空区II掺杂深度相同，且结终端扩展区I的掺杂深度大于结终端扩展区II的掺杂深度。
6.根据权利要求2所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述多浮空区I和多浮空区II均包括多个浮空区，且多浮空区I和多浮空区II中的浮空区均按从左到右的顺序宽度按比例减少，浮空区之间的间距逐渐增大。
7.根据权利要求1所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述N-漂移区的掺杂浓度范围为1×1014cm-3～1016cm-3，漂移区的厚度为10μm～200μm。
8.根据权利要求1所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述P+主结区主结的掺杂浓度范围为1×1018cm-3～1019cm-3，厚度为0.5μm～2.5μm。
9.根据权利要求2所述碳化硅器件类结横向变掺杂结终端结构，其特征在于，所述结终端扩展区I、多浮空区I、结终端扩展区II和多浮空区II的掺杂浓度为1×1017cm-3～1018cm-3，结终端扩展区I和多浮空区I的注入深度为0.6μm～1μm，结终端扩展区II和多浮空区II掺杂深度为0.3μm～0.6μm。
10.一种碳化硅器件类结横向变掺杂结终端结构的制备方法，其特征在于，所述方法包括：
S1：对4H-SiC P-i-N结构外延片进行标准RCA清洗；
S2：在外延片沉积保护层，并在P+主结区刻蚀形成阳极台面；
S3：在外延片表面沉积SiO2掩膜层，利用两次光刻刻蚀形成了图形化的离子注入SiO2掩膜层；
S4：对N-漂移区进行一次离子注入形成了类横向变掺杂终端结构。
CN202210457197.6A 2022-04-27 2022-04-27 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 Active CN114823857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210457197.6A CN114823857B (zh) 2022-04-27 2022-04-27 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210457197.6A CN114823857B (zh) 2022-04-27 2022-04-27 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114823857A true CN114823857A (zh) 2022-07-29
CN114823857B CN114823857B (zh) 2023-06-27

Family

ID=82510153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210457197.6A Active CN114823857B (zh) 2022-04-27 2022-04-27 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114823857B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799311A (zh) * 2023-01-31 2023-03-14 深圳市威兆半导体股份有限公司 高压碳化硅功率器件终端及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
US20110233714A1 (en) * 2010-03-24 2011-09-29 Fuji Electric Systems Co. Ltd. Semiconductor device
CN105304688A (zh) * 2015-11-04 2016-02-03 中国工程物理研究院电子工程研究所 一种用于碳化硅功率器件的结终端结构及制作方法
CN105304696A (zh) * 2015-10-29 2016-02-03 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法
CN106024863A (zh) * 2016-06-27 2016-10-12 电子科技大学 一种高压功率器件终端结构
CN106898639A (zh) * 2017-01-18 2017-06-27 浙江大学 一种非耗尽型结终端扩展与浮空场板场强互补的终端结构
CN107123669A (zh) * 2017-06-28 2017-09-01 电子科技大学 一种碳化硅功率器件终端结构
CN107591324A (zh) * 2017-08-24 2018-01-16 西安电子科技大学 结终端扩展终端结构的制备方法及结构
CN108565222A (zh) * 2018-06-15 2018-09-21 江苏矽导集成科技有限公司 一种SiC器件的横向变掺杂结终端结构制作方法
CN111146273A (zh) * 2019-12-27 2020-05-12 西安电子科技大学 具有调控中间层覆盖的结终端扩展终端结构及其制备方法
CN112713186A (zh) * 2019-10-24 2021-04-27 珠海格力电器股份有限公司 一种半导体终端结构及其制备方法
CN113053997A (zh) * 2020-12-28 2021-06-29 全球能源互联网研究院有限公司 高压碳化硅器件的结终端扩展结构及其制造方法
CN113658996A (zh) * 2021-08-20 2021-11-16 电子科技大学 一种横向变掺杂终端结构及其设计方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233714A1 (en) * 2010-03-24 2011-09-29 Fuji Electric Systems Co. Ltd. Semiconductor device
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
CN105304696A (zh) * 2015-10-29 2016-02-03 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法
CN105304688A (zh) * 2015-11-04 2016-02-03 中国工程物理研究院电子工程研究所 一种用于碳化硅功率器件的结终端结构及制作方法
CN106024863A (zh) * 2016-06-27 2016-10-12 电子科技大学 一种高压功率器件终端结构
CN106898639A (zh) * 2017-01-18 2017-06-27 浙江大学 一种非耗尽型结终端扩展与浮空场板场强互补的终端结构
CN107123669A (zh) * 2017-06-28 2017-09-01 电子科技大学 一种碳化硅功率器件终端结构
CN107591324A (zh) * 2017-08-24 2018-01-16 西安电子科技大学 结终端扩展终端结构的制备方法及结构
CN108565222A (zh) * 2018-06-15 2018-09-21 江苏矽导集成科技有限公司 一种SiC器件的横向变掺杂结终端结构制作方法
CN112713186A (zh) * 2019-10-24 2021-04-27 珠海格力电器股份有限公司 一种半导体终端结构及其制备方法
CN111146273A (zh) * 2019-12-27 2020-05-12 西安电子科技大学 具有调控中间层覆盖的结终端扩展终端结构及其制备方法
CN113053997A (zh) * 2020-12-28 2021-06-29 全球能源互联网研究院有限公司 高压碳化硅器件的结终端扩展结构及其制造方法
CN113658996A (zh) * 2021-08-20 2021-11-16 电子科技大学 一种横向变掺杂终端结构及其设计方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799311A (zh) * 2023-01-31 2023-03-14 深圳市威兆半导体股份有限公司 高压碳化硅功率器件终端及其制造方法

Also Published As

Publication number Publication date
CN114823857B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN107256864B (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN104051540B (zh) 超级结器件及其制造方法
CN109065542A (zh) 一种屏蔽栅功率mosfet器件及其制造方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN111799322B (zh) 面向高频应用的双沟槽型SiC MOSFET结构及制造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN108122971A (zh) 一种rc-igbt器件及其制备方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN107425068A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN109686781A (zh) 一种多次外延的超结器件制作方法
CN115148820A (zh) 一种SiC沟槽MOSFET器件及其制造方法
CN114823857A (zh) 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法
CN107256884A (zh) 一种碳化硅功率二极管器件及其制作方法
CN103681817B (zh) Igbt器件及其制作方法
CN208489191U (zh) 一种屏蔽栅功率mosfet器件
CN208608203U (zh) 一种高浪涌电流能力碳化硅二极管
CN108735823A (zh) 一种二极管及其制作方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN108376710A (zh) 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法
CN209087850U (zh) 一种多次外延的超结终端结构
CN210379054U (zh) 一种碳化硅倒t形掩蔽层结构的mosfet器件
CN106158919B (zh) 结终端延伸结构及其制作方法
CN107895738B (zh) 一种阱局部高掺的mos型器件及制备方法
CN109509784A (zh) 一种多次外延的超结终端结构及其制作方法
CN109065638A (zh) 一种功率二极管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant