CN107591324A - 结终端扩展终端结构的制备方法及结构 - Google Patents
结终端扩展终端结构的制备方法及结构 Download PDFInfo
- Publication number
- CN107591324A CN107591324A CN201710738612.4A CN201710738612A CN107591324A CN 107591324 A CN107591324 A CN 107591324A CN 201710738612 A CN201710738612 A CN 201710738612A CN 107591324 A CN107591324 A CN 107591324A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- knot
- ion implantation
- knot terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种结终端扩展终端结构的制备方法及结构,该方法包括:选取SiC衬底层;在所述SiC衬底层表面生长外延层;利用离子注入工艺在所述外延层上形成结终端扩展区;利用离子注入工艺在所述外延层上形成有源区;在所述外延层表面生长绝缘钝化层以完成所述结终端扩展终端结构的制备。本发明通过线性变化的边缘电荷分布消除传统碳化硅结终端扩展边缘处的单点锋锐电场峰并降低峰值电场值,缓解结边缘的电场集中效应,从而降低器件由于单点高电场诱发额外漏电和提前击穿的风险,提高结终端扩展结构在反向耐压时的可靠性。
Description
技术领域
本发明涉及半导体器件技术领域,特别是涉及一种结终端扩展终端结构的制备方法及结构。
背景技术
随着电力电子技术的快速发展,传统的硅(Si)基功率器件正在快速接近其材料自身特性所决定的理论极限,单纯依靠优化Si基器件及其电路模块的设计、工艺、整合来进一步挖掘其性能潜力,已经无法满足当今电力电子技术高效率、低能耗的内在要求。同时,由于军用一体化电子系统、航空航天、高速轨道交通、智能电网等技术的发展,不仅要求功率器件能够形成更高功率密度的固体电子学电路,而且需要功率器件能够在高温、强辐射等极端环境下工作,而这更是传统Si材料及器件不可逾越的技术壁垒。第三代半导体碳化硅(SiC)具有宽禁带(Si的3倍)、高临界击穿电场(Si的8~10倍)、高热导率(Si的3倍)等优点,是制备大功率、高温、抗辐射电力电子器件最重要的半导体材料。宽禁带特性有利于提高器件的工作温度和抗辐射能力;高临界击穿电场特性有利于提高器件的耐压容量;高热导率特性有利于器件的热耗散和高密度集成等。由此可见,使用SiC基器件可以使电力电子系统的功率、效率、温度和抗辐射等能力得到显著提高。近年来随着SiC单晶、外延材料以及加工工艺的不断成熟,SiC功率器件进入系统全面的研究阶段。为了提高器件在反偏工作状态下的实际耐压可靠性,缓解P-N结边缘由于内在的曲率效应而出现的电场集中现象,终端结构得到了广泛的应用。其中,结终端扩展结构以其较高的终端效率、易于设计并制备等优势而被广泛采用。其本质是通过结终端区内部电荷的完全耗尽来平衡内外两个边缘处的峰值电场,并使两个电场值一起达到SiC临界击穿电场为最佳。
但是,由于杂质在SiC材料中的热扩散系数很小,扩散工艺无法进行选择性掺杂,因此SiC的结终端扩展结构只能依靠离子注入工艺来实现,且无法像Si材料一样经过高温推结工艺在注入区边缘形成大曲率半径的理想柱面或球面结。这就造成了SiC结终端扩展结构的结边缘近似保持了小曲率半径的“尖锐”注入边缘形貌。“尖锐”的结边缘几何形貌将导致SiC器件在反偏压特别是高反偏压状态下形成固有的体和表面单点锋锐电场峰,进而诱发额外漏电、甚至提前击穿,从而降低了器件的耐压可靠性。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种结终端扩展终端的制备方法及结构。
具体地,本发明一个实施例提出的一种结终端扩展终端结构的制备方法,包括:
选取SiC衬底层;
在所述SiC衬底层表面生长外延层;
利用离子注入工艺在所述外延层上形成结终端扩展区;
利用离子注入工艺在所述外延层上形成有源区;
在所述外延层表面生长绝缘钝化层以完成所述结终端扩展终端结构的制备。
在本发明的一个实施例中,利用离子注入工艺在所述外延层上形成结终端扩展区之前,还包括:
在所述外延层表面生长第一掩膜层;
利用刻蚀工艺选择性刻蚀所述第一掩膜层形成第一离子注入掩膜层。
在本发明的一个实施例中,在所述外延层表面生长所述第一掩膜层,包括:
利用PECVD工艺在所述外延层表面生长第一SiO2层;
在800~1100℃温度下进行快速热退火,退火时间为2~30min;
利用PECVD工艺在所述第一SiO2层表面生长第二SiO2层。
在本发明的一个实施例中,利用刻蚀工艺选择性刻蚀所述第一掩膜层形成第一离子注入掩膜层,包括:
在所述第一掩膜层表面生长第一光刻胶层;
刻蚀所述第一光刻胶层形成第一刻蚀窗口;
利用缓冲氧化物刻蚀液湿法腐蚀所述第一掩膜层形成所述第一离子注入掩膜层。
在本发明的一个实施例中,利用离子注入工艺在所述外延层上形成所述有源区之前,还包括:
清洗掉所述第一离子注入掩膜层;
在所述外延层表面生长第二掩膜层;
利用刻蚀工艺选择性刻蚀所述第二掩膜层形成第二离子注入掩膜层。
在本发明的一个实施例中,利用刻蚀工艺选择性刻蚀所述第二掩膜层形成第二离子注入掩膜层,包括:
在所述第二掩膜层表面生长第二光刻胶层;
刻蚀所述第二光刻胶层形成第二刻蚀窗口;
利用ICP刻蚀工艺刻蚀所述第二掩膜层形成所述第二离子注入掩膜层。
在本发明的一个实施例中,利用离子注入工艺在所述外延层上形成有源区之后,还包括:
清洗掉所述第二离子注入掩膜层;
在所述外延层表面生长碳膜;
在1600~1800℃温度下进行退火,退火时间为10~60min;
去除所述碳膜。
在本发明的一个实施例中,所述SiC衬底层的厚度为350μm、掺杂浓度为5×1018cm-3、掺杂类型为N型。
在本发明的一个实施例中,所述结终端扩展区边缘的横向结深渐变部分的掺杂结深轮廓线与所述外延层表面的夹角为5°~20°。
本发明的另一个实施例提供了一种结终端扩展终端结构,包括:依次层叠的SiC衬底层、外延层、钝化层;其中,所述外延层包括:结终端扩展区和有源区,所述结终端扩展区和所述有源区位于所述外延层和所述钝化层接触的表面下侧,所述有源区与所述结终端扩展区邻接。
与现有技术相比,本发明的有益效果为,
1、通过在传统结终端扩展结构的边缘引入由掺杂结深轮廓线与外延层表面围构而成的微米级横向结深渐变三角区,构造出一个连续、线性变化的梯度掺杂区,改变了传统碳化硅结终端扩展结构中的P-N结边缘形貌,避免了“尖锐”结边缘的宏观曲率效应。
2、通过线性变化的边缘电荷分布消除了传统碳化硅结终端扩展边缘处的单点锋锐电场峰并降低峰值电场值,缓解了结边缘的电场集中效应,从而降低器件由于单点高电场诱发额外漏电和提前击穿的风险,提高结终端扩展结构在反向耐压时的可靠性。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种结终端扩展终端结构的制备方法流程图;
图2a~图2k为本发明实施例提供的一种结终端扩展终端结构的制备工艺流程示意图;
图3a为本发明实施例提供的一种边缘倾角为5°的结终端扩展终端结构和现有技术中边缘倾角为80°的结终端扩展终端结构剖面示意图;
图3b~图3c为本发明实施例提供的一种结终端扩展终端结构与现有技术中典型的结终端扩展终端结构的电学数值仿真对比结果示意图;
图4a为本发明实施例提供的一种结终端扩展终端结构剖面示意图;
图4b为本发明实施例提供的又一种结终端扩展终端结构剖面示意图;
图5a~图5f为本发明实施例提供的另一种结终端扩展终端结构的制备工艺流程示意图;
图6为本发明实施例提供的另一种结终端扩展终端结构剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1,图1为本发明实施例提供的一种结终端扩展终端结构的制备方法流程图。该方法包括如下步骤:
步骤a、选取SiC衬底层;
步骤b、在所述SiC衬底层表面生长外延层;
步骤c、利用离子注入(Ion impantation)工艺在所述外延层上形成结终端扩展区;
步骤d、利用离子注入工艺在所述外延层上形成有源区;
步骤f、在所述外延层表面生长绝缘钝化层以完成所述结终端扩展终端结构的制备。
其中,步骤c之前还可以包括:
步骤c1、在所述外延层表面生长第一掩膜层;
步骤c2、利用刻蚀工艺选择性刻蚀所述第一掩膜层形成第一离子注入掩膜层。
进一步地,步骤c1中,生长第一掩膜层,可以包括:
步骤c11、利用PECVD工艺在所述外延层表面生长第一SiO2层;
步骤c12、在800~1100℃温度下进行快速热退火,退火时间为2~30min;
步骤c13、利用PECVD工艺在所述第一SiO2层表面生长第二SiO2层。
进一步地,步骤c2中,形成第一离子注入掩膜层,可以包括:
步骤c21、在所述第一掩膜层表面生长第一光刻胶层;
步骤c22、刻蚀所述第一光刻胶层形成第一刻蚀窗口;
步骤c23、利用缓冲氧化物刻蚀液湿法腐蚀所述第一掩膜层形成所述第一离子注入掩膜层。
优选地,1)选择第一SiO2层的厚度为1.8μm,第二SiO2层的厚度0.2μm;2)对第一SiO2层进行800℃/10min的快速热退火处理;3)采用7:1的缓冲氧化物刻蚀液(49%氢氟酸水溶液:40%氟化氨水溶液=1:7(体积比))湿法腐蚀开孔,过腐蚀10%(针对第一SiO2层108厚度),形成20°边缘倾斜角的第一掩膜层。
优选地,1)选择第一SiO2层厚度1.8μm,第二SiO2层厚度0.2μm;2)对第一SiO2层进行1000℃/3min的快速热退火处理;3)采用7:1BOE湿法腐蚀开孔,过腐蚀10%(针对第一SiO2层厚度),形成12°边缘倾斜角的第一掩膜层。
优选地,1)选择第一SiO2层厚度1.6μm,第二SiO2层厚度0.4μm;2)对第一SiO2层进行1100℃/3min的快速热退火处理;3)采用7:1BOE湿法腐蚀开孔,过腐蚀10%(针对第一SiO2层厚度),形成5°边缘倾斜角的第一掩膜层。其中,步骤d之前还可以包括:
步骤d1、清洗掉所述第一离子注入掩膜层;
步骤d2、在所述外延层表面生长第二掩膜层;
步骤d3、利用刻蚀工艺选择性刻蚀所述第二掩膜层形成第二离子注入掩膜层。
进一步地,步骤d3中,形成第二离子注入掩膜层,可以包括:
在所述第二掩膜层表面生长第二光刻胶层;
刻蚀所述第二光刻胶层形成第二刻蚀窗口;
利用ICP刻蚀工艺刻蚀所述第二掩膜层形成所述第二离子注入掩膜层。
其中,步骤d之后还可以包括:
清洗掉所述第二离子注入掩膜层;
在所述外延层表面生长碳膜;
在1600~1800℃温度下进行退火,退火时间为10~60min;
去除所述碳膜。
进一步地,步骤a中所述SiC衬底层的厚度为350μm、掺杂浓度为5×1018cm-3、掺杂类型为N型。
进一步地,步骤c中所述结终端扩展区边缘的横向结深渐变部分的掺杂结深轮廓线104与所述外延层表面105的夹角为5°~20°。
优选地,所述结终端扩展区103的掺杂浓度为1×1017cm-3、1.3×1017cm-3、1.5×1017cm-3和1.8×1017cm-3;
优选地,所述结终端扩展区103的宽度为40μm、120μm、400μm和600μm。
优选地,所述结终端扩展区103的深度为0.7μm、0.8μm、1μm和1.2μm。
本实施例提供了在N型外延层上制作P型结终端扩展区的例子,本领域的技术人员可以很容易的推知,该结构同样可以在P型外延层上制作N型结终端扩展区,只需变换本实施例中相应的导电类型即可。
本发明实施例的有益效果具体为:
1.通过在传统结终端扩展结构的边缘引入由掺杂结深轮廓线与外延层表面围构而成的微米级横向结深渐变三角区,利用本发明实施例所提供的制备方法可以构造出一个连续、线性变化的梯度掺杂区,改变了传统碳化硅结终端扩展结构中的P-N结边缘形貌,避免了“尖锐”结边缘的宏观曲率效应。
2.通过线性变化的边缘电荷分布消除了传统碳化硅结终端扩展边缘处的单点锋锐电场峰并降低峰值电场值,缓解了结边缘的电场集中效应,从而降低器件由于单点高电场诱发额外漏电和提前击穿的风险,提高结终端扩展结构在反向耐压时的可靠性。
实施例二
请参见图2a~图2k为本发明实施例提供的一种结终端扩展终端结构的工艺流程示意图。在上述实施例的基础上,本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括:
S1、衬底选取。选取掺杂浓度为5×1018cm-3、厚度为350μm的N型SiC衬底层101为初始材料。
S2、外延层生长。如图2a所示,利用外延生长法在所述SiC衬底层101表面生长掺杂浓度为1×1014cm-3~1×1016cm-3、厚度为5~200μm轻掺杂N型SiC的外延层102,所述外延层102具有第一导电类型;
优选地,所述外延层102的掺杂浓度为1×1014cm-3、5×1014cm-3、1×1015cm-3和5×1015cm-3;
优选地,所述外延层102的厚度为10μm、30μm、100μm和150μm。
S3、第一掩模层的制备。如图2a所示:
S301、利用PECVD工艺在所述外延层表面105上淀积第一SiO2层108;
S302、在800~1100℃温度下进行快速热退火,退火时间为2~30min;
S303、利用PECVD工艺在所述第一SiO2层108表面上淀积第二SiO2层109,由第一SiO2层108和第二SiO2层109构成总厚度为2μm的第一掩膜层。
S4、第一离子注入掩膜层的制备。如图2b和图2c所示:
S401、在第二SiO2层109的表面旋涂第一光刻胶层110,经图形化曝光、显影并对保留下来的第一光刻胶层110进行紫外固化处理,形成第一掩膜层的第一刻蚀窗口;
S402、采用缓冲氧化物刻蚀液(Buffered oxide etching,简称BOE)对第一掩膜层进行湿法腐蚀开孔,形成第一离子注入掩模层。
在此步骤中,相比于经过退火致密处理的第一SiO2层108,直接淀积、没有经过退火处理的第二SiO2层109由于质地较为疏松更易被腐蚀,这种横向腐蚀速率差异将改变SiO2各向同性的湿法腐蚀特性,使得BOE对双层SiO2掩膜层特别是第一SiO2层108上部的腐蚀更为有效,结果形成具有小角度倾斜边缘的开孔形貌。通过调整第一SiO2层108的退火处理条件以及上下两层SiO2的厚度比例,以控制注入掩膜的边缘倾斜角度。
S5、结终端扩展区的制备。如图2d所示:
S501、去除第一光刻胶层110,利用离子注入工艺在第一离子注入掩模层和所述外延层表面105进行离子注入,借助于小角度倾斜边缘的SiO2第一离子注入掩模层,在所述外延层102内形成具有第二导电类型的结终端扩展区103,所述结终端扩展区103中的横向结深渐变区位于结终端扩展区103边缘且呈三角形分布。横向结深渐变区边缘的第一掺杂结深轮廓线104与外延层表面105之间的夹角角度为5°~20°,即为第一离子注入掩模层的边缘倾斜角度。边缘以内的第一离子注入掩模层将阻挡注入离子进入外延层102。所述结终端扩展区103的材料为P型SiC,掺杂浓度为0.8×1017cm-3~2×1017cm-3,宽度为40μm~600μm,深度为0.6μm~1.2μm;
S502、清洗掉所述第一离子注入掩膜层,形成光片,如图2e所示;
优选地,所述第一掺杂结深轮廓线104与外延层表面105之间的夹角角度为5°、12°、15°、20°;
优选地,所述结终端扩展区103的掺杂浓度为1×1017cm-3、1.3×1017cm-3、1.5×1017cm-3和1.8×1017cm-3;
优选地,所述结终端扩展区103的宽度为40μm、120μm、400μm和600μm;
优选地,所述结终端扩展区103的深度为0.7μm、0.8μm、1μm和1.2μm。
S6、第二掩膜层的制备。在外延层表面105重新利用PECVD法淀积厚度为2μm的SiO2形成第二掩膜层111。
S7、第二离子注入掩膜层的制备。如图2f和2g所示:
S701、在第二掩膜层111的表面旋涂第二光刻胶层112,经图形化曝光、显影并对保留下来的第二光刻胶层112进行紫外固化处理,形成第二掩膜层111的第二刻蚀窗口;
S702、采用电感耦合等离子体刻蚀(nductively coupled plasma etching,简称ICP)对第二掩膜层111进行干法刻蚀开孔,形成第二离子注入掩膜层。在此步骤中,通过优化等离子体刻蚀工艺参数,以控制掩膜层的开孔边缘形貌,形成具有近似垂直边缘的SiO2第二离子注入掩膜层。
S8、有源区的制备,如图2h所示。
S801、去除第二光刻胶层112;
S802、利用离子注入工艺在第二离子注入掩模层和外延层表面105注入离子,在结终端扩展区103的一侧形成具有第二导电类型的有源区107,有源区107位于所述外延层102内,第二离子注入掩模层将完全阻挡注入离子进入外延层102。
S803、清洗掉第二离子注入掩模层,形成光片,如图2i所示。
S9、注入离子的激活。如图2j所示,在外延层表面105通过磁控溅射方法形成碳膜113,通过高温退火对注入离子进行激活,高温退火的温度为1600~1800℃,退火时间10~60min;
S10、绝缘钝化层的制备,如图2k所示。去除碳膜113,在结终端扩展区103上方形成绝缘钝化层106,形成具有横向渐变结深边缘区的结终端扩展终端结构。
实施例三
请参见图4a,图4a为本发明实施例提供的一种结终端扩展终端结构剖面示意图。该结终端扩展终端结构包括:
SiC衬底层201;
其中,SiC衬底层201由掺杂浓度为5×1018cm-3的N型SiC材料构成,厚度为350μm。
外延层202,形成于SiC衬底层201上;
其中,外延层202由轻掺杂N型SiC材料构成,具有第一导电类型,掺杂浓度为1×1014cm-3~1×1016cm-3,厚度为5~200μm。
结终端扩展区203,设置于外延层202内;
其中,结终端扩展区203由P型SiC材料构成,具有第二导电类型,掺杂浓度为0.8×1017cm-3~2×1017cm-3,宽度为40μm~600μm,深度为0.6μm~1.2μm。
横向结深渐变区,设置于所述结终端扩展区203边缘,具有准直角三角形区域形貌;
其中,所述横向结深渐变区边缘的第一掺杂结深轮廓线204与外延层表面205之间的夹角为5~20°。
钝化层206,覆盖于结终端扩展区203上方;
其中,钝化层206厚度为0.5μm~2.5μm。
有源区207,设置于外延层202内;
其中,有源区207具有第二导电类型,深度为0.5μm~1μm,且与结终端扩展区203邻接、与钝化层206部分接触。
实施例四
请再次参见图4a,本实施例提供另一种结终端扩展终端结构包括:
SiC衬底层201;
其中,SiC衬底层201由掺杂浓度为5×1018cm-3的N型SiC材料构成,厚度为350μm。
外延层202,形成于SiC衬底层201上;
其中,外延层202由轻掺杂N型SiC材料构成,具有第一导电类型,掺杂浓度为5×1015cm-3,厚度为10μm。
结终端扩展区203,设置于外延层202内;
其中,结终端扩展区203由P型SiC材料构成,具有第二导电类型,掺杂浓度为1.8×1017cm-3,宽度为40μm,深度为0.7μm。
横向结深渐变区,设置于所述结终端扩展区203边缘,具有准直角三角形区域形貌;
其中,所述横向结深渐变区边缘的第一掺杂结深轮廓线204与外延层表面205之间的夹角为20°。
钝化层206,覆盖于结终端扩展区203上方,;
其中,钝化层206厚度为1μm。
有源区207,设置于外延层202内;
其中,有源区207具有第二导电类型,深度为0.7μm,且与结终端扩展区203邻接、与钝化层206部分接触。
实施例五
请再次参见图4a,本实施例提供再一种结终端扩展终端结构包括:
SiC衬底层201;
其中,SiC衬底层201由掺杂浓度为5×1018cm-3的N型SiC材料构成,厚度为350μm;
外延层202,形成于SiC衬底层201上;
其中,外延层202由轻掺杂N型SiC材料构成,具有第一导电类型,掺杂浓度1×1015cm-3,厚度为30μm。
结终端扩展区203,设置于外延层202内;
其中,结终端扩展区203由P型SiC材料构成,具有第二导电类型,掺杂浓度为1.3×1017cm-3,宽度为120μm,深度为0.8μm。
横向结深渐变区,设置于所述结终端扩展区203边缘,具有准直角三角形区域形貌;
其中,所述横向结深渐变区边缘的第一掺杂结深轮廓线204与外延层表面205之间的夹角为12°。
钝化层206,覆盖于结终端扩展区203上方;
其中,钝化层206厚度为1.5μm;
有源区207,设置于外延层202内;
其中,有源区207具有第二导电类型,深度为0.8μm,且与结终端扩展区203邻接、与钝化层206部分接触。
实施例六
请参见图4b,本实施例提供又一种结终端扩展终端结构包括:
SiC衬底层201;
其中,SiC衬底层201由掺杂浓度为5×1018cm-3的N型SiC材料构成,厚度为350μm;
外延层202,形成于SiC衬底层201上;
其中,外延层202由轻掺杂N型SiC材料构成,具有第一导电类型,掺杂浓度为5×1014cm-3,厚度为100μm;
结终端扩展区203,设置于外延层202内;
其中,结终端扩展区203由P型SiC材料构成,具有第二导电类型,掺杂浓度1×1017cm-3,宽度400μm,深度1μm;
横向结深渐变区,设置于结终端扩展区203边缘,具有准直角三角形区域形貌;
其中,所述横向结深渐变区边缘的第一掺杂结深轮廓线204与外延层表面205之间的夹角为5°。
钝化层206,覆盖于结终端扩展区203上方;
其中,钝化层206厚度为2μm;
有源区207,设置于外延层202内;
其中,有源区207具有第二导电类型,深度0.7μm,且与结终端扩展区203邻接、与钝化层206部分接触。
请参见图3a~图3c,图3a为本发明实施例提供的一种边缘倾角为5°的结终端扩展终端结构和现有技术中边缘倾角为80°的结终端扩展终端结构剖面示意图;图3b和图3c为本发明实施例提供的一种结终端扩展终端结构与现有技术中典型的结终端扩展终端结构的电学数值仿真对比结果示意图。
其中,图3a为仿真中采用本发明实施例制备的具有横向渐变结深边缘区的结终端扩展终端结构,结终端扩展终端边缘倾角为5°,图3b和3c给出了采用两种不同边缘倾角的结终端扩展终端结构的电学数值仿真结果,两种结终端扩展终端结构分别为:图3a所示的具有横向渐变结深边缘区的结终端扩展终端结构和现有技术中非垂直形貌边缘的SiO2注入掩膜所形成的终端边缘倾角为80°的的典型结终端扩展终端结构。
如图3b所示,为采用本发明实施例提供的具有横向渐变结深边缘区的结终端扩展终端结构与现有结终端扩展结构在反向击穿时的终端边缘处表面电场分布对比。可以看出,横向渐变结深边缘区的存在有效地消除了传统结终端扩展边缘处的单点锋锐电场峰,使边缘电场分布更为平缓;同时峰值电场值强度由2.6MV/cm下降到1.8MV/cm,下降幅度达到30%,这种优化的电场分布将有效地降低高电场诱发额外漏电和提前击穿的风险,提高结终端扩展终端在反向耐压时的可靠性。如图3c所示,为采用本发明实施例提供的具有横向渐变结深边缘区的结终端扩展终端结构与现有结终端扩展终端的反向I-V特性对比。可以看出,横向渐变结深边缘区的存在使得器件的击穿电压得到有效提高,这同样与线性变化的边缘电荷分布带来的电场分布优化相关。
实施例七
请参见图5a~图5f,图5a~图5f为本发明实施例提供的另一种结终端扩展终端结构的工艺流程示意图。本实施例在实施例二的基础上将对具有不同结深的台阶式结终端扩展终端的制备方法进行介绍,该制备方法包括如下步骤:
S1、衬底选取。选取掺杂浓度为5×1018cm-3、厚度为350μm的N型SiC衬底层301为初始材料。
S2、外延层生长。利用外延生长法在所述SiC衬底层301表面生长外延层302,所述外延层302具有第一导电类型;
S3、第一离子注入掩模层的制备,如图5a~5d所示。
S31、第一离子注入掩膜层的第一掩膜层制备,用于定义结终端扩展区303的整体区域。
S301、利用PECVD工艺在所述外延层表面上淀积第一SiO2层314;
S302、在800~1100℃温度下进行快速热退火,退火时间为2~30min;
S303、利用PECVD工艺在所述第一SiO2层314表面上淀积第二SiO2层315,第一SiO2层314和第二SiO2层315总厚度为2μm。
S304、在第二SiO2层315的表面旋涂第一光刻胶层,经图形化曝光、显影并对保留下来的第一光刻胶层进行紫外固化处理,形成第一掩模层的第一刻蚀窗口;
S305、采用缓冲氧化物刻蚀液对第一掩膜层进行湿法腐蚀开孔,形成第一离子注入掩模层的第一掩膜层。
优选地,由第一SiO2层314和第二SiO2层315组成的第一掩膜层的开孔尺寸与结终端扩展区303的总宽度相等。
S32、第一离子注入掩膜层的第二掩膜层制备,用于定义结终端扩展区303的两个台阶。
S306、如图5b所示,利用PECVD工艺在所述外延层302表面上淀积第三SiO2层316;
S307、在800~1100℃温度下进行快速热退火,退火时间为2~30min;
S308、利用PECVD工艺在所述第三SiO2层316表面上淀积第四SiO2层317,第三SiO2层316和第四SiO2层317总厚度为0.6μm。
S309、如图5c所示,在第四SiO2层317的表面旋涂第一光刻胶层318,经图形化曝光、显影并对保留下来的第一光刻胶层318进行紫外固化处理,形成第二掩模层的第二刻蚀窗口;
S310、如图5d所示,采用缓冲氧化物刻蚀液对第二掩膜层进行湿法腐蚀开孔,最终形成第一离子注入掩模层。第二掩膜层的开孔边缘对应结终端扩展区303两个台阶之间的连接位置。
S4、结终端扩展区的制备。如图5e所示:
S401、去除第一光刻胶层318,利用离子注入工艺在第一离子注入掩模层注入离子,利用第一掩模层对注入离子的部分阻挡,形成具有不同结深的台阶式结终端扩展区,所述结终端扩展区包括第一台阶结终端扩展区以及第二台阶结终端扩展区;
S402、清洗掉第一离子注入掩膜层,形成光片。
S5、第三掩膜层的制备。在外延层302表面重新利用PECVD法淀积SiO2形成第三掩膜层。
S6、第二离子注入掩膜层的制备。
S601、在第三掩膜层的表面旋涂第二光刻胶层,经图形化曝光、显影并对保留下来的第二光刻胶层进行紫外固化处理,形成第三掩膜层的第三刻蚀窗口;
S602、采用电感耦合等离子体刻蚀对第三掩膜层进行干法刻蚀开孔,形成第二离子注入掩膜层。
S7、有源区的制备。
S701、去除第二光刻胶层;
S702、利用离子注入工艺在第二离子注入掩模层注入离子,在结终端扩展区的外侧形成具有第二导电类型的有源区307,有源区307位于所述外延层302内,第二离子注入掩模层将完全阻挡注入离子进入外延层302;
S703、清洗掉第二离子注入掩模层,形成光片。
S8、注入离子的激活。在外延层表面305通过磁控溅射方法形成碳膜113,通过高温退火对注入离子进行激活,高温退火的温度为1600~1800℃,退火时间10~60min;
S9、绝缘钝化层的制备。如图5f所示,去除碳膜,在结终端扩展区303上方形成绝缘钝化层306,最终形成具有横向渐变结深边缘区的两台阶式结终端扩展终端结构。
按照本实施例方法,可制备形成具有边缘横向结深渐变区的三台阶、四台阶式结终端扩展终端结构,对于利用本发明制备方法制备的多台阶式结终端扩展终端结构不应理解为新的发明创造。
实施例八
请参见图6,图6为本发明实施例提供的另一种结终端扩展终端结构剖面示意图,该结终端扩展终端结构包括:
SiC衬底层201;
其中,SiC衬底层201由掺杂浓度为5×1018cm-3的N型SiC材料构成,厚度为350μm;
外延层202,形成于SiC衬底层201上;
其中,外延层202由轻掺杂N型SiC材料构成,具有第一导电类型,掺杂浓度为1×1014cm-3,厚度为150μm;
结终端扩展区203,设置于外延层202内;
其中,结终端扩展区203由P型SiC材料构成,具有第二导电类型,掺杂浓度为1.5×1017cm-3,宽度为600μm。结终端扩展区203由结深不等的第一台阶结终端扩展区以及第二台阶结终端扩展区构成,第一台阶结终端扩展区及第二台阶结终端扩展区呈台阶分布。其中,第一结终端扩展区最大结深深度为1.2μm,最小结深深度为0.8μm,第二结终端扩展区最大结深深度为0.6μm,最小结深深度为0.4μm,第一台阶结终端扩展区与第二台阶结终端扩展区台阶区域宽度相等,宽度为20μm。
横向结深渐变区,设置于第一台阶结终端扩展区边缘和第二台阶结终端扩展区边缘,具有准直角三角形区域形貌;
其中,设置于第一台阶结终端扩展区边缘的横向结深渐变区的第二掺杂结深轮廓线206B与平行于外延层202表面的浅台阶延长线208之间的夹角为5°;设置于第二台阶结终端扩展区边缘的横向结深渐变区的第三掺杂结深轮廓线206C与外延层表面207之间的夹角为15°。
钝化层204,覆盖于结终端扩展区203上方;
其中,钝化层204厚度为2μm。
有源区205,设置于外延层202内;
其中,有源区205具有第二导电类型,深度为0.8μm,且与结终端扩展区203邻接、与钝化层204部分接触。
实施例九
请再次参见图6,本实施例提供的另一种结终端扩展终端结构包括:
SiC衬底层401;
其中,SiC衬底层401由掺杂浓度为5×1018cm-3的N型SiC材料构成,厚度为350μm;
外延层402,形成于SiC衬底层401上;
其中,外延层402由轻掺杂N型SiC材料构成,具有第一导电类型,掺杂浓度为1×1014cm-3,厚度为150μm;
结终端扩展区403,设置于外延层402内;
其中,结终端扩展区403由P型SiC材料构成,具有第二导电类型,掺杂浓度为1.5×1017cm-3,宽度为600μm。结终端扩展区403由结深不等的第一台阶结终端扩展区以及第二台阶结终端扩展区构成,第一台阶结终端扩展区及第二台阶结终端扩展区呈台阶分布。其中,第一结终端扩展区最大结深深度为1.2μm,最小结深深度为0.8μm,第二结终端扩展区最大结深深度为0.6μm,最小结深深度为0.4μm,第一台阶结终端扩展区与第二台阶结终端扩展区台阶区域宽度相等,宽度为300μm。
横向结深渐变区,设置于第一台阶结终端扩展区边缘和第二台阶结终端扩展区边缘,具有准直角三角形区域形貌;
其中,设置于第一台阶结终端扩展区边缘的横向结深渐变区的第二掺杂结深轮廓线408与平行于外延层表面405的浅台阶延长线409之间的夹角为15°;设置于第二台阶结终端扩展区边缘的横向结深渐变区的第三掺杂结深轮廓线404与外延层表面405之间的夹角为5°。
钝化层406,覆盖于结终端扩展区403上方;
其中,钝化层406厚度为2μm。
有源区407,设置于外延层402内;
其中,有源区407具有第二导电类型,深度为0.8μm,且与结终端扩展区403邻接、与钝化层406部分接触。
综上所述,本文中应用了具体个例对本发明实施例提供的一种结终端扩展终端结构的制备方法及结构的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种结终端扩展终端结构的制备方法,其特征在于,包括:
选取SiC衬底层;
在所述SiC衬底层表面生长外延层;
利用离子注入工艺在所述外延层上形成结终端扩展区;
利用离子注入工艺在所述外延层上形成有源区;
在所述外延层表面生长绝缘钝化层以完成所述结终端扩展终端结构的制备。
2.根据权利要求1所述的方法,其特征在于,利用离子注入工艺在所述外延层上形成所述结终端扩展区之前,还包括:
在所述外延层表面生长第一掩膜层;
利用刻蚀工艺选择性刻蚀所述第一掩膜层形成第一离子注入掩膜层。
3.根据权利要求2所述的方法,其特征在于,在所述外延层表面生长所述第一掩膜层,包括:
利用PECVD工艺在所述外延层表面生长第一SiO2层;
在800~1100℃温度下进行快速热退火,退火时间为2~30min;
利用PECVD工艺在所述第一SiO2层表面生长第二SiO2层。
4.根据权利要求3所述的方法,其特征在于,利用刻蚀工艺选择性刻蚀所述第一掩膜层形成第一离子注入掩膜层,包括:
在所述第一掩膜层表面生长第一光刻胶层;
刻蚀所述第一光刻胶层形成第一刻蚀窗口;
利用缓冲氧化物刻蚀液湿法腐蚀所述第一掩膜层形成所述第一离子注入掩膜层。
5.根据权利要求4所述的方法,其特征在于,利用离子注入工艺在所述外延层上形成所述有源区之前,还包括:
清洗掉所述第一离子注入掩膜层;
在所述外延层表面生长第二掩膜层;
利用刻蚀工艺选择性刻蚀所述第二掩膜层形成第二离子注入掩膜层。
6.根据权利要求5所述的方法,其特征在于,利用刻蚀工艺选择性刻蚀所述第二掩膜层形成第二离子注入掩膜层,包括:
在所述第二掩膜层表面生长第二光刻胶层;
刻蚀所述第二光刻胶层形成第二刻蚀窗口;
利用ICP刻蚀工艺刻蚀所述第二掩膜层形成所述第二离子注入掩膜层。
7.根据权利要求6所述的方法,其特征在于,利用离子注入工艺在所述外延层上形成有源区之后,还包括:
清洗掉所述第二离子注入掩膜层;
在所述外延层表面生长碳膜;
在1600~1800℃温度下进行退火,退火时间为10~60min;
去除所述碳膜。
8.根据权利要求1所述的方法,其特征在于,所述SiC衬底层的厚度为350μm、掺杂浓度为5×1018cm-3、掺杂类型为N型。
9.根据权利要求1所述的方法,其特征在于,所述结终端扩展区边缘的横向结深渐变部分的第一掺杂结深轮廓线与所述外延层表面的夹角为5°~20°。
10.一种结终端扩展终端结构,其特征在于,包括:依次层叠的SiC衬底层、外延层、钝化层;其中,所述外延层包括:结终端扩展区、有源区,所述结终端扩展区和所述有源区位于所述外延层和所述钝化层接触的表面下侧,所述有源区位于所述结终端扩展区外侧,所述结终端扩展终端结构由权利要求1~9任一项所述的方法制备形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710738612.4A CN107591324A (zh) | 2017-08-24 | 2017-08-24 | 结终端扩展终端结构的制备方法及结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710738612.4A CN107591324A (zh) | 2017-08-24 | 2017-08-24 | 结终端扩展终端结构的制备方法及结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107591324A true CN107591324A (zh) | 2018-01-16 |
Family
ID=61042757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710738612.4A Pending CN107591324A (zh) | 2017-08-24 | 2017-08-24 | 结终端扩展终端结构的制备方法及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107591324A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108565222A (zh) * | 2018-06-15 | 2018-09-21 | 江苏矽导集成科技有限公司 | 一种SiC器件的横向变掺杂结终端结构制作方法 |
CN108831920A (zh) * | 2018-06-15 | 2018-11-16 | 江苏矽导集成科技有限公司 | 一种SiC器件的结终端结构制作方法 |
CN110707147A (zh) * | 2019-08-30 | 2020-01-17 | 西安电子科技大学 | 一种具有可变角度的场限环终端结构及其制备方法 |
CN111192825A (zh) * | 2018-12-12 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅肖特基二极管及其制造方法 |
CN111192850A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 隔离结构的制作方法 |
CN111192821A (zh) * | 2018-12-12 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅功率器件结终端结构及制造方法、碳化硅功率器件 |
CN112447821A (zh) * | 2019-09-02 | 2021-03-05 | 珠海零边界集成电路有限公司 | 一种终端结构制造方法 |
CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
CN114823857A (zh) * | 2022-04-27 | 2022-07-29 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100055882A1 (en) * | 2008-09-03 | 2010-03-04 | The Government of the United States of America, as rpresented by the Secretary of the Navy | Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices |
CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
CN105321989A (zh) * | 2014-05-26 | 2016-02-10 | 新唐科技股份有限公司 | 半导体元件 |
-
2017
- 2017-08-24 CN CN201710738612.4A patent/CN107591324A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100055882A1 (en) * | 2008-09-03 | 2010-03-04 | The Government of the United States of America, as rpresented by the Secretary of the Navy | Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices |
CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
CN105321989A (zh) * | 2014-05-26 | 2016-02-10 | 新唐科技股份有限公司 | 半导体元件 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108565222A (zh) * | 2018-06-15 | 2018-09-21 | 江苏矽导集成科技有限公司 | 一种SiC器件的横向变掺杂结终端结构制作方法 |
CN108831920A (zh) * | 2018-06-15 | 2018-11-16 | 江苏矽导集成科技有限公司 | 一种SiC器件的结终端结构制作方法 |
CN111192850A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 隔离结构的制作方法 |
CN111192850B (zh) * | 2018-11-14 | 2023-04-07 | 长鑫存储技术有限公司 | 隔离结构的制作方法 |
CN111192825A (zh) * | 2018-12-12 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅肖特基二极管及其制造方法 |
CN111192821A (zh) * | 2018-12-12 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅功率器件结终端结构及制造方法、碳化硅功率器件 |
CN111192821B (zh) * | 2018-12-12 | 2023-04-14 | 深圳方正微电子有限公司 | 碳化硅功率器件结终端结构及制造方法、碳化硅功率器件 |
CN111192825B (zh) * | 2018-12-12 | 2023-08-04 | 深圳方正微电子有限公司 | 碳化硅肖特基二极管及其制造方法 |
CN110707147A (zh) * | 2019-08-30 | 2020-01-17 | 西安电子科技大学 | 一种具有可变角度的场限环终端结构及其制备方法 |
CN112447821A (zh) * | 2019-09-02 | 2021-03-05 | 珠海零边界集成电路有限公司 | 一种终端结构制造方法 |
CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
CN114823857A (zh) * | 2022-04-27 | 2022-07-29 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107591324A (zh) | 结终端扩展终端结构的制备方法及结构 | |
CN103633150B (zh) | 具有电流浪涌能力的结势垒肖特基二极管 | |
CN104051540B (zh) | 超级结器件及其制造方法 | |
CN104103519B (zh) | 半导体功率器件的制作方法 | |
CN106024866B (zh) | 一种功率半导体器件的沟槽型终端结构 | |
CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
CN106298967A (zh) | 碳化硅二极管及其制备方法 | |
CN106024863A (zh) | 一种高压功率器件终端结构 | |
CN107799419A (zh) | 超级结功率器件及其制备方法 | |
CN109904223A (zh) | 栅极沟槽顶部倒角的工艺方法 | |
CN105575781B (zh) | 沟槽型超级结的制造方法 | |
CN103681315B (zh) | 埋层的形成方法 | |
CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
CN107359116A (zh) | 一种埋层外延超结二极管及其制作方法 | |
CN103578942B (zh) | 带有选择性截止层的碳化硅高温离子注入掩模的制造方法 | |
CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
CN101996868B (zh) | 交替排列的p型和n型半导体薄层的形成方法 | |
CN103219372B (zh) | 一种晶闸管门阴极结及具有该结构的门极换流晶闸管 | |
CN207068861U (zh) | 结终端扩展终端结构 | |
CN103972096A (zh) | 半导体功率器件的制作方法 | |
CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
CN115064446B (zh) | 超结半导体器件及其制备方法 | |
CN104103518A (zh) | 半导体功率器件的制作方法 | |
CN104576730B (zh) | 超级结器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180116 |