CN111192850A - 隔离结构的制作方法 - Google Patents

隔离结构的制作方法 Download PDF

Info

Publication number
CN111192850A
CN111192850A CN201811354793.1A CN201811354793A CN111192850A CN 111192850 A CN111192850 A CN 111192850A CN 201811354793 A CN201811354793 A CN 201811354793A CN 111192850 A CN111192850 A CN 111192850A
Authority
CN
China
Prior art keywords
isolation
mask layer
semiconductor substrate
isolation structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811354793.1A
Other languages
English (en)
Other versions
CN111192850B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811354793.1A priority Critical patent/CN111192850B/zh
Publication of CN111192850A publication Critical patent/CN111192850A/zh
Application granted granted Critical
Publication of CN111192850B publication Critical patent/CN111192850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及集成电路领域，提供了一种隔离结构的制作方法，在叠加形成有第一掩模层和第二掩模层的半导体衬底中刻蚀形成隔离沟槽，接着进行选择性刻蚀使第一掩模层中位于隔离沟槽上方的开口扩大并构成注入窗口，述注入窗口中暴露有半导体衬底与隔离沟槽的侧壁相邻接的部分上表面，去除第二掩模层后，填充牺牲层于隔离沟槽和注入窗口中，执行离子注入，从而在半导体衬底顶部与隔离沟槽邻接的区域形成了离子注入区，最后去除牺牲层并在隔离沟槽中填充隔离介质以形成隔离结构。由于离子注入区增加了所在区域的离子浓度，从而可有效改善半导体工艺中由于离子注入剂量在靠近隔离结构处会受到损失、导致半导体器件性能不稳定甚至失效的问题。

Description

隔离结构的制作方法
技术领域
本发明涉及集成电路领域，特别涉及一种隔离结构的制作方法。
背景技术
现有集成电路制造工艺中，半导体器件(或有源器件)诸如MOS晶体管、存储器等通常基于半导体衬底(例如硅晶圆)进行制作。为了对半导体衬底上独立的器件以及不同的功能区进行隔离，在制作半导体器件之前，即会在半导体衬底中预先设置隔离区及隔离结构，利用隔离区对用于制作半导体器件的有源区范围进行限定。伴随着半导体工艺进入深亚微米时代，半导体器件的隔离结构常通常采用浅沟槽隔离工艺(Shallow Trench Isolation，STI)来制作。
现有MOS晶体管的制造过程中，往往需要对浅沟槽隔离结构进行退火处理，并在有源区执行离子注入工艺。但是，研究发现，靠近浅沟槽隔离结构的角部处的注入离子会由于隔离效应、退火效应等导致注入剂量损失，这种注入剂量损失会使得半导体器件的阈值电压不一致，影响半导体器件性能的稳定，严重情况下甚至会造成半导体器件失效。
发明内容
本发明提供一种隔离结构的制作方法，目的是在半导体衬底顶部靠近隔离区的位置形成离子注入区，以改善半导体器件在靠近隔离结构的角部处的注入离子会由于隔离效应、退火效应等导致注入剂量损失的问题。
为实现上述目的及其他相关目的，本发明提供了一种隔离结构的制作方法，包括以下步骤：
提供半导体衬底，所述半导体衬底中布置有隔离区，并且在所述半导体衬底的上表面上形成有沿着远离所述半导体衬底上表面的方向依次叠加的第一掩模层和第二掩模层；刻蚀所述第二掩模层、所述第一掩模层以及所述半导体衬底，以对应于所述隔离区在所述半导体衬底中形成隔离沟槽；进行选择性刻蚀以侧向去除部分所述第一掩模层，使所述第一掩模层中位于所述隔离沟槽上方的开口扩大并构成注入窗口，所述注入窗口的开口尺寸大于所述隔离沟槽的开口尺寸，所述注入窗口中暴露有所述半导体衬底与所述隔离沟槽的侧壁相邻接的部分上表面；去除所述第二掩模层；在所述隔离沟槽和所述注入窗口中填充牺牲层，所述牺牲层的上表面不高于所述第一掩模层的上表面；执行离子注入，以在所述半导体衬底顶部对应于所述部分上表面形成离子注入区；以及去除所述牺牲层并在所述隔离沟槽中填充隔离介质以形成隔离结构。
可选的，在所述隔离沟槽中填充隔离介质以形成隔离结构的步骤包括：
在所述隔离沟槽和所述注入窗口中均填满隔离介质，所述隔离介质还覆盖所述第一掩模层的上表面；以及去除位于所述半导体衬底上方的隔离介质以及第一掩模层。
可选的，去除位于所述半导体衬底上方的隔离介质以及第一掩模层的方法为化学机械研磨、干法刻蚀或者它们的组合。
可选的，所述牺牲层的上表面与所述第一掩模层的上表面齐平。
可选的，所述第一掩模层的厚度为
Figure BDA0001865797080000021
可选的，在执行离子注入的步骤中，离子的注入能量为2KeV～40KeV。
可选的，所述选择性刻蚀采用湿法刻蚀。
可选的，在进行选择性刻蚀的步骤中，被暴露的所述半导体衬底的部分上表面的宽度为
Figure BDA0001865797080000022
可选的，所述第一掩模层的材料包括氧化硅，所述第二掩模层的材料包括氮化硅。
可选的，所述牺牲层的材料包括光刻胶、碳化硅和无定型碳中的至少一种。
本发明提供的隔离结构的制作方法，在形成隔离结构的过程中，还在半导体衬底的顶部邻接隔离结构的区域形成了离子注入区，由于离子注入区增加了所在区域的离子浓度，从而可有效改善半导体工艺中，由于离子注入剂量在靠近隔离结构处会受到损失、导致半导体器件性能不稳定甚至失效的问题，有助于提升半导体器件的性能。
附图说明
图1是本发明实施例的隔离结构的制作方法的流程图。
图2a至图2i是依照本发明实施例的隔离结构的制作方法在形成隔离结构过程中的剖面示意图。
附图标记说明：
100-半导体衬底； 10-隔离区；
110-第一掩模层； 120-第二掩模层；
101-隔离沟槽； 121-有机分布层；
122-底部抗反射层； 123-光刻胶层；
110a-注入窗口； 100a-部分上表面；
130-牺牲层； 20-离子注入区；
102-隔离介质； 140-隔离结构。
具体实施方式
以下结合附图和具体实施例对本发明的隔离结构的制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应该理解，在以下的描述中，可以基于附图进行关于在各层“上”和“下”的指代。但应当理解的是，空间相对术语旨在包含除了器件/结构在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件/结构被倒置或者以其他不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其他方位关系。当层、区域、图案或结构被称作在衬底、层、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。类似的，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。
本领域中，在半导体衬底中制作隔离结构例如浅沟槽隔离(Shallow TrenchIsolation，STI)常用于将半导体衬底上的各个独立元器件(例如不同的存储单元或不同的各类晶体管等)或者半导体衬底中不同的功能区进行隔离，并且，在制作隔离结构及半导体衬底上方的诸如MOS晶体管、存储器等半导体器件的过程中，常需要对半导体衬底进行退火并对隔离结构之间的有源区进行离子注入等操作。申请人发现，由于退火效应以及隔离效应等操作的影响，靠近浅沟槽隔离结构的角部处的注入离子会由于隔离效应、退火效应等造成离子的注入剂量损失，这种注入剂量损失会引起同一衬底上的半导体器件的阈值电压不一致，导致半导体器件性能不稳定甚至失效。
为了解决目前隔离结构工艺中存在的上述问题，本发明提供了一种隔离结构的制作方法。图1是本发明实施例的隔离结构的制作方法的流程图。参照图1，本发明实施例的隔离结构的制作方法包括以下步骤：
S1：提供半导体衬底，所述半导体衬底中布置有隔离区，并且在所述半导体衬底的上表面上形成有沿着远离所述半导体衬底上表面的方向依次叠加的第一掩模层和第二掩模层；
S2：刻蚀所述第二掩模层、所述第一掩模层以及所述半导体衬底，以对应于所述隔离区在所述半导体衬底中形成隔离沟槽；
S3：进行选择性刻蚀以侧向去除部分所述第一掩模层，使所述第一掩模层中位于所述隔离沟槽上方的开口扩大并构成注入窗口，所述注入窗口的尺寸大于所述隔离沟槽的开口尺寸，所述注入窗口中暴露有所述半导体衬底与所述隔离沟槽的侧壁相邻接的部分上表面；
S4：去除所述第二掩模层；
S5：在所述隔离沟槽和所述注入窗口中填充牺牲层，所述牺牲层的上表面不高于所述第一掩模层的上表面；
S6：执行离子注入，以在所述半导体衬底顶部对应于所述部分上表面形成离子注入区；
S7：去除所述牺牲层并在所述隔离沟槽中填充隔离介质以形成隔离结构。
利用上述隔离结构的制作方法，在半导体衬底顶部邻接隔离结构的区域形成了离子注入区，该离子注入区可以改善后续在隔离区之间的有源区形成半导体器件时，由于相对隔离区(或在隔离区形成的隔离结构)的位置不同所引起的性能不稳定问题。
图2a至图2i是依照本发明实施例的隔离结构的制作方法在形成隔离结构过程中的剖面示意图。以下首先参照图1及图2a至图2i对本发明实施例的隔离结构的制作方法进行描述。
图2a是依照本发明实施例的隔离结构的制作方法在半导体衬底上形成第一掩模层、第二掩模层后的剖面示意图。参照图1和图2a，执行步骤S1，提供半导体衬底100，所述半导体衬底100中布置有隔离区10，并且在所述半导体衬底100的上表面上形成有沿着远离所述半导体衬底100上表面的方向依次叠加的第一掩模层110和第二掩模层120。
具体地，所述半导体衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物，半导体衬底100还可以根据设计需求注入一定的掺杂粒子以改变电学参数。作为示例，本实施例中半导体衬底100例如是单晶硅衬底。所述隔离结构用于对将半导体衬底上的各个独立元器件(例如不同的存储单元、不同的各类晶体管等等)或者半导体衬底中不同的功能区进行隔离，所述隔离区10根据设计需要可以是一个或多个。第一掩模层110和第二掩模层120可利用诸如化学气相沉积(CVD)工艺形成，其材料可选用氮氧化硅、氮化硅、氮化硅等掩模材料，二者优选为对于同一刻蚀工艺刻蚀选择比差异较大的材料。本实施例中，第一掩模层110例如包括厚度约
Figure BDA0001865797080000051
至
Figure BDA0001865797080000052
的氧化硅层，第二掩模层120例如包括厚度约
Figure BDA0001865797080000053
至
Figure BDA0001865797080000054
的氮化硅层。
图2b是依照本发明实施例的隔离结构的制作方法在半导体衬底中形成隔离沟槽后的剖面示意图。参照图1和图2b，执行步骤S2，刻蚀所述第二掩模层120、所述第一掩模层110以及所述半导体衬底100，以对应于所述隔离区10在所述半导体衬底100中形成隔离沟槽101。
作为示例，形成隔离沟槽101可包括以下过程：在第二掩模层120的上表面旋涂一层光刻胶层123(参照图2a)，之后借助掩模版进行曝光显影工艺，将对应隔离区10的光刻胶层打开，然后利用具有开口图案的光刻胶为掩模向下刻蚀(例如采用等离子体干法蚀刻)，将对应隔离区10的第一掩模层110和第二掩模层120蚀刻出开口，然后以具有开口图案的第一掩模层110和第二掩模层120为掩模，继续蚀刻半导体衬底100，从而在半导体衬底100中形成隔离沟槽101。本实施例中，为了保证刻蚀的精度和抑制刻蚀过程中的反射，可以先在第二掩模层120的上表面涂覆一层厚度约
Figure BDA0001865797080000061
至
Figure BDA0001865797080000062
的底部抗反射层122(BottomAnti-Reflection Coating，简称BARC)，BARC的材料可包括有机物或氮氧化硅，之后再旋涂光刻胶，以减小在曝光过程中由于光线的反射造成对光刻胶过度曝光的现象，或者还可以在BARC下方再引入一层厚度约
Figure BDA0001865797080000063
至
Figure BDA0001865797080000064
的有机分布层121(Organicdistribution layer，简称ODL)，ODL的材料可包括碳或聚合物，也即，可在第二掩模层120上进行三次旋涂工艺以更好的保护需要保留的图形，但是应当理解，增加BARC或ODL的步骤仅为可选方式。刻蚀上述第二掩模层120、所述第一掩模层110以及所述半导体衬底100的方法可采用各种刻蚀方法例如干法蚀刻、湿法蚀刻、或者它们的组合。作为示例，可以通过含氟气体(例如CF4、SF6、CH2F2、CHF3、C2F6)、含氯气体(例如Cl2、CHCl3、CCl4、BCl3)、含溴气体(例如HBr、CHBr3)、含氧气体、含碘气体、其它合适的气体和/或等离子体作为干法蚀刻的工艺气体。
图2c是依照本发明实施例的隔离结构的制作方法在所述第一掩模层中形成注入窗口后的剖面示意图。参照图1和图2c，执行步骤S3，进行选择性刻蚀以侧向去除部分所述第一掩模层110，使所述第一掩模层110中位于所述隔离沟槽101上方的开口扩大并构成注入窗口110a，所述注入窗口110a的开口尺寸大于所述隔离沟槽101的开口尺寸，所述注入窗口110a中暴露有所述半导体衬底100与所述隔离沟槽101的侧壁相邻接的部分上表面100a。
具体的，可选择对于第一掩模层110与半导体衬底100、且对于第一掩模层110与第二掩模层120的刻蚀选择比均较大的刻蚀工艺执行步骤S3中的选择性刻蚀，目的是仅从侧面横向刻蚀第一掩模层110，从而使第一掩模层110在形成隔离沟槽101时的开口进一步扩大，在隔离沟槽101上方形成面积较大的注入窗口110a，在此过程中对所述第二掩模层120和半导体衬底100的刻蚀较少或者不产生影响，从而不影响隔离区10的范围。第二掩模层120从上方保护第一掩模层110，使剩余的第一掩模层110仍可以作为掩模覆盖部分半导体衬底100表面。作为示例，本步骤可选用湿法蚀刻进行上述选择性刻蚀以横向去除部分第一掩模层110(例如为氧化硅材料)，所述湿法蚀刻的刻蚀液可选用氢氟酸稀溶液，其中氢氟酸(HF)和水的比例约1:(50～1000)。经过步骤S3，第一掩模层110被横向刻蚀的深度约
Figure BDA0001865797080000071
至
Figure BDA0001865797080000072
从而，在剩余的第一掩模层110中形成了注入窗口110a，所述注入窗口110a暴露出了(也包括)所述半导体衬底100的与所述隔离沟槽101相邻接的部分上表面100a，此处部分上表面100a包括半导体衬底100表面完全被暴露出的部分，也包括仅覆盖有少量第一掩模层材料的部分。
图2d是依照本发明实施例的隔离结构的制作方法在去除第二掩模层后的剖面示意图。参照图1和图2d，执行步骤S4，去除所述第二掩模层120。去除第二掩模层120可采用干法蚀刻、湿法蚀刻或者它们的组合。例如，可选用刻蚀液为磷酸溶液的湿法蚀刻去除第二掩模层120(例如为氮化硅材料)。
图2e是依照本发明实施例的隔离结构的制作方法在所述隔离沟槽和所述注入窗口中填充牺牲层后的剖面示意图。参照图2e，执行步骤S5，在所述隔离沟槽101和所述注入窗口110a中填充牺牲层130，所述牺牲层130的上表面不高于所述第一掩模层110的上表面。牺牲层130用于在后续进行离子注入时阻挡离子注入到隔离沟槽101的底部，但优选的，所述牺牲层130可优选在一定厚度范围内时仍能使注入离子穿透，也即，随着厚度逐渐增加，牺牲层130对注入离子的阻挡作用逐渐增强。牺牲层130优选采用后续容易去除的材料。本实施例中，牺牲层130材料例如是光刻胶，牺牲层130的材料还可以选用碳化硅或无定型碳。由于注入窗口110a的面积大于隔离沟槽101的开口面积，因而对应覆盖于半导体衬底100被注入窗口110a暴露的部分上表面100a的牺牲层130部分的厚度较小，容易被注入离子穿透。本实施例中，牺牲层130的上表面例如与剩余的第一掩模层110的上表面齐平。
图2f是依照本发明实施例的隔离结构的制作方法对半导体衬底执行离子注入时的剖面示意图。参照图1和图2f，执行步骤S6，执行离子注入，以在所述半导体衬底100的顶部对应于半导体衬底100的部分上表面100a形成离子注入区20。
具体的，所述离子注入可以沿半导体衬底100上表面的法线方向朝向半导体衬底100方向进行。所述离子注入的注入源可以为硼离子，例如BF2或B，注入能量约2KeV至40KeV，例如15KeV，注入剂量约5×1012至5×1013离子/平方厘米，例如约1×1013离子/平方厘米。在另外的实施例中，所述离子注入的注入源也可以为碳离子、氟离子、氮离子中的一种或多种，所述离子注入的注入能量也可以选在4KeV至20KeV范围，注入剂量也可以选在1×1013至1×1014离子/平方厘米范围，例如约5×1013离子/平方厘米。
本实施例中，由于剩余的第一掩模层110可以保护隔离区10之间除部分上表面100a以外的区域，而填充于隔离沟槽101中的牺牲层130也具有阻挡离子注入至隔离沟槽101底部的作用。而对于半导体衬底100被注入窗口110a暴露并被牺牲层130覆盖的部分上表面100a，注入离子可较好地穿过该较薄的牺牲层130部分，进入半导体衬底100中形成离子注入区20。所形成的离子注入区20有助于改善在隔离区10之间的区域(或有源区)进行离子注入并制作半导体器件时，离子注入剂量在靠近隔离区处会受到损失的问题。例如在制作MOS晶体管时，上述离子注入区20可以弥补沟道的靠近隔离结构130的角部处的离子由于隔离效应、退火效应等导致的注入剂量损失。
图2g是依照本发明实施例的隔离结构的制作方法去除牺牲层后的剖面示意图。图2h是依照本发明实施例的隔离结构的制作方法在隔离沟槽和注入窗口填充隔离介质后的剖面示意图。图2i是依照本发明实施例的隔离结构的制作方法在形成隔离结构后的剖面示意图。重点参照图2g至图2i，本实施例的隔离结构的制作方法还包括步骤S7，去除所述牺牲层130，并在所述隔离沟槽101中填充隔离介质102以形成隔离结构140。
作为示例，步骤S7具体可包括以下过程。
首先，参照图2g，去除牺牲层130。去除牺牲层130可采用干法蚀刻、湿法蚀刻或者它们的组合。例如，可采用氧等离子灰化工艺去除包括光刻胶的牺牲层130。在去除牺牲层130后，隔离沟槽101和注入窗口110a恢复为未填充状态。
然后，参照图2h，填充隔离介质102至隔离沟槽101和注入窗口110a中。所述隔离介质102例如是氧化硅，形成隔离介质102可选的方法例如等离子体增强化学气相沉积(PECVD)、旋转涂布(SOD)、流动式化学气相沉积(FCVD)、原子层沉积(ALD)等。隔离介质102也可以覆盖于第一掩模层110的上表面。根据工艺需要，在沉积隔离介质102之前，可以先在隔离沟槽201的内壁形成沟槽氧化层(未示出)，这样可以对隔离沟槽201进行氧化修复，提高隔离介质102的填充效果。沟槽氧化层的形成方法例如是热氧化工艺或沉积工艺。
接着，参照图2i，去除位于所述半导体衬底100上方的隔离介质102以及第一掩模层110。去除第一掩模层110以及位于半导体衬底100表面上方的隔离介质102可以选用干法刻蚀、湿法刻蚀、化学机械抛光(CMP)工艺中的至少一种，使剩余的隔离介质102填满隔离沟槽101，从而在隔离区10形成了隔离结构140。隔离结构140例如是浅沟槽隔离结构(STI)。后续可在隔离结构140之间的有源区进行其他离子注入，例如阱注入、沟道注入、阈值电压调整注入等，并制作各种诸如MOS晶体管、存储单元(存储器)等半导体器件，此处不再赘述。
综上所述，利用本发明实施例的隔离结构的制作方法，在形成隔离结构140的过程中，还在半导体衬底100的顶部邻接隔离结构140的区域形成了离子注入区20，由于离子注入区20增加了该区域的离子浓度，从而可有效改善针对隔离结构之间的有源区在制作半导体器件时，由于离子注入剂量在靠近隔离结构处会受到损失、导致半导体器件性能不稳定甚至失效的问题，有助于提升半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种隔离结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中布置有隔离区，并且在所述半导体衬底的上表面上形成有沿着远离所述半导体衬底上表面的方向依次叠加的第一掩模层和第二掩模层；
刻蚀所述第二掩模层、所述第一掩模层以及所述半导体衬底，以对应于所述隔离区在所述半导体衬底中形成隔离沟槽；
进行选择性刻蚀以侧向去除部分所述第一掩模层，使所述第一掩模层中位于所述隔离沟槽上方的开口扩大并构成注入窗口，所述注入窗口的开口尺寸大于所述隔离沟槽的开口尺寸，所述注入窗口中暴露有所述半导体衬底与所述隔离沟槽的侧壁相邻接的部分上表面；
去除所述第二掩模层；
在所述隔离沟槽和所述注入窗口中填充牺牲层，所述牺牲层的上表面不高于所述第一掩模层的上表面；
执行离子注入，以在所述半导体衬底顶部对应于所述部分上表面形成离子注入区；以及
去除所述牺牲层并在所述隔离沟槽中填充隔离介质以形成隔离结构。
2.如权利要求1所述的隔离结构的制作方法，其特征在于，在所述隔离沟槽中填充隔离介质以形成隔离结构的步骤包括：
在所述隔离沟槽和所述注入窗口中均填满隔离介质，所述隔离介质还覆盖所述第一掩模层的上表面；以及
去除位于所述半导体衬底上方的隔离介质以及第一掩模层。
3.如权利要求2所述的隔离结构的制作方法，其特征在于，去除位于所述半导体衬底上方的隔离介质以及第一掩模层的方法为化学机械研磨、干法刻蚀或者它们的组合。
4.如权利要求1所述的隔离结构的制作方法，其特征在于，所述牺牲层的上表面与所述第一掩模层的上表面齐平。
5.如权利要求1所述的隔离结构的制作方法，其特征在于，所述第一掩模层的厚度为
Figure FDA0001865797070000011
6.如权利要求1至5任一项所述的隔离结构的制作方法，其特征在于，在执行离子注入的步骤中，离子的注入能量为2KeV～40KeV。
7.如权利要求1至5任一项所述的隔离结构的制作方法，其特征在于，所述选择性刻蚀采用湿法刻蚀。
8.如权利要求1至5任一项所述的隔离结构的制作方法，其特征在于，在进行选择性刻蚀的步骤中，被暴露的所述半导体衬底的部分上表面的宽度为
Figure FDA0001865797070000021
9.如权利要求1至5任一项所述的隔离结构的制作方法，其特征在于，所述第一掩模层的材料包括氧化硅，所述第二掩模层的材料包括氮化硅。
10.如权利要求1至5任一项所述的隔离结构的制作方法，其特征在于，所述牺牲层的材料包括光刻胶、碳化硅和无定型碳中的至少一种。
CN201811354793.1A 2018-11-14 2018-11-14 隔离结构的制作方法 Active CN111192850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811354793.1A CN111192850B (zh) 2018-11-14 2018-11-14 隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811354793.1A CN111192850B (zh) 2018-11-14 2018-11-14 隔离结构的制作方法

Publications (2)

Publication Number Publication Date
CN111192850A true CN111192850A (zh) 2020-05-22
CN111192850B CN111192850B (zh) 2023-04-07

Family

ID=70710462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811354793.1A Active CN111192850B (zh) 2018-11-14 2018-11-14 隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN111192850B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289805A (zh) * 2020-10-29 2021-01-29 长江存储科技有限责任公司 凹槽结构的制作方法、三维nand存储器及其制作方法
CN112687701A (zh) * 2020-12-24 2021-04-20 长江存储科技有限责任公司 三维存储器及其形成方法
CN113394160A (zh) * 2021-05-14 2021-09-14 上海华力集成电路制造有限公司 半导体器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562697B1 (en) * 2002-03-07 2003-05-13 Samsung Electronics Co., Ltd. Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures
US20050012173A1 (en) * 2003-07-14 2005-01-20 Yi-Ming Sheu Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101937847A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107591324A (zh) * 2017-08-24 2018-01-16 西安电子科技大学 结终端扩展终端结构的制备方法及结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562697B1 (en) * 2002-03-07 2003-05-13 Samsung Electronics Co., Ltd. Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures
US20050012173A1 (en) * 2003-07-14 2005-01-20 Yi-Ming Sheu Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101937847A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107591324A (zh) * 2017-08-24 2018-01-16 西安电子科技大学 结终端扩展终端结构的制备方法及结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289805A (zh) * 2020-10-29 2021-01-29 长江存储科技有限责任公司 凹槽结构的制作方法、三维nand存储器及其制作方法
CN112687701A (zh) * 2020-12-24 2021-04-20 长江存储科技有限责任公司 三维存储器及其形成方法
WO2022135084A1 (zh) * 2020-12-24 2022-06-30 长江存储科技有限责任公司 三维存储器及其形成方法
CN113394160A (zh) * 2021-05-14 2021-09-14 上海华力集成电路制造有限公司 半导体器件的制作方法
CN113394160B (zh) * 2021-05-14 2023-04-04 上海华力集成电路制造有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
CN111192850B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US10998235B2 (en) FinFET with sloped surface at interface between isolation structures and manufacturing method thereof
US8822304B2 (en) Isolation structure profile for gap filing
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
CN111192850B (zh) 隔离结构的制作方法
US6274471B1 (en) Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique
TW201724217A (zh) 半導體結構與其製造方法
US10804281B2 (en) Anti-dishing structure for embedded memory
US10224204B1 (en) Method of manufacturing integrated circuit device
US20080032483A1 (en) Trench isolation methods of semiconductor device
US20190189511A1 (en) Contact structure and associated method for flash memory
CN110970345A (zh) 半导体结构及制备方法
US20050205945A1 (en) Field effect transistor and method of manufacturing same
US7232727B2 (en) Method for fabricating semiconductor device with recessed channel region
CN111192849B (zh) 半导体结构的形成方法
US10755932B2 (en) Method of manufacturing integrated circuit device
CN111244175B (zh) 电路器件及其形成方法
CN108010835B (zh) 一种半导体器件及其制作方法、电子装置
US7378703B2 (en) Semiconductor device having step gates and method for fabricating the same
US7387921B2 (en) Method of manufacturing semiconductor device
US6835641B1 (en) Method of forming single sided conductor and semiconductor device having the same
US9997524B2 (en) Semiconductor memory device and manufacturing method thereof
US20050014344A1 (en) Method of forming well in semiconductor device
CN107731685B (zh) 半导体结构的形成方法
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR100866113B1 (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant