CN107123669A - 一种碳化硅功率器件终端结构 - Google Patents
一种碳化硅功率器件终端结构 Download PDFInfo
- Publication number
- CN107123669A CN107123669A CN201710508421.9A CN201710508421A CN107123669A CN 107123669 A CN107123669 A CN 107123669A CN 201710508421 A CN201710508421 A CN 201710508421A CN 107123669 A CN107123669 A CN 107123669A
- Authority
- CN
- China
- Prior art keywords
- type
- type ion
- region
- terminal structure
- ion implanting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 52
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 150000002500 ions Chemical class 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000002347 injection Methods 0.000 claims abstract description 25
- 239000007924 injection Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 16
- 229910052906 cristobalite Inorganic materials 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052682 stishovite Inorganic materials 0.000 claims description 16
- 229910052905 tridymite Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 description 41
- 230000015556 catabolic process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种碳化硅功率器件终端结构，包括从下至上依次层叠设置的阴极、N+衬底、N缓冲层、N‑漂移区、阶梯形的P型区、阳极；P型区通过两次干法刻蚀形成两区刻蚀型JTE；N‑漂移区内部上方设有P型离子注入区，P型离子注入区的注入左边界与P型区的两区刻蚀JTE左边界重合，终端结构末端以P型离子注入环结束，P型离子注入区与P型离子注入环通过一次P型离子注入同时实现；本发明只需要增加一次离子注入工艺即可实现刻蚀注入型终端结构，工艺简单、工艺选择窗口大，有效降低了终端结构对离子注入剂量与钝化层界面电荷的敏感度，提高了终端效率，提高了器件的稳定性与可靠性。
Description
技术领域
本发明属于高功率半导体器件技术领域，涉及一种碳化硅功率器件终端结构。
背景技术
宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体的碳化硅和氮化镓具有更大的禁带宽度和临界击穿电场，较为适合制造高温大功率半导体器件。目前，碳化硅功率器件是国际上的研发热点。
为了提高器件的反向耐压，减小所谓的电场集中效应，在高压器件中，需要采用结终端(edge termination)技术来调制器件内部耐压区的电场分布。常用的碳化硅器件边缘终端结构有场限环(field limiting ring，FLR)、结终端延伸(junction terminationextension，JTE)和场板(field plate，FP)等。
场限环(FLR)是一种常用的功率器件边缘终端结构，该结构可以和器件主结区同时制作，因而制造步骤简单，成本低廉。然而，场限环需要精确设计环间距与环宽，微小的偏差可能导致击穿电压大幅下降，此外，场限环结构对于SiC/SiO2界面电荷非常敏感,而SiC/SiO2界面界面具有比硅器件更大的电荷密度，导致单一的场限环结构很难承受较高的电压。
结终端延伸(JTE)是一种比较容易制作的功率器件边缘终端结构。对SiC来讲，可以通过离子注入来实现结终端延伸结构。然而，结终端延伸对注入剂量变化非常敏感，需要对有注入剂量(dose)严格控制。而且，增加的光刻和注入步骤会增加制造成本。此外，SiC离子注入需要极高的温度进行激活退火，即使在退火温度在1600度时Al离子的激活率也很低，这直接导致了JTE有效注入剂量的降低，器件的击穿特性退化，同时反过来高温退火过程会降低器件的良率。另一方面，SiC与钝化层的界面存在与JTE剂量相当的固定电荷，这些电荷的存在会改变JTE的有效剂量，进而使器件提前击穿。
场板(FP)也是一种在Si功率器件设计中常用的终端结构。其原理是通过金属场板来调制SiC中的电场以实现更高的击穿电压。这种结构应用于最高电场强度相对较低的硅器件中，具有良好的效果。然而，在碳化硅功率器件中，碳化硅在发生击穿时最高电场强度可达3MV/cm，使得氧化层中具有极高的电场，导致氧化层比SiC提前击穿。因此，单一的场板终端结构在SiC功率器件中很少看到。
考虑到上述传统结终端结构的弊端，刻蚀型台面终端被提出，采用刻蚀SiC外延，避免了离子注入极后续的高温退火问题，然而，与传统单区注入型JTE一样，刻蚀型JTE对剂量极其敏感。对于电压等级更高的SiC器件，往往采用多区JTE形成所谓的多区效应，降低工艺偏差对终端效率的影响。此外，SiC与钝化层的界面存在大量的固定电荷，这些电荷的存在会改变JTE等终端的有效剂量，进而使器件提前击穿。因此，高压SiC器件结终端的设计需要着重考虑工艺偏差对终端效率的影响，具体来说，就是要降低JTE对剂量与钝化层界面电荷的敏感度。
发明内容
本发明所要解决的技术问题，就是针对目前的结终端技术不能满足SiC高压功率器件设计要求的不足，提供一种适用于SiC高压器件的新型多区刻蚀注入型JTE结构。
为实现上述发明目的，本发明技术方案如下：
一种碳化硅功率器件终端结构，包括从下至上依次层叠设置的阴极、N+衬底、N缓冲层、N—漂移区、阶梯形的P型区、阳极；所述P型区通过两次干法刻蚀形成两区刻蚀型JTE；其特征在于：N—漂移区内部上方设有P型离子注入区，P型离子注入区的注入左边界与P型区的两区刻蚀JTE左边界重合，两区刻蚀JTE左边界为P型区左侧第一个台面的左边缘，P型离子注入区的右边界位于P型离子注入环的左侧，终端结构末端以P型离子注入环结束，所述P型离子注入环至少为3个，P型离子注入区与P型离子注入环通过一次P型离子注入同时实现；SiO2钝化层位于P型区、P型离子注入区、P型离子注入环与N—漂移区的上方。
作为优选方式，所述P型区与N—漂移区的掺杂浓度分别为2×1017cm-3、2.5×1015cm-3。
作为优选方式，所述P型离子注入区与P型离子注入环的注入深度为1um。
作为优选方式，所述P型离子注入区与P型离子注入环的剂量范围为：3×1012～11×1012cm-2。
本发明总的技术方案，与传统两区刻蚀终端结构相比，本发明主要是在P型区的两区刻蚀终端的基础上通过P型离子注入形成P型离子注入区与P型离子注入环，且P型离子注入区的注入左边界与P型区的两区刻蚀JTE左边界重合，且终端结构末端以P型离子注入环结束，由于P型区的两区刻蚀终端的存在，离子注入后P型区的两区刻蚀终端下方的N—漂移区中，P型注入杂质呈阶梯状分布，因此具有所谓的多区JTE效应。将SiC表面的击穿点引入体内，此外，离子注入后电场集中点从SiC/SiO2界面转移到SiC体内，降低了SiC/SiO2界面的电场，降低了高压器件对钝化层的要求，提高了器件反向工作的可靠性。与传统的刻蚀型JTE相比，本发明提出的刻蚀注入型JTE对SiC/SiO2界面电荷敏感度大大降低，这主要是因为离子注入后使得原来的台面JTE剂量增加，可以屏蔽掉部分界面电荷对终端效率的影响。
进一步的，所述P型区与N-漂移区的掺杂浓度分别为2×1017cm-3、2.5×1015cm-3。
进一步的，所述P型离子注入区与P型离子注入环的注入深度为1um。
进一步的，所述P型离子注入区与P型离子注入环的剂量范围为：3×1012～11×1012cm-2。
本发明的有益效果为：相比于传统两区刻蚀终端结构，本发明只需要增加一次离子注入工艺即可实现刻蚀注入型终端结构，具有工艺简单、工艺选择窗口大的优点，有效降低了终端结构对离子注入剂量与钝化层界面电荷的敏感度，提高了终端效率。此外，该新型多区刻蚀注入型JTE结构将电场集中点从SiC/SiO2界面引入到SiC体内，降低了击穿时SiC表面与SiO2层中的电场，提高了器件的稳定性与可靠性。
附图说明
图1是传统双区刻蚀型终端的结构示意图；
图2是本发明一种碳化硅功率器件终端的结构示意图；
图3是本发明结构在传统双区刻蚀型终端基础上进行离子注入的工艺示意图；
图4是本发明结构与传统双区刻蚀型终端结构击穿电压与刻蚀台阶高度关系图；
图5是本发明结构与传统双区刻蚀型终端结构击穿电压与界面固定电荷关系图；
图6是本发明结构与传统双区刻蚀型终端结构在击穿时电场分布图；
图7是本发明结构在不同界面电荷影响下的电场分布图；
图8(a)是传统双区刻蚀型终端结构击穿时电场分布的仿真图。
图8(b)是本发明结构击穿时电场分布的仿真图。
其中，1为阳极、2为P型区、3为P型离子注入区、4为P型离子注入环、5为N—漂移区、6为N缓冲层、7为N+衬底、8为阴极、9为SiO2钝化层，10为两区刻蚀JTE左边界。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
为了提高器件的反向耐压，减小所谓的电场集中效应，结合SiC材料本身的特点，刻蚀型终端被应用在SiC高压器件的设计中。为了提高终端的效率，使得器件不提前击穿，往往采用多步刻蚀形成多区终端结构，但是刻蚀的次数越多也就意味着掩膜版数量的增加，增加了器件的制造成本，因此刻蚀次数不宜过多。影响终端效率的主要因素可以归结为两个方面：
1)终端制作的工艺窗口太小；
2)SiC/SiO2界面固定电荷密度太高。
因素1是所有终端结构都会面临的问题：终端区掺杂的剂量必须得到精确设计，保证一定的终端效率，避免器件提前击穿。具有常规终端结构的器件在实际制备的过程中可操控的工艺窗口极小，工艺中稍有偏差，器件的击穿特性可能大幅下降。
因素2取决于现有的材料生长及工艺水平，直到目前为止，采用SiO2作为SiC钝化介质的器件仍存在与终端掺杂浓度相当的固定界面电荷，这些固定界面电荷会极大地影响SiC功率器件的终端效率。此外，在碳化硅功率器件中，碳化硅在发生击穿时最高电场强度可达3MV/cm，使得氧化层中具有极高的电场，因此在反向工作模式下需要最大程度地降低氧化层中的电场。
本发明在传统两区刻蚀终端的基础上通过P型离子注入形成具有多区调制效应的刻蚀注入型终端结构，具有工艺简单、工艺选择窗口大的优点，有效降低了终端结构对离子注入剂量与钝化层界面电荷的敏感度，提高了终端效率。此外，该新型多区刻蚀注入型JTE结构将电场集中点从SiC/SiO2界面引入到SiC体内，降低了击穿时SiC表面与SiO2层中的电场，提高了器件的稳定性与可靠性。
图1是传统双区刻蚀型终端的结构示意图。
图2是本发明一种碳化硅功率器件终端的结构示意图，包括从下至上依次层叠设置的阴极8、N+衬底7、N缓冲层6、N—漂移区5、阶梯形的P型区2、阳极1；所述P型区2通过两次干法刻蚀形成两区刻蚀型JTE；N—漂移区5内部上方设有P型离子注入区3，P型离子注入区3的注入左边界与P型区2的两区刻蚀JTE左边界10重合，两区刻蚀JTE左边界10为P型区2左侧第一个台面的左边缘，P型离子注入区3的右边界位于P型离子注入环4的左侧，终端结构末端以P型离子注入环4结束，所述P型离子注入环4至少为3个，P型离子注入区3与P型离子注入环4通过一次P型离子注入同时实现；SiO2钝化层9位于P型区2、P型离子注入区3、P型离子注入环4与N—漂移区5的上方。
图3是本发明结构在传统双区刻蚀型终端基础上进行离子注入的工艺示意图。从图中可以看出，经过一次离子注入后，传统的两区JTE变成了三区JTE，且刻蚀台面JTE的下方注入的P型杂质呈梯形分布，成功地在SiC体内创造了电场集中点，使得电场峰值能够顺利地随工艺参数与界面电荷的变化发生移动，避免了器件的提前击穿。对于本发明结构，为了能进一步扩展离子注入剂量的工艺窗口，在离子注入时一同形成了多个浮空的P型环。
下面将结合仿真得到的数据和物理原理，对本发明的有益效果进行分析。
仿真过程中N—漂移区5的厚度设置为30um，掺杂浓度设置为2.5×1015cm-3。P型区2掺杂浓度设置为2×1017cm-3，厚度设置为1um以避免穿通。双区JTE两个台面长度均为60um。注入刻蚀型JTE终端长度为114um，形成的三区台面的长度均为30um，外环的宽度均为5um，环间距分别为2、3、4um。所述P型离子注入区3与P型离子注入环4的注入深度为1um。所述P型离子注入区3与P型离子注入环4的剂量范围为：3×1012～11×1012cm-2。
图4是本发明结构与传统双区刻蚀型终端结构击穿电压与刻蚀台阶高度关系图。从图中可以看出，本发明结构的击穿电压基本上不随两个台阶高度发生变化，而传统结构的击穿电压对两个台阶高度较为敏感，说明了发明结构有效降低了终端结构对工艺窗口的敏感度，提高了结终端对工艺偏差的容忍余量，因此提高了终端效率。
图5是本发明结构与传统双区刻蚀型终端结构击穿电压与界面固定电荷关系图。从图中可以看出，无论是正的界面固定电荷还是负的界面电荷，本发明结构击穿电压的稳定明显高于传统结构。仿真结果发现，在保证击穿电压高于理想平行平面结击穿电压的90％的情况下，本发明多区刻蚀注入型终端结构可以允许的最大正界面电荷密度可达4.5×1012cm-2，这主要是因为离子注入后使得原来的刻蚀台面JTE剂量增加，可以屏蔽掉部分正的界面电荷对终端剂量的负面影响。
图6是本发明结构与传统双区刻蚀型终端结构在击穿时电场分布图。可以看到，在击穿时本发明结构相比于传统双区刻蚀型终端结构的电场峰值基本上不变，但是位置发生了变化。这主要是因为离子注入在传统刻蚀JTE的下方形成了新的电场集中点。此外，本发明结构的末端并未出现传统结构中的高电场尖峰现象，这提高了器件耐压的可靠性与器件的良率。这主要归功于末端三个浮空P环的电场调制作用。
图7是本发明结构在不同界面电荷影响下的电场分布图。从图中可以看出，对于注入刻蚀型JTE，界面电荷从正向负变化时，电场峰值位置从主结附近逐渐向外环方向移动，当界面负电荷为-6×1012cm-2时，电场峰值出现在外环处，当负电荷再增加时，外环的电场不再增加，因为钝化层中大量的负电荷会协助JTE耗尽N型轻掺杂区，削弱外环处电场集中现象。
图8(a)和图8(b)分别是传统双区刻蚀型终端结构与本发明结构击穿时电场分布的仿真图。双区刻蚀型终端存在三个电场集中点，因此在击穿时电场峰值均小于单区JTE，钝化层SiO2中的最大电场为2.5MV/cm。SiO2中电场最小的是本发明提出的刻蚀注入型终端结构，由于离子注入将SiC/SiO2界面电场集中点引入SiC体内，SiO2中的电场大大降低，在保持击穿电压为3950V时SiO2中最大电场仅为1.3MV/cm，钝化层较小的电场提高了钝化的可靠性，保证器件不会由于钝化问题降低击穿电压。此外，离子注入形成了多个电场集中点，形成了所谓的多区效应，可以使得器件在击穿时电场峰值大为降低，并且电场峰值的位置可以随着工艺偏差的影响发生移动，这一特性为工艺的偏差提供了很大的容量。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种碳化硅功率器件终端结构，包括从下至上依次层叠设置的阴极(8)、N+衬底(7)、N缓冲层(6)、N—漂移区(5)、阶梯形的P型区(2)、阳极(1)；所述P型区(2)通过两次干法刻蚀形成两区刻蚀型JTE；其特征在于：N—漂移区(5)内部上方设有P型离子注入区(3)，P型离子注入区(3)的注入左边界与P型区(2)的两区刻蚀JTE左边界(10)重合，两区刻蚀JTE左边界(10)为P型区(2)左侧第一个台面的左边缘，P型离子注入区(3)的右边界位于P型离子注入环(4)的左侧，终端结构末端以P型离子注入环(4)结束，所述P型离子注入环(4)至少为3个，P型离子注入区(3)与P型离子注入环(4)通过一次P型离子注入同时实现；SiO2钝化层(9)位于P型区(2)、P型离子注入区(3)、P型离子注入环(4)与N—漂移区(5)的上方。
2.根据权利要求1所述的一种碳化硅功率器件终端结构，其特征在于：所述P型区(2)与N—漂移区(5)的掺杂浓度分别为2×1017cm-3、2.5×1015cm-3。
3.根据权利要求1所述的一种碳化硅功率器件终端结构，其特征在于：所述P型离子注入区(3)与P型离子注入环(4)的注入深度为1um。
4.根据权利要求1所述的一种碳化硅功率器件终端结构，其特征在于：所述P型离子注入区(3)与P型离子注入环(4)的剂量范围为：3×1012～11×1012cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710508421.9A CN107123669B (zh) | 2017-06-28 | 2017-06-28 | 一种碳化硅功率器件终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710508421.9A CN107123669B (zh) | 2017-06-28 | 2017-06-28 | 一种碳化硅功率器件终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107123669A true CN107123669A (zh) | 2017-09-01 |
| CN107123669B CN107123669B (zh) | 2020-03-17 |
Family
ID=59720100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710508421.9A Active CN107123669B (zh) | 2017-06-28 | 2017-06-28 | 一种碳化硅功率器件终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107123669B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731905A (zh) * | 2017-09-26 | 2018-02-23 | 中国科学院微电子研究所 | 一种碳化硅功率器件终端结构及其制作方法 |
| CN109326637A (zh) * | 2018-10-17 | 2019-02-12 | 杭州电子科技大学 | 一种高压功率器件的阶梯结终端扩展结构 |
| CN109950300A (zh) * | 2019-03-04 | 2019-06-28 | 中国工程物理研究院电子工程研究所 | 基于漂移区阶梯刻蚀的双向耐压功率器件逆向终端结构 |
| CN111755497A (zh) * | 2018-06-14 | 2020-10-09 | 北京世纪金光半导体有限公司 | 一种jte和掩埋flr复合终端结构功率器件及其制备方法 |
| CN112349770A (zh) * | 2020-09-30 | 2021-02-09 | 湖南大学 | 一种碳化硅功率器件复合终端结构及其制备方法 |
| CN112563250A (zh) * | 2020-11-29 | 2021-03-26 | 中国电子科技集团公司第五十五研究所 | 一种多颗芯片同时制备封装使用的方法 |
| CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
| CN114823857A (zh) * | 2022-04-27 | 2022-07-29 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070246791A1 (en) * | 2006-04-20 | 2007-10-25 | Hans-Joachim Schulze | Power Semiconductor Device |
| CN102479807A (zh) * | 2010-11-26 | 2012-05-30 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN104134703A (zh) * | 2014-08-08 | 2014-11-05 | 上海安微电子有限公司 | 一种低漏电低正向压降肖特基二极管结构及其制备方法 |
-
2017
- 2017-06-28 CN CN201710508421.9A patent/CN107123669B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070246791A1 (en) * | 2006-04-20 | 2007-10-25 | Hans-Joachim Schulze | Power Semiconductor Device |
| CN102479807A (zh) * | 2010-11-26 | 2012-05-30 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN104134703A (zh) * | 2014-08-08 | 2014-11-05 | 上海安微电子有限公司 | 一种低漏电低正向压降肖特基二极管结构及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| P.A. LOSEE, S. K. BALACHANDRAN, L. ZHU, C. LI, J. SEILER, T. P.: "High-Voltage 4H-Sic PiN Rectifiers with Single-Implant, Multi-Zone JTE Termination", 《2004 PROCEEDINGS OF THE 16TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS》 * |
| X. LI, K. TONE, L. FURSIN, J.H. ZHAO, T. BURKE,P. ALEXANDROV, M.: "Multistep junction termination extensioin for Sic power devices", 《ELECTRONICS LETTERS》 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731905A (zh) * | 2017-09-26 | 2018-02-23 | 中国科学院微电子研究所 | 一种碳化硅功率器件终端结构及其制作方法 |
| CN111755497A (zh) * | 2018-06-14 | 2020-10-09 | 北京世纪金光半导体有限公司 | 一种jte和掩埋flr复合终端结构功率器件及其制备方法 |
| CN109326637A (zh) * | 2018-10-17 | 2019-02-12 | 杭州电子科技大学 | 一种高压功率器件的阶梯结终端扩展结构 |
| CN109950300A (zh) * | 2019-03-04 | 2019-06-28 | 中国工程物理研究院电子工程研究所 | 基于漂移区阶梯刻蚀的双向耐压功率器件逆向终端结构 |
| CN109950300B (zh) * | 2019-03-04 | 2021-12-10 | 中国工程物理研究院电子工程研究所 | 基于漂移区阶梯刻蚀的双向耐压功率器件逆向终端结构 |
| CN112349770A (zh) * | 2020-09-30 | 2021-02-09 | 湖南大学 | 一种碳化硅功率器件复合终端结构及其制备方法 |
| CN112563250A (zh) * | 2020-11-29 | 2021-03-26 | 中国电子科技集团公司第五十五研究所 | 一种多颗芯片同时制备封装使用的方法 |
| CN112563250B (zh) * | 2020-11-29 | 2022-07-22 | 中国电子科技集团公司第五十五研究所 | 一种多颗芯片同时制备封装使用的方法 |
| CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
| CN114823857A (zh) * | 2022-04-27 | 2022-07-29 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
| CN114823857B (zh) * | 2022-04-27 | 2023-06-27 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107123669B (zh) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107123669A (zh) | 一种碳化硅功率器件终端结构 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN105304696B (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN107799582A (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108598150B (zh) | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 | |
| CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN102623513A (zh) | 用于快速开关的带有可控注入效率的二极管结构 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
| CN103022154B (zh) | 一种快速恢复二极管及制造方法 | |
| CN106898638A (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN107731898A (zh) | 一种cstbt器件及其制造方法 | |
| KR100297703B1 (ko) | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 | |
| CN104009087B (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN112397593B (zh) | 半导体器件及制造方法 | |
| KR20040071722A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN112349771A (zh) | 一种碳化硅器件埋层型终端结构及其制备方法 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN107731905A (zh) | 一种碳化硅功率器件终端结构及其制作方法 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN109273529A (zh) | Mos型功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20170901 Assignee: Zhuhai Gree Electronic Components Co.,Ltd. Assignor: University of Electronic Science and Technology of China Contract record no.: X2023980043023 Denomination of invention: A Terminal Structure for Silicon Carbide Power Devices Granted publication date: 20200317 License type: Common License Record date: 20231008 |
|
| EE01 | Entry into force of recordation of patent licensing contract |