CN103346155B - 一种超势垒整流器件及其制造方法 - Google Patents

Abstract

本发明公开了一种超势垒整流器件，该整流器件保留了现有肖特基势垒整流器件的特点且具有MOS结构，并且在位于栅极下方的第一导电类型漂移区顶部设置第二导电类型浅注入区，在接正向电压时，该第二导电类型注入区并不影响电流的导通，从而不影响正向压降Vf，而当接反向电压时，该第二导电类型注入区可快速夹断电流，使Ir更小，反向恢复又快又软。另外本发明也提供一种制备该器件的方法，该方法工艺简单，制造成本低，工艺窗口大。

Description

一种超势垒整流器件及其制造方法

技术领域

本发明涉及一种功率半导体器件，特别是指一种超势垒整流器件以及该整流器件的制造方法。

背景技术

功率半导体整流器件包含有肖特基二极管，肖特基二极管是以贵金属（如金、银、铂、钛、镍、钼等）与半导体接触，以形成异质结势垒而制成的半导体器件。此器件有以下问题：

1）器件的正向压降Vf主要决定于金属与半导体接触势垒，为调节Vf以满足不同应用场合的需求，需调节势垒金属的组成及形成，这导致Vf的调节工艺复杂而难以满足Vf多样性的要求。

2）反向漏电流较大导致反向耗散功率较高，且此问题会随温度的升高而加剧，使其在应用中的可靠性降低。

3）使用贵金属材料，成本高，且由于重金属沾污，其制造工艺与CMOS标准工艺难以兼容。

肖特基二极管的以上不足之处增加了其工艺难度与制造成本，降低了其在应用中的可靠性。

目前中国专利ZL01143693.X与中国专利ZL01800833.X分别公开了一种《制造功率整流器件以改变工作参数的改进方法及所得器件》和一种《制备功率整流器装置以改变操作参数的方法及其制得的装置》，此两种半导体整流器件并不使用肖特基势垒，其发明采用与CMOS工艺兼容的金属层，通过PN结的MOS结构来实现器件的功能，增加了器件制造的兼容性、提高了器件Vf参数的可调节性。

功率半导体整流器的几个重要参数包括正向压降Vf（以下简称Vf）、反向漏电Ir、反向恢复时间Trr和反向恢复的软度。其中Vf、Ir和Trr决定了功率半导体整流器的功耗大小和效率，Vf越低，Ir和Trr越小，器件的功耗越小，效率就越高；而Ir、Trr和反向恢复的软度决定了器件在应用时的可靠性及应用范围，Ir和反向恢复时间越小，反向恢复越软则器件的可靠性就越高，应用范围也就越广。

由上两篇中国专利可以发现其仍存在以下问题；

1）此类的整流器件的P型阱（即专利ZL01143693.X中深P区，专利ZL01800833.X深硼洞穴）决定了其Vf和Ir两个参数，P型阱宽则Vf变大，Ir变小，P型阱窄则Vf变小，Ir变大，即Vf参数和Ir参数存在跷跷板效应，而实际应用时Ir要求在10uA的范围内，则限制了Vf值进一步缩小的空间；

2）该器件沟道长度短（0.25um到0.1um），为得到较好的Ir特性，需要较浓的沟道杂质浓度，则必然带来Vf值的进一步增加，且由于沟道较短，在高温时Ir性能急剧恶化，导致器件功耗进一步增加，可靠性降低；由于该器件沟道长度短、沟道杂质浓度较浓，导致其反向恢复时间长、反向恢复软度硬，则器件功耗大、可靠性降低、应用范围有限；

3）中国专利ZL01143693.X中，器件横向沟道的形成是经过氧化层淀积，氧化层各向同性腐蚀形成倾斜的离子注入掩膜，通过它注入离子形成沟道区的横向缓变PN结，如专利ZL01143693.X中图14A、图14B；专利ZL01800833.X中，器件横向沟道是由光刻胶掩膜来确定的，其中光刻胶掩膜经过两次蚀刻，而且第二次刻蚀使用氧气等离子体等向蚀刻，如ZL01800833.X中图2I；此两种方法工艺都较复杂，另外此两种器件沟道的长度（0.25um到0.1um）取决于腐蚀后掩膜层的尺寸与形貌，而光刻套准精度和腐蚀的条件对刻蚀后掩膜层的尺寸与形貌又影响严重，其沟道长度的工艺窗口较小而导致Vf的工艺窗口小。由于对掩膜层的最小宽度有一定要求，其限制了器件密度的进一步增大，且工艺制造难度大，窗口小，容易造成器件参数波动较大、一致性差等问题，降低了器件在实际应用中的可靠性。

发明内容

本发明所要解决的技术问题是：提供一种超势垒整流器件，该整流器件在保证器件Ir性能的前提下，进一步降低了整流器件的正向压降Vf，减小了器件的反向恢复时间Trr，提高了器件反向恢复的软度，提高了器件的高温特性，增大了器件制造的工艺窗口。

本发明所要解决的另一技术问题是：提供一种超势垒整流器件的制造方法，该制造方法省掉上述复杂的MOS沟道区形成方法，使流程简单化，工艺窗口增大，节省成本。

为解决上述技术问题，本发明的技术方案是：一种超势垒整流器件，在整流器件的截面上包括一半导体基板，该半导体基板的下部为重掺杂的第一导电类型衬底，半导体基板的上部为轻掺杂的第一导电类型漂移区，所述半导体基板的上表面定义为第一表面，半导体基板的下表面定义为第二表面，所述第一表面间隔覆盖有若干个绝缘栅氧化层，每个绝缘栅氧化层上均覆盖有第一电极；所述第一表面未覆盖所述绝缘栅氧化层的区域设置若干个沟槽，该沟槽由第一表面延伸进入第一导电类型漂移区；所述第一导电类型漂移区在沟槽的侧沟沿处设有第一导电类型注入区，所述第一导电类型漂移区上部设有与沟槽数目对应且相互独立的第二导电类型注入区，每个第二导电类型注入区包裹一个沟槽以及对应的第一导电类型注入区；在所述第二导电类型注入区之间设有第二导电类型浅注入区，该第二导电类型浅注入区位于第一导电类型漂移区顶部与所述绝缘栅氧化层底部接触并与所述第二导电类型注入区连接，所述第一表面上及沟槽内设置有第一金属，第一金属与第一电极、第一表面均欧姆接触，所述第二表面上设置有与第二表面欧姆接触的第二金属。

作为一种优选的方案，所述第一导电类型注入区由注入横向扩散形成。

作为一种优选的方案，所述第二导电类型注入区和第二导电类型浅注入区的注入剂量小于第一导电类型注入区注入剂量至少一个数量级。

作为一种优选的方案，所述第一电极为导电多晶硅。

作为一种优选的方案，所述第一金属设有阳极端，所述第二金属设有阴极端。

一种制造权利要求1中超势垒整流器件的方法，其包括

a．提供具有两个相对表面的第一导电类型半导体基板，该第一导电类型半导体基板包括重掺杂的第一导电类型衬底和轻掺杂的第一导电类型漂移区，所述两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面；

b．在所述半导体基板的第一表面上形成绝缘栅氧化层；

c．在所述绝缘栅氧化层上形成第一电极；

d．在所述第一电极上覆盖光刻胶层；

e．选择性的刻蚀所述光刻胶形成间隔布置的光刻胶掩蔽体；

f．以e中形成的光刻胶掩蔽体为阻挡刻蚀第一电极和绝缘栅氧化层直至半导体基板的第一表面；

g．以光刻胶掩蔽体为阻挡注入第一导电类型杂质形成第一导电类型注入区，该第一导电类型注入区两侧横向扩散到绝缘栅氧化层下；

h．以光刻胶掩蔽体为阻挡刻蚀沟槽，该沟槽纵向贯穿第一导电类型注入区直至第一导电类型漂移区内；

i.以光刻胶掩蔽体为阻挡注入第二导电类型杂质形成第二导电类型注入区，该第二导电类型注入区包裹沟槽和第一导电类型注入区；

j．去除光刻胶掩蔽体；

k．于所述半导体基板的第一表面注入第二导电类型杂质在绝缘栅氧化层下形成第二导电类型浅注入区；

l．于所述半导体基板的第一表面淀积第一金属；

m．于所述半导体基板的第二表面淀积第二金属。

具体的，步骤b中绝缘栅氧化层的形成方式为热生长形成。所述步骤c中的第一电极为淀积形成。

采用了上述技术方案后，本发明中的整流器件的效果是：该整流器件在绝缘栅氧化层下设置了第二导电类型浅注入区，反向通电时，第二导电类型浅注入区的存在可快速夹断，在不影响Vf的情况下Ir更小；在同等Ir情况下可调节第二导电类型注入区的宽度，使Vf下降，反向恢复又快又软，提高器件的应用范围和可靠性。

另外，本发明中制造方法的效果是：1.该方法工艺过程简单；2.该方法沟道的形成并不受到到腐蚀后的光刻胶或氧化层掩蔽体尺寸与形貌影响，因此，其工艺窗口大，制造更加简便。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1至图9是本发明实施例的各工序的剖面图；

图10是本发明实施例制造得到的整流器件剖面图；

图11是本发明实施例与现有整流器反向恢复曲线比较图；

附图中：1.第一导电类型衬底；2.第一导电类型漂移区；3.绝缘栅氧化层；4.第一电极；5.光刻胶掩蔽体；6.第一导电类型注入区；7.沟槽；8.第二导电类型注入区；9.第二导电类型浅注入区；10.第一金属；11.第二金属。

具体实施方式

下面通过具体实施例对本发明作进一步的详细描述。

如图10所示，一种超势垒整流器件，在整流器件的截面上包括一半导体基板，该半导体基板的下部为重掺杂的第一导电类型衬底1，半导体基板的上部为轻掺杂的第一导电类型漂移区2,该第一导电类型杂质可以为N型杂质，那么对应的下文提到的第二导电类型杂质则为P型的杂质，反之亦可，本实施例选用的第一导电类型为N型，第二导电类型为P型。所述半导体基板的上表面定义为第一表面，下表面定义为第二表面，所述第一表面间隔覆盖有若干个绝缘栅氧化层3，每个绝缘栅氧化层3上均覆盖有第一电极4，该第一电极4为导电多晶硅，其形成方式为淀积形成。所述第一表面未覆盖所述绝缘栅氧化层3的区域设置若干个沟槽7，即该沟槽7处于相邻的绝缘栅氧化层3之间，该沟槽7由第一表面延伸进入第一导电类型漂移区2，该沟槽7的槽底处于第一导电类型漂移区2中；所述第一导电类型漂移区2在沟槽7的侧沟沿处设有第一导电类型注入区6，该第一导电类型注入区6位于绝缘栅氧化层3的下方，所述第一导电类型漂移区2的上部设有与沟槽7数目对应且相互独立的第二导电类型注入区8，每个第二导电类型注入区8包裹一个沟槽7以及相应的第一导电类型注入区6；在所述第二导电类型注入区8之间设有第二导电类型浅注入区9，该第二导电类型浅注入区9位于第一导电类型漂移区2顶部与所述绝缘栅氧化层3底部接触并与所述第二导电类型注入区8电性连接，所述第一表面上设置有第一金属10，，第一金属10与所述第一电极4、第一表面均欧姆接触。所述第二表面上设置有与第二表面欧姆接触的第二金属11其中，所述第一导电类型注入区6是在注入第一导电类型杂质热处理后横向扩散形成。其中所述第二导电类型注入区8和第二导电类型浅注入区9的注入剂量小于第一导电类型注入区6注入剂量至少一个数量级，避免在形成第二导电类型注入区8和第二导电类型浅注入区9时改变第一导电类型注入区6的的性质。其中，由于第一导电类型为N型，第二导电类型为P型，因而所述第一金属10设有阳极端，所述第二金属11设有阴极端。

一种制造权利要求1中超势垒整流器件的方法，其包括

a．如图1所示，提供具有两个相对表面的第一导电类型半导体基板，该第一导电类型半导体基板包括重掺杂的第一导电类型衬底1和轻掺杂的第一导电类型漂移区2，该第一导电类型选N，所述两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面；

b．如图2所示，在所述半导体基板的第一表面上形成绝缘栅氧化层3，该绝缘栅氧化层3作为MOS结构的栅氧化层，该绝缘栅氧化层3一般为二氧化硅氧化层；其形成方式为热生长方式；

c．在所述绝缘栅氧化层3上形成第一电极4；该第一电极4的形成方式为淀积形成；

d．如图3所示，在所述第一电极4上覆盖光刻胶层；该光刻胶层整体覆盖在第一电极4上；

e．选择性的刻蚀所述光刻胶形成间隔布置的光刻胶掩蔽体5，这样，光刻胶掩蔽体5即可作为后续步骤的阻挡；

f．如图4所示，以e中形成的光刻胶掩蔽体5为阻挡刻蚀第一电极4和绝缘栅氧化层3直至半导体基板的第一表面；光刻胶掩蔽体5的下方则存留着与光刻胶掩蔽体5形状相同的绝缘栅氧化层3和第一电极4。

g．如图5所示，以光刻胶掩蔽体5为阻挡注入第一导电类型杂质形成第一导电类型注入区6，该第一导电类型注入区6两侧横向扩散到绝缘栅氧化层3下，该第一导电类型杂质为N型杂质，如磷或砷；

h．如图6所示，以光刻胶掩蔽体5为阻挡刻蚀沟槽7，该沟槽7纵向贯穿第一导电类型注入区6直至第一导电类型漂移区2内，该沟槽7的刻蚀为各向异性刻蚀，其刻蚀得到的沟槽7的侧壁与光刻胶掩蔽体5平齐，这样，第一导电类型注入区6则被沟槽7去除一部分，而在绝缘栅氧化层3下方的第一导电类型注入区6存留作为MOS结构的源极/漏极；

i.如图7所示，以光刻胶掩蔽体5为阻挡注入第二导电类型杂质形成第二导电类型注入区8，该第二导电类型注入区8包裹沟槽7和第一导电类型注入区6；第二导电类型杂质选P型杂质硼，P型杂质硼的注入剂量应当小于第一导电类型杂质N型磷或砷的注入剂量至少一个数量级，这样在注入P型杂质硼时就不会改变第一导电类型注入区的类型。

j．如图8所示，选择性去除光刻胶掩蔽体5，使第一电极4裸露；

k．如图9所示，在所述半导体基板的第一表面注入第二导电类型杂质在绝缘栅氧化层3下形成第二导电类型浅注入区9，该第二导电类型杂质也为硼，此处硼的注入剂量也应当小于第一导电类型杂质N型磷或砷的注入剂量一个数量级，此时的注入在器件功能区内整体注入第二导电类型杂质，这样，第二导电类型杂质可穿透第一电极4和绝缘栅氧化层3，进入到绝缘栅氧化层3下方的第一导电类型漂移区2从而形成第二导电类型浅注入区9；

l．如图10所示，于所述半导体基板的第一表面淀积第一金属10；

m．于所述半导体基板的第二表面淀积第二金属11。第一金属10上设有阳极端，第二金属11上设有阴极端。

上述制造方法中，第一导电类型注入区6、第二导电类型注入区8和第二导电类型浅注入区9是经注入相应的导电类型杂质后进行热处理激活杂质后形成，此热处理激活步骤可以是最后一次性热处理激活，也可以在每次导电类型杂质注入后热处理激活。

综上所述，该整流器件具有MOS结构，其第一导电类型注入区6为源极/漏极，绝缘栅氧化层3为栅极，而处于绝缘栅氧化层3下方的第二导电类型注入区8部分以及第二导电类型浅注入区9部分为沟道，而半导体基板则为漏极/源极，当整流器件通入正向电压时，由于第一电极4的电压高，因此，在第二导电类型注入区8中的电子会聚集到沟道处，从而使沟道打开，这样，电流则从第一金属10→第一导电类型注入区6→沟道→第一导电类型漂移区2→第一导电类型衬底1→第二金属11，从而使整流器件接通，此时，由于电流的流动特性，正常情况下，第二导电类型浅注入区9并不影响正向压降Vf，而当整流器件通入反向电压时，栅极关闭，此时，第二导电类型浅注入区9可快速夹断电流，使Ir更小，且反向恢复又快又软，如图11所示。当然，若在同等Ir的情况下，该整流器件可进一步降低正向压降Vf，减小了器件的反向恢复时间，提高了器件反向恢复的软度，提高了器件的高温特性，增大了器件制造的工艺窗口。

该器件的制造方法可以省掉上述复杂的MOS沟道区形成方法，使流程简单化，工艺窗口增大，节省成本。该器件保留了现有肖特基势垒整流器件的特点，同时具有正向快速导通，反向漏电流低，正向压降Vf低且可由离子注入剂量和能量自由调节，反向恢复又快又软，提高了器件的应用范围和可靠性、降低了器件的功耗。该器件不需要使用势垒贵金属，制造工艺与CMOS标准工艺兼容。

Claims (8)

1.一种超势垒整流器件，在整流器件的截面上包括一半导体基板，该半导体基板的下部为重掺杂的第一导电类型衬底，半导体基板的上部为轻掺杂的第一导电类型漂移区，所述半导体基板的上表面定义为第一表面，半导体基板的下表面定义为第二表面，其特征在于：所述第一表面间隔覆盖有若干个绝缘栅氧化层，每个绝缘栅氧化层上均覆盖有第一电极；所述第一表面未覆盖所述绝缘栅氧化层的区域设置若干个沟槽，该沟槽由第一表面延伸进入第一导电类型漂移区；所述第一导电类型漂移区在沟槽的侧沟沿处设有第一导电类型注入区，所述第一导电类型漂移区上部设有与沟槽数目对应且相互独立的第二导电类型注入区，每个第二导电类型注入区包裹一个沟槽以及对应的第一导电类型注入区；在所述第二导电类型注入区之间设有第二导电类型浅注入区，该第二导电类型浅注入区位于第一导电类型漂移区顶部与所述绝缘栅氧化层底部接触并与所述第二导电类型注入区连接，所述第一表面上及沟槽内设置有第一金属，第一金属与第一电极、第一表面均欧姆接触，所述第二表面上设置有与第二表面欧姆接触的第二金属。

2.如权利要求1所述的一种超势垒整流器件，其特征在于：所述第一导电类型注入区由注入横向扩散形成。

3.如权利要求2所述的一种超势垒整流器件，其特征在于：所述第二导电类型注入区和第二导电类型浅注入区的注入剂量小于第一导电类型注入区注入剂量至少一个数量级。

4.如权利要求3所述的一种超势垒整流器件，其特征在于：所述第一电极为导电多晶硅。

5.如权利要求4所述的一种超势垒整流器件，其特征在于：所述第一金属设有阳极端，所述第二金属设有阴极端。

6.一种制造权利要求1中超势垒整流器件的方法，其包括

a．提供具有两个相对表面的第一导电类型半导体基板，该第一导电类型半导体基板包括重掺杂的第一导电类型衬底和轻掺杂的第一导电类型漂移区，所述两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面；

b．在所述半导体基板的第一表面上形成绝缘栅氧化层；

c．在所述绝缘栅氧化层上形成第一电极；

d．在所述第一电极上覆盖光刻胶层；

e．选择性的刻蚀所述光刻胶形成间隔布置的光刻胶掩蔽体；

f．以e中形成的光刻胶掩蔽体为阻挡刻蚀第一电极和绝缘栅氧化层直至半导体基板的第一表面；

g．以光刻胶掩蔽体为阻挡注入第一导电类型杂质形成第一导电类型注入区，该第一导电类型注入区两侧横向扩散到绝缘栅氧化层下；

h．以光刻胶掩蔽体为阻挡刻蚀沟槽，该沟槽纵向贯穿第一导电类型注入区直至第一导电类型漂移区内；

i.以光刻胶掩蔽体为阻挡注入第二导电类型杂质后形成第二导电类型注入区，该第二导电类型注入区包裹沟槽和第一导电类型注入区；

j．去除光刻胶掩蔽体；

k．于所述半导体基板的第一表面注入第二导电类型杂质在绝缘栅氧化层下形成第二导电类型浅注入区；

l．于所述半导体基板的第一表面淀积第一金属；

m．于所述半导体基板的第二表面淀积第二金属。

7.如权利要求6所述的制造方法，其特征在于：步骤b中绝缘栅氧化层的形成方式为热生长形成。

8.如权利要求7所述的制造方法，其特征在于：所述步骤c中的第一电极为淀积形成。