CN103337523B - 一种斜沟槽超势垒整流器件及其制造方法 - Google Patents

Abstract

本发明公开了一种既不增加光照次数、又能克服寄生JEFT效应的斜沟槽超势垒整流器件，包括：半导体基板，半导体基板的上部为第一导电类型漂移区，其表面为第一主面，半导体基板的下部为第一导电类型衬底，其表面为第二主面；第一主面上设置有至少一个斜沟槽，在覆盖有绝缘栅氧化层的斜沟槽内填充有导电多晶硅，斜沟槽的周围以及两两相邻斜沟槽之间靠近第一主面处设置有第二导电类型注入区，斜沟槽上边缘与第一主面邻接处设置有第一导电类型注入区；导电多晶硅和第一主面上淀积有第一金属层，第二主面上淀积有第二金属层。本发明还公开了上述斜沟槽超势垒整流器件的制造方法，制造工艺更加简单，工艺窗口大，满足批量生产要求，节约成本约25～30％。

Description

一种斜沟槽超势垒整流器件及其制造方法

技术领域

本发明涉及到一种半导体分立器件及其制造方法，尤其涉及到一种超势垒整流器件及其制造方法。

背景技术

现有的功率半导体整流器件按势垒类型分为两种，一种是肖特基势垒整流器，另一种为集成MOS沟道超势垒整流器件。其中，肖特基整流器件是以贵金属(如金、银、铂、钛、镍、钼等)与半导体接触，以形成肖特基势垒而制成的整流器件。肖特基势垒整流器件由于其正向压降高、反向耐压水平低、反向漏电较大、工艺过程会引起重金属污染等诸多的缺点，已经逐渐被集成MOS沟道超势垒整流器所替代。

集成MOS沟道超势垒整流器件是在并联的多个PN基础上再并联多个MOS单元组成。以第一导电类型N型时为例，如图1所示，器件在正向偏压状态时，N型沟道势垒MOS的栅极与漏极短接为等电位，栅极与源极之间的电势差等同于源极与漏极之间的电势差，集成MOS管在较低正向偏压下开启，形成电流通路；反向偏压状态时，势垒MOS处于截止状态，而集成MOS的PN结快速耗尽承担反偏电压，器件的反向漏电流由PN结决定。这种集成MOS沟道超势垒整流器件完全克服了上述肖特基势垒整流器件的缺点，已被广泛应用于半导体整流器的制造中。

中国专利ZL01143693.X和ZL01800833.X分别公开了一种制造半导体整流器件的方法及所得器件和制造功率整流器装置改变操作参数的方法以及制得的装置，这两件专利给出了当今主流集成MOS超势垒整流器件的结构，即：其中的集成MOS单元采用了平面型结构。平面MOS结构存在寄生JFET电阻，阻止了整流器正向压降VF的进一步降低；且平面MOS结构的沟道区在器件的表面，浪费了晶圆表面的面积，不利于芯片集成度的提高。

中国专利CN201010135350.0公开了一种集成MOS超势垒整流器件的结构及其制造方法，该整流器件中的集成MOS单元采用了沟槽结构(具体结构参见其说明书附图3)，该沟槽结构整流器虽然克服了中国专利ZL01143693.X和ZL01800833.X的平面MOS结构的一些缺点，但其制造的工艺过于复杂，光照次数也由原来的四次(保护环光照、有源区光照、沟槽光照、金属层光照各一次)变成了至少五次(保护环光照、有源区光照、沟槽光照、深孔光照、金属层光照各一次)，众所周知，随着半导体整流器件技术的日益成熟，市场竞争日趋激烈，如何在保证器件性能的前提下降低制造成本已经成为半导体技术人员普遍关注的问题，在半导体制程中，光照的次数决定了制造成本，降低成本的关键在于如何在保证器件性能的前提下尽量缩减光照的次数；由于中国专利CN201010135350.0所公开的整流器件在制造过程中，不但增加了光照次数，而且，还多出了注入、热扩散、深孔刻蚀等多步工艺，使得制造成本增加了约25-30％；此外，其P-和P+阱决定了器件的Ir和Vf特性，尤其是p+阱深度，如果P+阱深度超过沟槽深度，则沟槽并不能消除JEFT效应，P+阱之间仍然存在JEFT效应，如果P+深度浅于沟槽深度，则P+与沟槽之间存在JEFT效应，只有当P+深度与沟槽深度相当时，JEFT效应才会一定程度上有所降低，这就造成了工艺窗口和设计窗口小且效果不明显，较难大量生产等问题。

发明内容

本发明所要解决的技术问题是：提供一种既不增加光照次数、又能克服寄生JEFT效应的斜沟槽超势垒整流器件。

为解决上述技术问题，本发明采用的技术方案为：一种斜沟槽超势垒整流器件，包括：半导体基板，半导体基板下部为第一导电类型衬底，半导体基板上部为第一导电类型的漂移区，所述第一导电类型衬底与第一导电类型漂移区相邻接，半导体基板的上表面为第一主面，半导体基板的下表面为第二主面；所述第一导电类型漂移区的掺杂浓度低于所述第一导电类型衬底区的掺杂浓度；所述的第一主面上设置有至少一个斜沟槽，斜沟槽延伸进入到第一导电类型漂移区，斜沟槽的表面覆盖有绝缘栅氧化层，在覆盖有绝缘栅氧化层的斜沟槽内填充有导电多晶硅，斜沟槽的周围以及两两相邻斜沟槽之间靠近第一主面处设置有第二导电类型注入区，所有的第二导电类型注入区连在一起，形成第二导电类型注入层，所述的斜沟槽上边缘与第一主面邻接处设置有第一导电类型注入区，第一导电类型注入区与第二导电类型注入层相邻接；在所述导电多晶硅和第一主面上淀积有第一金属层，第一金属层与导电多晶硅、第一导电类型注入区和第二导电类型注入层均欧姆接触；在第二主面上淀积有第二金属层，第二金属层与第一导电类型衬底欧姆接触。

上述的斜沟槽超势垒整流器件中，第一金属层、导电多晶硅与绝缘栅氧化层、第一导电类型注入区、第二导电类型注入区以及第一导电类型漂移区组成MOS管整流单元。

所述第一金属层上设有阳极端。所述第二金属层上设有阴极端。

本发明所要解决的技术问题是：提供一种既不增加光照次数、又能克服寄生JEFT效应的斜沟槽超势垒整流器件的制造方法。

为解决上述技术问题，本发明采用的技术方案为：斜沟槽超势垒半导体整流器件制造方法，其步骤为：

a、在第一导电类型衬底上生长第一导电类型外延层，形成本发明所述的半导体基板；

b、在第一主面上淀积或生长硬掩膜层；

c、选择性地掩蔽和刻蚀硬掩膜层，在第一主面上形成沟槽刻蚀区，并在第一主面的沟槽刻蚀区生长第一牺牲氧化层；

d、在第一主面上注入第一导电类型杂质，并在第一主面上刻蚀斜沟槽，斜沟槽上边缘与第一主面邻接处形成第一导电类型注入区；

e、去除第一主面上的硬掩膜层，并在第一主面和斜沟槽表面上生长第二牺牲氧化层；

f、在第一主面与斜沟槽外侧壁注入第二导电类型杂质，形成第二导电类型注入层；

g、去除第一主面和斜沟槽表面上的第二牺牲氧化层，在第一主面和斜沟槽表面上生长有绝缘栅氧化层；

h、淀积并刻蚀导电多晶硅，使得生长有绝缘栅氧化层的斜沟槽内充满导电多晶硅；

i、去除第一主面上的绝缘栅氧化层；

j、在第一主面上淀积第一金属层，形成第一电极，第一金属层与斜沟槽内的导电多晶硅欧姆接触，且和第二导电类型注入层、第一导电类型注入区欧姆接触；

k、在第二主面上淀积第二金属层，形成第二电极，第二金属层与第一导电类型衬底欧姆接触。

本发明的有益效果是：本发明所述的斜沟槽超势垒半导体整流器件由于在斜沟槽的周围以及两两相邻斜沟槽之间靠近第一主面处设置有第二导电类型注入区以及在斜沟槽上边缘与第一主面邻接处设置有第一导电类型注入区，使得在正向导通时，沟道开启，电流通过MOS管整流单元的沟道流通，由于沟道为垂直结构，不会形成JEFT效应，可保证较低的Vf；在反向耐压时，沟槽与第二导电类型注入区以及沟道之间相互夹断，反向截止速度快、漏电小，完全消除了JEFT效应，提高了整流器件的密度，降低了制造成本。本发明所述的制造方法，仅使用四次光照(保护环光照、有源区光照、沟槽光照、金属层光照各一次)，而且，省去了注入、热扩散、深孔刻蚀等多步工艺，使得制造工艺更加简单，工艺窗口大，满足批量生产的要求，节约成本约25～30％。

附图说明

图1是本背景技术中所述集成MOS沟道超势垒整流器件的原理结构图。

图2是本发明所述的斜沟槽超势垒整流器件的结构示意图。

图3至图14是本发明所述的超势垒整流器件的制造方法的示意图。

图2至图14中的附图标记：1、N型衬底，2、N型外延层，3、绝缘栅氧化层，4、导电多晶硅，5、N型注入区，6、P型注入层，7、第一金属层，8、第二金属层，11、硬掩膜层，12、光刻胶，13、第一牺牲氧化层，14、斜沟槽，15、第二牺牲氧化层。

具体实施方式

下面结合附图，以N型斜沟槽超势垒整流器件为例详细描述本发明的具体实施方案：

如图2所示，一种斜沟槽超势垒整流器件，包括：半导体基板，半导体基板下部为N型衬底1，半导体基板上部为第一导电类型的漂移区即N型外延层2，N型衬底1与第一导电类型漂移区即N型外延层2相邻接，半导体基板的上表面为第一主面，半导体基板的下表面为第二主面；N型外延层2的掺杂浓度低于N型衬底1的掺杂浓度；第一主面上设置有至少一个斜沟槽14——参见图8所示，斜沟槽14延伸进入到N型外延层2，斜沟槽14的表面覆盖有绝缘栅氧化层——参见图12所示，在覆盖有绝缘栅氧化层3的斜沟槽14内填充有导电多晶硅4，斜沟槽14的周围以及两两相邻斜沟槽14之间靠近第一主面处设置有P型注入区，所有的P型注入区连成一个P型注入层6，斜沟槽14上边缘与第一主面邻接处设置有N型注入区5(由注入横向扩散形成)，所有的N型注入区5与P型注入层6相邻接；在所述导电多晶硅4和第一主面上淀积有第一金属层7，第一金属层7与导电多晶硅4、所有的N型注入区5和P型注入层6均欧姆接触；在第二主面上淀积有第二金属层8，第二金属层8与N型衬底1欧姆接触。实际应用时，所述第一金属层7上设有阳极端；所述的第二金属层8上设有阴极端。

本发明所述的斜沟槽超势垒整流器件当然也包括P型斜沟槽超势垒整流器件，制作时，只需将上述的N型衬底1换成P型衬底、N型外延层2换成P型外延层、N型注入区5换成P型注入区、P型注入层6换成N型注入层、阳极端换成阴极端、阴极端换成阳极端即可。

接下来，结合附图2至14，以N型斜沟槽超势垒整流器件为例详细描述本发明所述的斜沟槽超势垒整流器件的制造方法，其步骤为：

a、在N型衬底1上生长N型外延层2，形成本发明所述的半导体基板——参见图3所示；

b、在第一主面上淀积或生长硬掩膜层11；

c、采用光刻胶12选择性地掩蔽和刻蚀硬掩膜层11——参见图4所示，在第一主面上形成沟槽刻蚀区，并在第一主面的沟槽刻蚀区生长第一牺牲氧化层13——参见图6所示；

d、在第一主面上注入N型杂质——参见图7所示，并在第一主面上刻蚀斜沟槽14——参见图8所示，斜沟槽14上边缘与第一主面邻接处形成N型注入区5；

e、去除第一主面上的硬掩膜层11——参见图9所示，并在第一主面和斜沟槽14表面上生长第二牺牲氧化层15——参见图10所示；

f、在第一主面与斜沟槽14外侧壁注入P型杂质，形成P型注入层6——参见图11所示；

g、去除第一主面和斜沟槽14表面上的第二牺牲氧化层15，在第一主面和斜沟槽14表面上生长有绝缘栅氧化层3——参见图12所示；

h、淀积并刻蚀导电多晶硅4，使得生长有绝缘栅氧化层3的斜沟槽14内充满导电多晶硅4——参见图13所示；

i、去除第一主面上的绝缘栅氧化层3；

j、在第一主面上淀积第一金属层7，形成第一电极，第一金属层7与斜沟槽14内的导电多晶硅4欧姆接触，且和P型注入层6、所有N型注入区5均欧姆接触——参加图14所示；

k、在第二主面上淀积第二金属层8，形成第二电极，第二金属层8与N型衬底1欧姆接触——参见图2所示。

下面以N型斜沟槽超势垒整流器件为例，详细描述本发明的工作原理：对于上述N型斜沟槽超势垒整流器件而言，其有效的整流单元包括：诸多相互并联的PN结单元和MOS单元；导电多晶硅4为MOS单元栅极，N型注入区5和N型外延层2分别为MOS单元漏极和源极或者源极和漏极，斜沟槽14周围的P型注入层6为MOS单元的沟道，MOS单元等效为N型沟道的势垒MOS管；正向偏压时，N型沟道势垒MOS管的漏极与栅极短路成等电位，MOS管的栅极与源极之间的电势差等于MOS管的漏极与源极之间的电势差，由于MOS的开启特性，势垒MOS管在较低正向偏压下开启，形成导电通道；而反向偏压时，由于源极与栅极短接，势垒MOS管又处于截止状态，集成MOS管的PN结快速耗尽，承受反偏电压。

Claims (4)

1.一种斜沟槽超势垒整流器件，包括：半导体基板，半导体基板下部为第一导电类型衬底，半导体基板上部为第一导电类型的漂移区，所述第一导电类型衬底与第一导电类型漂移区相邻接，半导体基板的上表面为第一主面，半导体基板的下表面为第二主面；所述第一导电类型漂移区的掺杂浓度低于所述第一导电类型衬底区的掺杂浓度；其特征在于：所述的第一主面上设置有至少一个斜沟槽，斜沟槽延伸进入到第一导电类型漂移区，斜沟槽的表面覆盖有绝缘栅氧化层，在覆盖有绝缘栅氧化层的斜沟槽内填充有导电多晶硅，斜沟槽的周围以及两两相邻斜沟槽之间靠近第一主面处设置有第二导电类型注入区，所有的第二导电类型注入区连在一起，形成第二导电类型注入层，所述的斜沟槽上边缘与第一主面邻接处设置有第一导电类型注入区，第一导电类型注入区与第二导电类型注入层相邻接；在所述的导电多晶硅和第一主面上淀积有第一金属层，第一金属层与导电多晶硅、第一导电类型注入区和第二导电类型注入层均欧姆接触；在第二主面上淀积有第二金属层，第二金属层与第一导电类型衬底欧姆接触。

2.如权利要求1所述的斜沟槽超势垒整流器件，其特征在于：所述第一金属层上设有阳极端。

3.如权利要求1或2所述的斜沟槽超势垒整流器件，其特征在于：所述第二金属层上设有阴极端。

4.一种权利要求1所述的斜沟槽超势垒整流器件制造方法，其步骤为：

a、在第一导电类型衬底上生长第一导电类型外延层，形成所述的半导体基板；

b、在第一主面上生长硬掩膜层；

c、选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀区，并在沟槽刻蚀区生长第一牺牲氧化层；

d、在第一主面上注入第一导电类型杂质，并在第一主面上刻蚀斜沟槽，斜沟槽上边缘与第一主面邻接处形成第一导电类型注入区；

e、去除第一主面上的硬掩膜层，并在第一主面和斜沟槽表面上生长第二牺牲氧化层；

f、在第一主面与斜沟槽外侧壁注入第二导电类型杂质，形成第二导电类型注入层；

g、去除第一主面和斜沟槽表面上的第二牺牲氧化层，在第一主面和斜沟槽表面上生长绝缘栅氧化层；

h、淀积并刻蚀导电多晶硅，使得生长有绝缘栅氧化层的斜沟槽内充满导电多晶硅；

i、去除第一主面上的绝缘栅氧化层；

j、在第一主面上淀积第一金属层，形成第一电极，第一金属层与斜沟槽内的导电多晶硅欧姆接触，且和第二导电类型注入层、第一导电类型注入区欧姆接触；

k、在第二主面上淀积第二金属层，形成第二电极，第二金属层与第一导电类型衬底欧姆接触。