CN115241281A - 功率半导体器件终端及制造方法 - Google Patents

功率半导体器件终端及制造方法 Download PDF

Info

Publication number
CN115241281A
CN115241281A CN202211122924.XA CN202211122924A CN115241281A CN 115241281 A CN115241281 A CN 115241281A CN 202211122924 A CN202211122924 A CN 202211122924A CN 115241281 A CN115241281 A CN 115241281A
Authority
CN
China
Prior art keywords
field
field plate
region
micro
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211122924.XA
Other languages
English (en)
Inventor
赵东艳
肖超
陈燕宁
邵瑾
董广智
付振
刘芳
张泉
尹强
田俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202211122924.XA priority Critical patent/CN115241281A/zh
Publication of CN115241281A publication Critical patent/CN115241281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种功率半导体器件终端及制造方法，属于芯片领域。超结MOS器件包括：形成在半导体衬底上的有源区和终端区，有源区和终端区内均设置有相互交替的N柱和P柱，终端区表面设置有场氧化层，场氧化层的上方设置有多晶硅场板，多晶硅场板上方设置有金属场板，多晶硅场板包括多段多晶硅微场板，金属场板包括多段金属微场板，多段金属微场板对应设置在多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板的下方。

Description

功率半导体器件终端及制造方法
技术领域
本发明涉及芯片领域，属于功率半导体芯片范畴，具体地涉及一种超结MOS器件终端结构，一种超结MOS器件终端结构制造方法，一种横向变掺杂终端，一种横向变掺杂终端制造方法，一种场限环终端，一种场限环终端制造方法以及一种功率器件。
背景技术
功率器件是现代电力电子应用的核心器件，快速发展的电力电子技术要求功率器件具有较低的开关损耗与较高的击穿电压。随着气候变暖及自然环境日益恶化，清洁能源产生和高效利用越来越受到全球的关注和重视。功率器件表面电场分布及强度会影响功率器件性能和长期工作的可靠性。
发明内容
本发明实施方式的目的是提供一种功率半导体器件终端及制造方法。该功率半导体器件终端采用阶梯场板级联结构，阶梯场板级联结构用于调制功率器件终端区的表面电场，多级阶梯场板可有效降低终端区表面电场峰值，不同级阶梯场板之间的电容耦合作用可以有效提高终端区表面电场谷值，从而让终端区表面电场波动更小，电场分布更加均匀，从而提高功率器件击穿电压；减小表面电荷对终端区表面电场的影响，提升功率器件长期工作的可靠性。
为了实现上述目的，本发明第一方面提供一种超结MOS器件终端结构，所述超结MOS器件包括：形成在半导体衬底上的有源区和终端区，所述有源区和终端区内均设置有相互交替的N柱和P柱；所述终端区表面设置有场氧化层，所述场氧化层的上方设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板的下方。超结MOS器件终端区横向电场呈三角形波浪形状，且N柱与下一级P柱相接面处为谷值，P柱与下一级N柱相接面处为峰值，多晶硅微场板可以使P柱与下一级N柱相接面处的电场值降低，同时电容单元结构的电容耦合作用可以使N柱与下一级P柱相接面处的电场值升高，从而让终端区表面电场波动更小，电场分布更加均匀。
超结MOS器件终端区采用阶梯场板级联结构，阶梯场板级联结构实现纵向电容耦合，提高耦合效果，能够显著调制终端区表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对超结终端区表面电场的影响，使得超结MOS器件对表面电荷具有一定免疫能力，环境适应能力强，提高了超结MOS器件长期工作可靠性。
进一步地，所述有源区设置有主结，有源区与终端区交界处的多晶硅微场板与所述主结相连；所述终端区的另一端边界处设置有沟道截止区，位于所述沟道截止区上方的多晶硅微场板与所述沟道截止区相连。
可选的，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
可选的，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
本发明第二方面提供一种超结MOS器件终端结构制造方法，所述超结MOS器件包括有源区和终端区，所述方法包括：
在有源区和终端区的半导体衬底上形成交错排列的P柱和N柱；
生长场氧化层，光刻定义出有源区和沟道截止区，利用湿法刻蚀去除有源区和沟道截止区上方的场氧化层；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区的多晶硅栅极和终端区的多晶硅场板；
离子注入，并高温推结形成有源区的P型体区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区；
淀积层间介质层，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区的金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板的下方。超结MOS器件制造方法与现有超结器件制造工艺兼容，不用额外增加工艺步骤，实用性强。采用本方法可以同层同材料制作有源区的多晶硅栅极和终端区的多晶硅场板，也可以同层同材料制作有源区金属源极和终端区的金属场板，简化了制备工艺，节约了材料成本。
本发明第三方面提供一种横向变掺杂终端，所述横向变掺杂终端包括：形成在半导体衬底上的有源区和终端区；所述有源区设置有主结，所述终端区设置有与所述主结相连的横向变掺杂区；所述终端区表面设置有场氧化层，所述场氧化层的上方设置有多晶硅场板，所述场氧化层上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述横向变掺杂区的两端分别位于多晶硅微场板的下方。横向变掺杂终端区横向电场在终端区与有源区交界处以及终端区与沟道截止区交界处为峰值，中间下凹形成电场谷值，多晶硅微场板可以使终端区与有源区交界处以及终端区与沟道截止区交界处的电场值降低，同时电容耦合单元的电容耦合作用可以提升电场谷值，从而让终端区表面电场波动更小，电场分布更加均匀。
横向变掺杂终端采用阶梯场板级联结构，能够显著调制终端区表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对横向变掺杂终端区表面电场的影响，提高了器件长期工作可靠性。
进一步地，所述有源区与终端区交界处的多晶硅微场板与所述主结相连；所述终端区的另一端边界处设置有沟道截止区，位于所述沟道截止区上方的多晶硅微场板与所述沟道截止区相连。
可选的，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
可选的，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
本发明第四方面提供一种横向变掺杂终端制造方法，所述方法包括：
横向变掺杂区离子注入；
生长场氧化层，光刻定义出有源区和沟道截止区，利用湿法刻蚀去除有源区和沟道截止区上方的场氧化层；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区的多晶硅栅极和终端区的多晶硅场板；
P型体区离子注入，并高温推结横向变掺杂区和P型体区的离子，形成有源区的P型体区和横向变掺杂区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区；
淀积层间介质层，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区的金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述横向变掺杂区的两端分别位于多晶硅微场板的下方。上述方法与现有的横向变掺杂终端制造方法兼容，不增加现有工艺的复杂度和成本，实用性强。采用本方法可以同层同材料制作有源区的多晶硅栅极和终端区的多晶硅场板，也可以同层同材料制作有源区金属源极和终端区的金属场板，简化了制备工艺，节约了材料成本。
本发明第五方面提供一种场限环终端，所述场限环终端包括：形成在半导体衬底上的有源区和终端区；所述有源区设置有主结，所述终端区设置有多个场限环区，场限环区之间按照预设间距排列；所述终端区表面设置有场氧化层，所述场氧化层的上方设置有多晶硅场板，所述场氧化层上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
各所述场限环区的内环位于任意两段多晶硅微场板之间间隔区域的下方，所述场限环区的外环位于任一多晶硅微场板的下方。场限环终端区横向电场在场限环区的外环处为峰值，在场限环区的内环处为谷值，多晶硅微场板可以使场限环区的外环处电场值降低，同时电容耦合单元的电容耦合作用可以使场限环区的内环处电场值提高，从而让终端区表面电场波动更小，电场分布更加均匀。
采用阶梯场板级联结构，能够显著调制终端区表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对场限环终端区表面电场的影响，提高了器件长期工作可靠性。
进一步地，所述有源区与终端区交界处的多晶硅微场板与所述主结相连；所述终端区的另一端边界处设置有沟道截止区，位于所述沟道截止区上方的多晶硅微场板与所述沟道截止区相连。
可选的，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
可选的，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
本发明第六方面提供一种场限环终端制造方法，所述方法包括：
场限环区离子注入；
生长场氧化层，光刻定义出有源区和沟道截止区，利用湿法刻蚀去除有源区和沟道截止区上方的场氧化层；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区的多晶硅栅极和终端区的多晶硅场板；
P型体区离子注入，高温推结场限环区和P型体区的离子，形成有源区P型体区和场限环区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区；
淀积层间介质层，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区的金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
各所述场限环区的内环位于任意两段多晶硅微场板之间间隔区域的下方，所述场限环区的外环位于任一多晶硅微场板下方。
上述方法与现有的场限环终端制造方法兼容，不增加现有工艺的复杂度和成本，实用性强。采用本方法可以同层同材料制作有源区的多晶硅栅极和终端区的多晶硅场板，也可以同层同材料制作有源区金属源极和终端区的金属场板，简化了制备工艺，节约了材料成本。
本发明还提供一种功率器件，所述功率器件应用所述的超结MOS器件终端结构。
本发明还提供一种功率器件，所述功率器件应用所述的横向变掺杂终端。
本发明还提供一种功率器件，所述功率器件应用所述的场限环终端。
通过上述技术方案，该功率半导体器件终端采用阶梯场板级联结构，阶梯场板级联结构用于调制功率器件终端区的表面电场，多级阶梯场板可有效降低终端区表面电场峰值，不同级阶梯场板之间的电容耦合作用可以有效提高终端区表面电场谷值，从而让终端区表面电场波动更小，电场分布更加均匀，从而提高功率器件击穿电压；减小表面电荷对终端区表面电场的影响，提升功率器件长期工作的可靠性。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的超结MOS器件终端结构示意图；
图2是传统超结MOS器件单级浮空场板终端结构与本申请的超结MOS器件终端结构表面电场分布的仿真结果图；
图3是传统超结MOS单级浮空场板终端结构与本申请的超结MOS器件终端结构的击穿电压随P柱掺杂浓度变化曲线（电荷平衡曲线）；
图4是传统超结MOS单级浮空场板终端结构击穿电压随表面电荷的影响图；
图5是本申请的超结MOS器件终端结构击穿电压随表面电荷的影响图；
图6是本发明一种实施方式提供的超结MOS器件终端结构横向电场示意图；
图7是本发明第二种实施方式提供的超结MOS器件终端结构示意图；
图8是本发明第二种实施方式提供的超结MOS器件终端结构横向电场示意图；
图9是本发明一种实施方式提供的超结MOS器件终端结构制造方法流程图；
图10是本发明一种实施方式提供的横向变掺杂终端结构示意图；
图11是本发明一种实施方式提供的横向变掺杂终端结构横向电场示意图；
图12是本发明第二种实施方式提供的横向变掺杂终端结构示意图；
图13是本发明第二种实施方式提供的横向变掺杂终端结构横向电场示意图；
图14是本发明一种实施方式提供的横向变掺杂终端制造方法流程图；
图15是本发明一种实施方式提供的场限环终端结构示意图；
图16是本发明一种实施方式提供的场限环终端结构横向电场示意图；
图17是本发明第二种实施方式提供的场限环终端结构示意图；
图18是本发明第二种实施方式提供的场限环终端结构横向电场示意图；
图19是本发明一种实施方式提供的场限环终端制造方法流程图。
附图标记说明
101-N柱，102-P柱，103-场氧化层，104-层间介质层，105、105a、105b-多晶硅微场板，106、106b-金属微场板，107-主结，108-沟道截止区，200-终端区，300-有源区，400-横向变掺杂区，500-场限环区。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
实施例一
如图1所示是本发明一种实施方式提供的超结MOS器件终端结构，如图1所示，所述超结MOS器件终端结构包括：形成在半导体衬底上的有源区300和终端区200，所述有源区300和终端区200内均设置有相互交替的N柱101和P柱102。
相比于传统功率MOSFET（Metal Oxide Semiconductor Field EffectTransistor）器件，超结功率器件（Superjunction MOSFET）由于采用电荷平衡耐压层结构，可以极大降低器件的导通电阻（在同样电压等级条件下，电阻可降低5~10倍），显著提高系统效率，可广泛应用于光伏、新能源充电桩、高端服务器电源和燃料电池等工业领域。
超结功率器件主要包括有源区300和终端区200两个部分。合理的超结终端区200结构设计是超结器件满足目标电参数的必要条件。一方面，应尽量降低超结终端区200表面的电场强度，使表面电场分布更均匀，雪崩击穿发生时击穿位置位于有源区300或终端区200体内；另一方面，超结终端设计应有尽可能大的工艺窗口，避免器件加工制造过程中，工艺偏差或者波动会造成超结器件击穿电压低于目标值。在实际超结器件使用过程中，环境中可移动电荷会聚集在超结器件表面，改变超结终端区200表面电场分布，影响超结器件长期可靠性工作。
现有技术多采用单级浮空场板来降低超结功率器件终端区200表面电场，单级浮空场板终端结构降低表面电场的基本原理是通过在终端区200的源极与漏极之间引入浮空场板，通过浮空场板的耦合作用，调制表面电场，从而达到降低表面电场的目的。单级浮空场板终端结构由于受到实际场板厚度（多晶场板厚度在0.1um~1.0um范围，金属场板厚度在1um~6um范围）、场板间距等条件限制，电容耦合作用较弱，表面电场调制作用不显著。
本实施例提供的超结MOS器件在终端区200表面设置有场氧化层103，所述场氧化层103的上方设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层104；所述多晶硅场板包括多段多晶硅微场板105，所述金属场板包括多段金属微场板106，所述多段金属微场板106对应设置在所述多段多晶硅微场板105上方，每段金属微场板106与对应的一段多晶硅微场板105通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板105形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述N柱101与下一级P柱102相接面位于任意两段多晶硅微场板105之间间隔区域的下方，所述P柱102与下一级N柱101相接面位于任一多晶硅微场板的下方。
如图6所示，超结MOS器件终端区横向电场呈三角形波浪形状，且N柱101与下一级P柱102相接面处为谷值，P柱102与下一级N柱101相接面处为峰值，多晶硅微场板105可以使P柱102与下一级N柱101相接面处的电场值降低，同时电容单元结构的电容耦合作用可以使N柱101与下一级P柱102相接面处的电场值升高，从而让终端区表面电场波动更小，电场分布更加均匀。
超结MOS器件采用阶梯场板级联结构，阶梯场板级联结构实现纵向电容耦合，提高耦合效果，能够显著调制终端区200表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对超结终端区200表面电场的影响，提高了器件长期工作可靠性。该超结MOS器件对表面电荷具有一定免疫能力，环境适应能力强，能提高超结MOS器件长期可靠性。
在本实施例中，所述有源区300设置有主结107，有源区300与终端区200交界处的多晶硅微场板105a与所述主结107相连；所述终端区200的另一端边界处设置有沟道截止区108，位于所述沟道截止区108上方的多晶硅微场板105b与所述沟道截止区108相连。在本实施例中，所述主结107为P型掺杂的主结。
在本实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。超结MOS器件中的电容耦合结构能稳定超结终端区表面电场分布，避免表面电荷对超结终端区表面电场的影响，提高了器件长期工作可靠性。
在本实施例中，受工艺限制，多晶硅微场板105的厚度为0.1um~1um。宽度和间距受超结MOS器件最小重复单元尺寸限制，在典型的最小重复单元尺寸为4um~12um左右的情况下，多晶硅场板宽度为1.0um~10.0um，间距为0.1um~8.0um。间距最优值为器件的最小重复单元尺寸的1/3~1/2之间。基于相同的原因，金属微场板106的厚度为1um~6um，宽度为1.0um~10.0um，间距为0.1um~8.0um。层间介质层104厚度为0.1um~2um，场氧化层103厚度为0.1um~2um，优选为0.3um~1.0um。
超结MOS器件的工作原理如下：当器件承受高压时，主结107电位为0，位于所述沟道截止区108上方的多晶硅微场板105b、位于所述沟道截止区108上方的金属微场板106b、最外N柱101和漏极D具有相同电位，漏极D高电位通过表面多晶场板105和金属场板106逐级传递到主结107。由于表面多晶硅场板105和金属场板106强相互耦合作用，漏极D高电位可以均匀分布在超结MOS表面，从而调制表面电场，避免表面被提前击穿引起器件击穿电压降低。
图2是传统单级浮空场板终端结构与本申请的超结MOS器件终端结构表面电场分布的仿真结果图，从图中可以看出，本申请的超结MOS器件终端结构在表面具有更均匀的电场分布，能实现更理想的表面电场调制作用。
图3是传统单级浮空场板终端结构与本申请的超结MOS器件终端结构的击穿电压随P柱102掺杂浓度变化曲线（电荷平衡曲线），从图中可以看出，本申请的超结MOS器件终端结构在-10%到+12% P柱102掺杂浓度变化范围内，都能满足目标值要求，比传统单级浮空场板终端结构-6%到+7%的工艺窗口更宽；在同样P柱102掺杂浓度条件下，具有更高的击穿电压，实用性强。
图4是传统单级浮空场板终端结构击穿电压随表面电荷的影响图，图5是本申请的超结MOS器件终端结构击穿电压随表面电荷的影响图，比较图4和图5可以看，表面电荷密度为5e11cm-2或-5e11cm-2时，在P柱102掺杂浓度窗口-7%到5%范围内，击穿电压均能满足目标值要求。本申请的超结MOS器件对表面电荷具有免疫能力，保证器件长期可靠性。
在另一个实施例中，如图7所示，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方。所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
如图8所示，图7所示实施例中的超结MOS器件终端区横向电场呈三角形波浪形状，且N柱101与下一级P柱102相接面处为谷值，P柱102与下一级N柱101相接面处为峰值，多晶硅微场板105可以使P柱102与下一级N柱101相接面处的电场值降低，同时电容单元结构的电容耦合作用可以使N柱101与下一级P柱102相接面处的电场值升高，从而让终端区表面电场波动更小，电场分布更加均匀。
在图7所示实施例中中，多段多晶硅微场板105间的间距仍需要符合前述间距范围。
在另一些实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
在另一些实施例中，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
实施例三
图9是本发明一种实施方式提供的超结MOS器件终端结构制造方法，如图9所示，所述超结MOS器件包括有源区300和终端区200，所述方法包括：
在有源区300和终端区200的半导体衬底上形成交错排列的P柱102和N柱101；
热生长场氧化层103，光刻定义出有源区300和沟道截止区108，利用湿法刻蚀去除有源区300和沟道截止区108上方的场氧化层103；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区300的多晶硅栅极和终端区200的多晶硅场板；
离子注入，并高温推结形成有源区的P型体区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区108；
淀积层间介质层104，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区200的金属场板；
所述多晶硅场板包括多段多晶硅微场板105，所述金属场板包括多段金属微场板106，所述多段金属微场板106对应设置在所述多段多晶硅微场板105上方，每段金属微场板106与对应的一段多晶硅微场板105通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板106与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板105形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述N柱101与下一级P柱102相接面位于任意两段多晶硅微场板105之间间隔区域的下方，所述P柱102与下一级N柱101相接面位于任一多晶硅微场板的下方。超结MOS器件制造方法与现有超结器件制造工艺兼容，不用额外增加工艺步骤，实用性强。采用本方法可以同层同材料制作有源区的多晶硅栅极和终端区的多晶硅场板，也可以同层同材料制作有源区金属源极和终端区的金属场板，简化了制备工艺，节约了材料成本。
在上述实施例中，利用多晶硅栅极作为阻挡层注入硼离子，并高温推结形成有源区P型体区；注入砷离子并推结，形成有源区N型体区和沟道截止区108。
在一些实施例中，采用的金属材料为金属铝。
实施例三
图10是本发明一种实施方式提供的横向变掺杂终端结构示意图，如图10所示，所述横向变掺杂终端包括：形成在半导体衬底上的有源区300和终端区200；所述有源区300设置有主结107，所述终端区200设置有与所述主结107相连的横向变掺杂区400，所述终端区200表面设置有场氧化层103，所述场氧化层103的上方设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层104；所述多晶硅场板包括多段多晶硅微场板105，所述金属场板包括多段金属微场板106，所述多段金属微场板106对应设置在所述多段多晶硅微场板105上方，每段金属微场板106与对应的一段多晶硅微场板105通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板106与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场105板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述横向变掺杂区400的两端分别位于多晶硅微场板105的下方。
在本实施例中，所述有源区300与终端区200交界处的多晶硅微场板105与所述主结107相连；所述终端区200的另一端边界处设置有沟道截止区108，位于所述沟道截止区108上方的多晶硅微场板105与所述沟道截止区108相连。
在本实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
如图11所示，横向变掺杂终端区横向电场在终端区与有源区交界处以及终端区与沟道截止区交界处为峰值，中间下凹形成电场谷值，多晶硅微场板105可以使终端区与有源区交界处以及终端区与沟道截止区交界处的电场值降低，同时电容耦合单元的电容耦合作用可以提升电场谷值，从而让终端区表面电场波动更小，电场分布更加均匀。
横向变掺杂终端采用阶梯场板级联结构，能够显著调制终端区200表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对横向变掺杂终端区200表面电场的影响，提高了器件长期工作可靠性。
在另一个实施例中，如图12所示，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
如图13所示，图12所示实施例中的横向变掺杂终端区横向电场在终端区与有源区交界处以及终端区与沟道截止区交界处为峰值，中间下凹形成电场谷值，多晶硅微场板105可以使终端区与有源区交界处以及终端区与沟道截止区交界处的电场值降低，同时电容耦合单元的电容耦合作用可以提升电场谷值，从而让终端区表面电场波动更小，电场分布更加均匀。横向变掺杂终端采用阶梯场板级联结构，能够显著调制终端区200表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对超结终端区200表面电场的影响，提高了器件长期工作可靠性。
在另一些实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
在另一些实施例中，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
实施例四
图14是本发明一种实施方式提供的横向变掺杂终端制造方法流程图，如图14所示，所述方法包括：
横向变掺杂区400离子注入；
热生长场氧化层103，光刻定义出有源区300和沟道截止区108，利用湿法刻蚀去除有源区300和沟道截止区108上方的场氧化层103；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区300的多晶硅栅极和终端区200的多晶硅场板；
P型体区离子注入，并高温推结横向变掺杂区400和P型体区的离子，形成有源区的P型体区和横向变掺杂区400；
离子注入，并高温推结形成有源区的N型体区和沟道截止区108；
淀积层间介质层104，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区200的金属场板；
所述多晶硅场板包括多段多晶硅微场板105，所述金属场板包括多段金属微场板106，所述多段金属微场板106对应设置在所述多段多晶硅微场板105上方，每段金属微场板106与对应的一段多晶硅微场板105通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板106与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板105形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述横向变掺杂区400的两端分别位于多晶硅微场板105的下方。上述方法与现有的横向变掺杂终端制造方法兼容，不增加现有工艺的复杂度和成本，实用性强。采用本方法可以同层同材料制作有源区的多晶硅栅极和终端区的多晶硅场板，也可以同层同材料制作有源区金属源极和终端区的金属场板，简化了制备工艺，节约了材料成本。
在上述实施例中，利用多晶硅栅极作为阻挡层注入硼离子，并高温推结形成有源区P型体区；注入砷离子并推结，形成有源区N型体区和沟道截止区108。
在上述实施例中为了节约流程，使用一次高温对横向变掺杂区400离子和P型体区离子进行推结。在其他一些实施例中，也可以使用两次高温分别对横向变掺杂区400离子和P型体区离子进行推结。
在一些实施例中，采用的金属材料为金属铝。
实施例五
图15是本发明一种实施方式提供的场限环终端结构示意图，如图15所示，所述场限环终端包括：形成在半导体衬底上的有源区300和终端区200；所述有源区300设置有主结107，所述终端区200设置有多个场限环区500，场限环区500之间按照预设间距排列，所述终端区200表面设置有场氧化层103，所述场氧化层103的上方设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层104；所述多晶硅场板包括多段多晶硅微场板105，所述金属场板包括多段金属微场板106，所述多段金属微场板106对应设置在所述多段多晶硅微场板105上方，每段金属微场板106与对应的一段多晶硅微场板105通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板106与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板105形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
各所述场限环区500的内环位于任意两段多晶硅微场板105之间间隔区域的下方，所述场限环区500的外环位于任一多晶硅微场板105的下方。
在本实施例中，所述有源区300与终端区200交界处的多晶硅微场板105与所述主结107相连；所述终端区200的另一端边界处设置有沟道截止区108，位于所述沟道截止区108上方的多晶硅微场板105与所述沟道截止区108相连。
在本实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
如图16所示，场限环终端区横向电场在场限环区500的外环处为峰值，在场限环区500的内环处为谷值，多晶硅微场板105可以使场限环区的外环处的电场值降低，同时电容耦合单元的电容耦合作用可以使场限环区内环处的电场值提高，从而让终端区表面电场波动更小，电场分布更加均匀。
场限环终端采用阶梯场板级联结构，能够显著调制终端区200表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对场限环终端区200表面电场的影响，提高了器件长期工作可靠性。
在另一个实施例中，如图17所示，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
如图18所示，图17所示实施例中的场限环终端区横向电场在场限环区500的外环处为峰值，在场限环区500的内环处为谷值，多晶硅微场板105可以使场限环区的外环处的电场值降低，同时电容耦合单元的电容耦合作用可以使场限环区的内环处的电场值提高，从而让终端区表面电场波动更小，电场分布更加均匀。场限环终端采用阶梯场板级联结构，能够显著调制终端区200表面电场，使得表面电场分布更均匀，从而提高器件击穿电压，增加器件制造工艺窗口，另一方面能够稳定器件表面电场分布，减小表面电荷对场限环终端区200表面电场的影响，提高了器件长期工作可靠性。
在另一些实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
在另一些实施例中，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
实施例六
图19是本发明一种实施方式提供的场限环终端制造方法流程图，如图19所示，所述方法包括：
场限环区500离子注入；
热生长场氧化层103，光刻定义出有源区300和沟道截止区108，利用湿法刻蚀去除有源区300和沟道截止区108上方的场氧化层103；
JFET注入及热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区300的多晶硅栅极和终端区200的多晶硅场板；
P型体区离子注入，并高温推结场限环区500和P型体区的离子，形成有源区的P型体区和终端场限环区500；
离子注入，并高温推结形成有源区的N型体区和沟道截止区108；
淀积层间介质层104，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区200的金属场板；
所述多晶硅场板包括多段多晶硅微场板105，所述金属场板包括多段金属微场板106，所述多段金属微场板106对应设置在所述多段多晶硅微场板105上方，每段金属微场板106与对应的一段多晶硅微场板105通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板106与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板105形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
各所述场限环区500的内环位于任意两段多晶硅微场板之间间隔区域的下方，各所述场限环区500的外环位于任一多晶硅微场板105的下方。上述方法与现有的场限环终端制造方法兼容，不增加现有工艺的复杂度和成本，实用性强。采用本方法可以同层同材料制作有源区的多晶硅栅极和终端区的多晶硅场板，也可以同层同材料制作有源区金属源极和终端区的金属场板，简化了制备工艺，节约了材料成本。
在一些实施例中，场限环区500离子注入具体包括：
热生长氧化层，光刻定义出终端区场限环区500，干法刻蚀去除场限环区500上方的氧化层；
场限环区500离子注入；
湿法腐蚀去除表面所有氧化层。
在上述实施例中为了节约流程，使用一次高温对场限环区500的离子和P型体区离子进行推结。在其他一些实施例中，也可以使用两次高温分别对场限环区离子和P型体区离子进行推结。
在一些实施例中，采用的金属材料为金属铝。
本发明还提供一种功率器件，所述功率器件应用所述的超结MOS器件终端结构。
本发明还提供一种功率器件，所述功率器件应用所述的横向变掺杂终端。
本发明还提供一种功率器件，所述功率器件应用所述的场限环终端。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (18)

1.一种超结MOS器件终端结构，其特征在于，所述超结MOS器件终端结构包括：
形成在半导体衬底上的有源区和终端区，所述有源区和终端区内均设置有相互交替的N柱和P柱；
所述终端区表面设置有场氧化层，所述场氧化层的上方设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板下方。
2.根据权利要求1所述的超结MOS器件终端结构，其特征在于，所述有源区设置有主结，有源区与终端区交界处的多晶硅微场板与所述主结相连；所述终端区的另一端边界处设置有沟道截止区，位于所述沟道截止区上方的多晶硅微场板与所述沟道截止区相连。
3.根据权利要求1所述的超结MOS器件终端结构，其特征在于，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
4.根据权利要求1所述的超结MOS器件终端结构，其特征在于，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
5.一种超结MOS器件终端结构制造方法，其特征在于，所述超结MOS器件包括有源区和终端区，所述方法包括：
在有源区和终端区的半导体衬底上形成交错排列的P柱和N柱；
生长场氧化层，光刻定义出有源区和沟道截止区，利用湿法刻蚀去除掉有源区和沟道截止区上方的场氧化层；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区的多晶硅栅极和终端区的多晶硅场板；
离子注入，并高温推结形成有源区的P型体区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区；
淀积层间介质层，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区的金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板的下方。
6.一种横向变掺杂终端，其特征在于，所述横向变掺杂终端包括：形成在半导体衬底上的有源区和终端区；
所述有源区设置有主结，所述终端区设置有与所述主结相连的横向变掺杂区；所述终端区表面设置有场氧化层，所述场氧化层的上方设置有多晶硅场板，所述场氧化层上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述横向变掺杂区的两端分别位于多晶硅微场板的下方。
7.根据权利要求6所述的一种横向变掺杂终端，其特征在于，所述有源区与终端区交界处的多晶硅微场板与所述主结相连；所述终端区的另一端边界处设置有沟道截止区，位于所述沟道截止区上方的多晶硅微场板与所述沟道截止区相连。
8.根据权利要求6所述的一种横向变掺杂终端，其特征在于，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
9.根据权利要求8所述的一种横向变掺杂终端，其特征在于，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
10.一种横向变掺杂终端制造方法，其特征在于，所述方法包括：
横向变掺杂区离子注入；
生长场氧化层，光刻定义出有源区和沟道截止区，利用湿法刻蚀去除有源区和沟道截止区上方的场氧化层；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区的多晶硅栅极和终端区的多晶硅场板；
P型体区离子注入，并高温推结横向变掺杂区和P型体区的离子，形成有源区的P型体区和横向变掺杂区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区；
淀积层间介质层，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区的金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
所述横向变掺杂区的两端分别位于多晶硅微场板的下方。
11.一种场限环终端，其特征在于，所述场限环终端包括：形成在半导体衬底上的有源区和终端区；
所述有源区设置有主结，所述终端区设置有多个场限环区，场限环区之间按照预设间距排列；所述终端区表面设置有场氧化层，所述场氧化层的上方设置有多晶硅场板，所述场氧化层上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
各所述场限环区的内环位于任意两段多晶硅微场板之间间隔区域的下方，所述场限环区的外环位于任一多晶硅微场板的下方。
12.根据权利要求11所述的一种场限环终端，其特征在于，所述有源区与终端区交界处的多晶硅微场板与所述主结相连；所述终端区的另一端边界处设置有沟道截止区，位于所述沟道截止区上方的多晶硅微场板与所述沟道截止区相连。
13.根据权利要求11所述的一种场限环终端，其特征在于，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
14.根据权利要求11所述的一种场限环终端，其特征在于，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
15.一种场限环终端制造方法，其特征在于，所述方法包括：
场限环区离子注入；
生长场氧化层，光刻定义出有源区和沟道截止区，利用湿法刻蚀去除有源区和沟道截止区上方的场氧化层；
热氧化生长栅氧化层；
淀积多晶硅，利用光刻定义出有源区的多晶硅栅极和终端区的多晶硅场板；
P型体区离子注入，高温推结场限环区和P型体区的离子，形成有源区P型体区和场限环区；
离子注入，并高温推结形成有源区的N型体区和沟道截止区；
淀积层间介质层，刻蚀形成接触孔；
淀积金属材料，形成有源区金属源极和终端区的金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；
各级阶梯场板的金属微场板与相邻两级阶梯场板中的任一级阶梯场板的多晶硅微场板形成一个电容单元结构，多级阶梯场板通过电容单元结构的耦合作用级联；
各所述场限环区内环位于任意两段多晶硅微场板之间间隔区域的下方，所述场限环区的外环位于任一多晶硅微场板的下方。
16.一种功率器件，其特征在于，所述功率器件应用权利要求1-4中任意一项所述的超结MOS器件终端结构。
17.一种功率器件，其特征在于，所述功率器件应用权利要求6-9中任意一项所述的横向变掺杂终端。
18.一种功率器件，其特征在于，所述功率器件应用权利要求11-14中任意一项所述的场限环终端。
CN202211122924.XA 2022-09-15 2022-09-15 功率半导体器件终端及制造方法 Pending CN115241281A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211122924.XA CN115241281A (zh) 2022-09-15 2022-09-15 功率半导体器件终端及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211122924.XA CN115241281A (zh) 2022-09-15 2022-09-15 功率半导体器件终端及制造方法

Publications (1)

Publication Number Publication Date
CN115241281A true CN115241281A (zh) 2022-10-25

Family

ID=83680812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211122924.XA Pending CN115241281A (zh) 2022-09-15 2022-09-15 功率半导体器件终端及制造方法

Country Status (1)

Country Link
CN (1) CN115241281A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293036A (zh) * 2023-11-22 2023-12-26 深圳市深鸿盛电子有限公司 Vdmos制备方法及其器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN106653830A (zh) * 2015-10-28 2017-05-10 无锡华润上华半导体有限公司 半导体器件耐压结构
CN107818964A (zh) * 2017-12-11 2018-03-20 四川九鼎智远知识产权运营有限公司 一种耐压半导体器件
CN112271210A (zh) * 2020-10-22 2021-01-26 吉林华微电子股份有限公司 半导体功率及其制作方法
CN112802899A (zh) * 2021-02-04 2021-05-14 捷捷微电(无锡)科技有限公司 一种集成esd结构的高压平面vdmos器件及制造方法
CN113471291A (zh) * 2021-06-21 2021-10-01 安建科技(深圳)有限公司 一种超结器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN106653830A (zh) * 2015-10-28 2017-05-10 无锡华润上华半导体有限公司 半导体器件耐压结构
CN107818964A (zh) * 2017-12-11 2018-03-20 四川九鼎智远知识产权运营有限公司 一种耐压半导体器件
CN112271210A (zh) * 2020-10-22 2021-01-26 吉林华微电子股份有限公司 半导体功率及其制作方法
CN112802899A (zh) * 2021-02-04 2021-05-14 捷捷微电(无锡)科技有限公司 一种集成esd结构的高压平面vdmos器件及制造方法
CN113471291A (zh) * 2021-06-21 2021-10-01 安建科技(深圳)有限公司 一种超结器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293036A (zh) * 2023-11-22 2023-12-26 深圳市深鸿盛电子有限公司 Vdmos制备方法及其器件
CN117293036B (zh) * 2023-11-22 2024-02-06 深圳市深鸿盛电子有限公司 Vdmos制备方法及其器件

Similar Documents

Publication Publication Date Title
CN202695453U (zh) 一种横向晶体管
CN104518023B (zh) 高压ldmos器件
CN107464837B (zh) 一种超结功率器件
CN115224024B (zh) 集成栅漏电容的超结器件及制造方法
CN115241281A (zh) 功率半导体器件终端及制造方法
CN107564965B (zh) 一种横向双扩散mos器件
CN114220848B (zh) 一种快速开通的浮岛器件及其制造方法
CN117038453A (zh) Mosfet结构及工艺方法
CN110518060B (zh) 横向变掺杂结终端结构
CN102214582B (zh) 用于深槽超结mos器件的终端结构的制作方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN113066865A (zh) 降低开关损耗的半导体器件及其制作方法
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN116053300B (zh) 超结器件及其制作方法和电子器件
CN216213471U (zh) 一种半导体功率器件结构
CN107994067B (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN210156383U (zh) 一种超结功率半导体器件
CN104201207A (zh) 一种具有自适应偏置场板的高压mos器件
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN211017082U (zh) 一种超结型mosfet器件
CN102983161A (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN115224113B (zh) 横向超结器件、横向绝缘栅双极晶体管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20221025

RJ01 Rejection of invention patent application after publication