CN117293036A - Vdmos制备方法及其器件 - Google Patents

Vdmos制备方法及其器件 Download PDF

Info

Publication number
CN117293036A
CN117293036A CN202311564103.6A CN202311564103A CN117293036A CN 117293036 A CN117293036 A CN 117293036A CN 202311564103 A CN202311564103 A CN 202311564103A CN 117293036 A CN117293036 A CN 117293036A
Authority
CN
China
Prior art keywords
region
semiconductor substrate
area
oxide layer
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311564103.6A
Other languages
English (en)
Other versions
CN117293036B (zh
Inventor
张西刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shenhongsheng Electronic Co ltd
Original Assignee
Shenzhen Shenhongsheng Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shenhongsheng Electronic Co ltd filed Critical Shenzhen Shenhongsheng Electronic Co ltd
Priority to CN202311564103.6A priority Critical patent/CN117293036B/zh
Publication of CN117293036A publication Critical patent/CN117293036A/zh
Application granted granted Critical
Publication of CN117293036B publication Critical patent/CN117293036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种VDMOS制备方法及其器件，属于半导体技术领域。制备方法包括：提供N型外延半导体基片，在半导体基片正面制备终端区和元胞区，终端区内形成多晶硅‑金属场板的复合终端结构，终端区将元胞区包围在其中；对半导体基片的正面使用聚酰亚胺保护膜进行遮蔽处理，对半导体基片的背面进行预处理去除背面氧化层及损伤层然后制备缓冲区，在缓冲区表面进行扩铂；在半导体基片正面去除聚酰亚胺保护膜并制备源极电极；在半导体基片背面制备N+漏极区以及漏极电极。本发明提供的VDMOS制备方法，通过背面全域扩铂达到载流子寿命控制的效果，且工艺简单、成本低。

Description

VDMOS制备方法及其器件
技术领域
本发明属于半导体器件的技术领域，涉及一种背面扩铂VDMOS制备方法及其器件。
背景技术
VDMOS（Vertical Double-Diffused Metal-Oxide-Semiconductor Field EffectTransistor，垂直双扩散金属氧化物半导体场效应晶体管）是一种电压控制型功率器件，具有输入阻抗高、驱动功耗低和工作频率高等优点，被广泛应用于新能源设备和各类消费电子领域，是电子电力系统的核心器件。由于VDMOS体内存在寄生的二极管，在电路使用中无需与续流二极管并联使用降低了系统的成本，提高系统的集成度。随着电子电路工作频率的提升，对VDMOS体内寄生二极管的开关速度提出了新的挑战，要求其反向恢复时间必须尽量短。少子寿命控制技术能有效提高二极管的反向恢复性能，实现方式有铂金扩散工艺、中子辐照以及He离子注入等手段。其中中子辐照由于辐照过程中产生的缺陷难以有效控制、He离子注入的工艺复杂、成本高等因素难以与常规VDMOS生产线兼容。因此通常采用扩铂工艺，然而扩铂工艺一般采用在VDMOS的正面区域，以开孔、铂蒸发、退火的方式进行。这种对硅片整个正面区域进行铂蒸发的工艺，极易影响到硅片的终端区域，对氧化层质量及硅界面表面的电荷产生影响，进而影响到芯片的参数特性。
发明内容
有鉴于此，本发明的目的在于提供一种VDMOS制备方法及其器件，改善普通扩铂工艺对硅片元胞区与终端区的影响，并且制备工艺简单、成本低、可靠性高。
为达到上述目的，本发明提供如下技术方案：
一种VDMOS制备方法包括以下步骤：
S1、提供N型外延半导体基片，在所述半导体基片正面制备终端区和元胞区，所述终端区内形成多晶硅-金属场板的复合终端结构，所述终端区将元胞区包围在其中；
S2、对所述半导体基片的正面使用聚酰亚胺保护膜进行遮蔽处理，对所述半导体基片的背面进行预处理去除背面氧化层及损伤层然后制备缓冲区，在缓冲区表面进行扩铂；
S3、在所述半导体基片正面去除聚酰亚胺保护膜并制备源极电极；
S4、在所述半导体基片背面制备N+漏极区以及漏极电极。
进一步地，步骤S1中的N型外延层厚度可以根据设计需要进行调整，所述终端区和有源区位于所述N型外延层上。
进一步地，步骤S1中终端区上覆盖有氧化层，多晶硅以及金属。
进一步地，所述终端结构包括等位环、场限环以及多晶硅-金属场板，所述等位环位于元胞区与终端区交界处，所述多晶硅-金属场板位于所述等位环和场限环的氧化层上。
进一步地，步骤S1包括以下次步骤：
S11、提供N型外延半导体基片，在所述半导体基片上制备氧化层；
S12、采用光刻技术蚀刻所述氧化层区域，在露出的半导体基片的N型外延层上注入硼离子制备出P-well区、等位环和场限环；
S13、补长所述氧化层；
S14、采用光刻技术蚀刻所述氧化层区域，在露出的半导体基片的N型外延层上注入磷离子制备出源极N+区；
S15、补长所述氧化层；
S16、采用光刻技术蚀刻所述氧化层区域，形成终端区台阶状氧化层并淀积多晶硅；
S17、采用光刻技术蚀刻所述多晶硅区域及元胞区部分氧化层，形成元胞区的多晶硅栅以及终端区的多晶硅场板；
S18、在硅片正面淀积金属；
S19、采用光刻技术蚀刻多余金属，形成元胞区栅电极和终端区金属场板；
S110、生长氧化层；
进一步地，步骤S2包括以下次步骤：
S21、对所述半导体基片的正面使用聚酰亚胺保护膜进行遮蔽处理；
S22、对所述半导体基片的背面进行CMP研磨去除背面氧化层及损伤层；
S23、在露出的半导体基片的背面上注入磷离子制备出N-buffer缓冲区;
S24、在缓冲区表面匀涂一层铂水；
S25、通过高温将铂扩散进N-buffer缓冲区进行寿命控制；
进一步地，步骤S24中铂水的厚度为0.015μm-0.2μm。
进一步地，步骤S25中铂扩散的温度为800℃-1000℃，扩散时间为0.5h-3h。
本发明示例的VDMOS制备方法的有益效果在于：
一、制备出背面扩铂VDMOS器件，有别于传统VDMOS简单的等位环加场限环结构，本发明在终端区域使用多晶硅-金属的复合场板能够有效阻挡来自外部可动离子，进而屏蔽可动离子电荷对器件电学参数的影响，从而提高了终端区的可靠性；
二、将用于硅片正面的扩铂工艺转移到硅片背部，先在硅片正面镀一层聚酰亚胺保护膜，然后对硅片背面进行铂扩散，对N-buffer缓冲层进行寿命控制，从而提高VDMOS寄生二极管反向恢复性能，且不对硅片正面元胞区与终端区产生影响。本发明所述的背面扩铂VDMOS的制方法兼容普通VDMOS产线，其制备工艺简单、成本低、可靠性高。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为本发明实施例提供的一种VDMOS制备方法的流程示意图；
图2为图1所示步骤S1的具体流程示意图；
图3为对应图2所示步骤S11的结构剖面示意图；
图4为对应图2所示步骤S12的剖面示意图；
图5为对应图2所示步骤S13的结构剖面示意图；
图6为对应图2所示步骤S14的结构剖面示意图；
图7为对应图2所示步骤S15的结构剖面示意图；
图8为对应图2所示步骤S16的结构剖面示意图；
图9为对应图2所示步骤S17的结构剖面示意图；
图10为对应图2所示步骤S18的结构剖面示意图；
图11为对应图2所示步骤S19的结构剖面示意图；
图12为实施例中步骤S110的具体流程示意图；
图13为图1所示步骤S2的具体流程示意图；
图14为对应图13所示步骤S21的结构剖面示意图；
图15为对应图13所示步骤S22的结构剖面示意图；
图16为对应图13所示步骤S23的结构剖面示意图；
图17为对应图13所示步骤S24的结构剖面示意图；
图18为对应图13所示步骤S25的结构剖面示意图；
图19为对应图1所示步骤S3的结构剖面示意图；
图20为对应图1所示步骤S4的结构剖面示意图。
附图标记：1、N型衬底；2、N型外延层；31、正面氧化层；32、背面氧化层；4、P-well区；5、场限环；6、等位环；7、N+区；8、多晶硅；9、金属层；10、保护氧化层；11、聚酰亚胺保护膜；12、N-buffer缓冲区；13、铂水；14、N+漏极区；15、漏极电极；16、源极电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例
请参阅图1所示，本发明实施例提供的一种VDMOS制备方法包括以下步骤：
步骤S1：提供N型外延半导体基片，在所述半导体基片正面制备终端区和元胞区，所述终端区内形成多晶硅-金属场板的复合终端结构，所述终端区将元胞区包围在其中。
本步骤中首先提供N型外延半导体基片，再在所述半导体基片正面制备终端区和元胞区。本步骤中终端区和有源区位于N型外延层上；终端区上覆盖有多晶硅-金属场板以及用于保护作用的氧化层，氧化层起到保护终端区内的终端结构的作用。本步骤中终端区位于N型外延层的边缘区域将元胞区包围在其中。具体的，图2为图1所示实施例中步骤S1的具体流程示意图，参见图2所示，具体包括如下步骤：
步骤S11：提供N型外延半导体基片，在所述半导体基片上制备氧化层。如图3所示，本步骤中在由N型衬底1和N型外延层2依次叠加构成的半导体基片上制备正面氧化层31以及背面氧化层32。其中，上述制备正面氧化层31和背面氧化层32的方法可以采用热氧化工艺或淀积工艺，热氧化工艺可以在氧化炉中进行，同时对硅片正面（具体对应于N型外延层2的上表面）以及硅片背面（具体对应于N型衬底1的下表面）进行氧化，氧化温度可以为1000-1200℃，氧化时间可以根据正面氧化层31和背面氧化层32的厚度进行调整；淀积工艺包括化学气相淀积和物理气相淀积两种方式。
步骤S12：如图4所示，采用光刻技术蚀刻所述正面氧化层31区域，在露出的半导体基片的N型外延层2上注入硼离子制备出P-well区4、等位环6（EPL）和场限环5（FLR）。本步骤中采用光刻技术蚀刻正面氧化层31的一周及中间区域，在露出的半导体基片的N型外延层2上注入硼离子，以在N型外延层2的一周制备出等位环6和场限环5，在N型外延层2的中间区域制备出元胞区的P-well区4。其中，等位环6的深度大于场限环5的深度，场限环5在等位环6的外围，更加远离P-well区4。上述制备的场限环5的数量可以根据需要进行调整，可为多个。
步骤S13：如图5所示，第一补长所述正面氧化层31。本步骤中第一补长正面氧化层31，使其覆盖整个N型外延层2的上表面。本步骤中补长正面氧化层31的方法可以采用淀积工艺。其中，淀积工艺包括化学气相淀积和物理气相淀积两种方式。
步骤S14：如图6所示，采用光刻技术蚀刻所述正面氧化层31区域，在露出的半导体基片的N型外延层2上注入磷离子制备出源极N+区7，源极N+区7具体仅位在P-well区4中，每一P-well区4内可设有多个源极N+区7；本步骤中光刻技术蚀刻正面氧化层31中位于N型外延层2中间的元胞区域，在P-well区的上方，露出的半导体基片的N型外延层2上注入磷离子制备出源极N+区7。
步骤S15：如图7所示，第二补长所述正面氧化层31。本步骤中补长正面氧化层31，使其覆盖整个N型外延层2的上表面。
本步骤中第二补长正面氧化层31的方法可与第一补长步骤S13相同，可以采用淀积工艺。
步骤S16：如图8所示，采用光刻技术蚀刻所述正面氧化层31区域，形成终端区台阶状正面氧化层31并淀积多晶硅8。本步骤中光刻技术蚀刻所述正面氧化层31，在N型外延层边缘的场限环上方的氧化层形成阶梯状，并在整个正面氧化层31上淀积多晶硅8。正面氧化层31的台阶状终端区位于等位环6与场限环5之间的上方区域或/及场限环5之间的上方区域并可局部等位环6与场限环5的侧边。本步骤中淀积多晶硅8的方法可以采用化学气相淀积和物理气相淀积两种方式。
步骤S18：如图9所示，采用光刻技术图案化蚀刻所述多晶硅8及元胞区部分的正面氧化层31，形成位于元胞区的多晶硅栅以及位于终端区的多晶硅场板，并各具有一层氧化层与一层多晶硅。所述多晶硅栅位于P-well区4之间的上方区域，所述多晶硅场板位于等位环6与场限环5之间的上方区域或/及场限环5之间的上方区域。本步骤中先使用光刻技术蚀刻所述多晶硅8，在N型外延层2中间的元胞区形成多晶硅栅以及N型外延层2边缘的终端区形成台阶状的多晶硅场板；再使用光刻技术蚀刻所述正面氧化层31，使元胞区的P-well区4和N+区7上表面局部裸露出来。
步骤S18：如图10所示，在硅片正面淀积金属层9。在整个硅片的表面淀积一层金属层9，与金属层9接触的有P-well区4、N+区7、正面氧化层31和多晶硅8。本步骤中淀积金属层9的方法可以采用淀积工艺也可能采用磁控溅射的方法。
步骤S19：如图11所示，采用光刻技术蚀刻多余金属层9，形成元胞区的栅电极和终端区的金属场板。所述栅电极延伸覆盖前述的多晶硅栅并连接至所述等位环6上，所述金属场板位于所述场限环5处的正面氧化层31上并延伸覆盖至在所述终端区的多晶硅场板（终端区在蚀刻后剩余的多晶硅8）上。
采用光刻技术蚀刻多余金属层9，在元胞区形成栅电极以及终端区形成金属场板。其中，所述元胞区为以等位环6朝向中间区域的边界（图11中的等位环6左侧边界）予以划分，所述终端区为以等位环6远离中间区域的边界（图11中的等位环6右侧边界）予以划分。所述栅电极为所述元胞区中蚀刻后的金属层9，连接到相邻的P-well区4中的N+区7上，具体地还可延伸到等位环6上。在所述终端区上蚀刻后的金属层9为所述金属场板，位于场限环5上。
步骤S110：如图12所示，生长保护氧化层10。本步骤中淀积生长正面的保护氧化层10覆盖整个硅片的正表面。本步骤中生长保护氧化层10的方法与步骤S13可相同可不相同，一般采用化学气相淀积工艺。
关于步骤S2：对所述半导体基片的正面使用聚酰亚胺保护膜11进行遮蔽处理，对所述半导体基片的背面进行预处理去除背面氧化层及损伤层然后制备缓冲区，在缓冲区表面进行扩铂。相关附图对照图13至图20。
本步骤中对半导体基片的正面使用聚酰亚胺保护膜11进行遮蔽处理，仅在硅片背面进行扩铂工艺。具体的，图13为图1所示实施例中步骤S2的具体流程示意图，参见图13所示，具体包括如下步骤：
步骤S21：如图14所示，对所述半导体基片的正面使用聚酰亚胺保护膜11进行遮蔽处理。本步骤中在硅片的正面旋涂一层聚酰亚胺保护膜11，使其覆盖整个硅片的正表面。所述聚酰亚胺保护膜11实质且全面地覆盖于所述保护氧化层10上。
步骤S22：如图15所示，对所述半导体基片的背面进行CMP研磨去除背面氧化层32及N型衬底1中的损伤层；即，背面氧化层32被完整去除。本步骤中对半导体基片的整个背面进行CMP研磨，将背面氧化层32及N型衬底1下方中的损伤层去除。
步骤S23：如图16所示，在露出的半导体基片的背面上注入磷离子制备出N-buffer缓冲区12。本步骤中对整个N型衬底1的背面进行注入磷离子从而形成N-buffer缓冲区12。
步骤S24：如图17所示，在N-buffer缓冲区12的表面匀涂一层铂水13。本步骤中在N-buffer缓冲区12的表面均匀的涂上一层铂水13。
步骤S25：如图18所示，通过高温将铂扩散进N-buffer缓冲区12进行寿命控制。本步骤中对硅片背部进行高温加热，使N-buffer缓冲区12表面的铂水13在高温下通过固相扩散的方式进入其中，铂在硅中起到深能级杂质的作用，形成有效的复合中心从而降低了载流子寿命，进而形成寿命控制的区域。
上述步骤中铂扩散的深度对温度的依赖十分显著，温度越高铂在硅中的扩散速度越快，扩散温度可以从800℃-1000℃，其扩散时间可以为0.5h-3h，铂水的厚度可以为0.015μm-0.2μm。
综上，步骤S2在硅片正面镀一层聚酰亚胺保护膜11，保护硅片正面不被后续工艺所影响。然后对硅片背面进行铂扩散，在N-buffer缓冲区12内进行寿命控制，从而提高VDMOS寄生二极管反向恢复性能，且不对硅片正面元胞区与终端区产生影响。兼容普通VDMOS产线，其制备工艺简单、成本低、可靠性高。
步骤S3：如图19所示，在所述半导体基片正面去除聚酰亚胺保护膜11并制备源极电极16。本步骤中先去除硅片正面的聚酰亚胺保护膜11，再使用光刻技术光刻掉位于元胞区上的10，再对整个硅片正面淀积金属从而形成源极电极16。示例中，所述源极电极16电性导通N+区7，并与P-well区4接触。
步骤S4：如图20所示，在所述半导体基片背面制备N+漏极区14以及漏极电极15。本步骤中先对整个硅片背面的N-buffer缓冲区12进行离子注入，掺入磷离子从而形成N+漏极区14，再对整个硅片背面淀积金属从而形成漏极电极15。即在铂水改质的N-buffer缓冲区12中，重建N+漏极区14，能增加N-buffer缓冲区12使用寿命，具有首创性。
本发明还提供了一种通过上述方法制作而成的背面扩铂VDMOS器件，具体结构参见图20的实施例。所述背面扩铂VDMOS器件包括：
N型外延层2，在所述N型外延层2的正面制备终端区和元胞区，所述终端区内形成多晶硅与金属场板的复合终端结构，所述终端区将所述元胞区包围在其中；由所述N型外延层2的背面制备N-buffer缓冲区12并进行扩铂；
源极电极16，制备于所述N型外延层2的正面上；并由所述N-buffer缓冲区12的底部制备有N+漏极区14；
漏极电极15，制备于所述N+漏极区14上；
其中，所述N-buffer缓冲区12由用于形成所述N型外延层2的N型衬底1经研磨减薄与背面注入所形成，铂扩散于所述N-buffer缓冲区12内，所述N+漏极区14由扩铂后的所述N-buffer缓冲区12的底层所形成。
具体地，所述N型外延层2为外延单晶结构，所述N-buffer缓冲区12与所述N+漏极区14为N型衬底1的原生单晶结构改质而成。
通过本发明实施例提供的VDMOS制备方法与背面扩铂VDMOS器件，具有下述至少一种的优点：一、有别于传统VDMOS简单的等位环加场限环结构，本发明在终端区域使用多晶硅-金属的复合场板能够有效阻挡来自外部可动离子，进而屏蔽可动离子电荷对器件电学参数的影响，从而提高了终端区的可靠性；二、本发明将用于硅片正面的扩铂工艺转移到硅片背部，先在硅片正面镀一层聚酰亚胺保护膜，然后对硅片背面进行铂扩散，对N-buffer缓冲层进行寿命控制，从而提高VDMOS寄生二极管反向恢复性能，且不对硅片正面元胞区与终端区产生影响。本发明所述的背面扩铂VDMOS的制方法兼容普通VDMOS产线，其制备工艺简单、成本低、可靠性高。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种VDMOS制备方法，其特征在于，包括以下步骤：
步骤S1、提供具有N型外延层的半导体基片，在所述半导体基片正面制备终端区和元胞区，所述终端区内形成多晶硅与金属场板的复合终端结构，所述终端区将所述元胞区包围在其中；
步骤S2、对所述半导体基片的正面使用聚酰亚胺保护膜进行遮蔽处理，对所述半导体基片的背面进行预处理，去除背面氧化层及损伤层然后制备缓冲区，在缓冲区表面进行扩铂；
步骤S3、在所述半导体基片正面去除聚酰亚胺保护膜并制备源极电极；
步骤S4、在所述半导体基片背面制备N+漏极区以及漏极电极。
2.根据权利要求1所述的VDMOS制备方法，其特征在于，步骤S1中N型外延半导体基片的N型外延层厚度介于50-200微米，所述终端区和有源区位于所述N型外延层上。
3.根据权利要求2所述的VDMOS制备方法，其特征在于，步骤S1中终端区上覆盖有氧化层、多晶硅以及金属。
4.根据权利要求3所述的VDMOS制备方法，其特征在于，所述终端结构包括等位环、场限环以及多晶硅-金属场板，所述等位环位于元胞区与终端区交界处，所述多晶硅-金属场板位于所述等位环和场限环的氧化层上。
5.根据权利要求4所述的VDMOS制备方法，其特征在于，步骤S1包括以下次步骤：
S11、提供N型外延半导体基片，在所述半导体基片上制备氧化层；
S12、采用光刻技术蚀刻所述氧化层区域，在露出的半导体基片的N型外延层上注入硼离子制备出P-well区、等位环和场限环；
S13、补长所述氧化层；
S14、采用光刻技术蚀刻所述氧化层区域，在露出的半导体基片的N型外延层上注入磷离子制备出源极N+区；
S15、补长所述氧化层；
S16、采用光刻技术蚀刻所述氧化层区域，形成终端区台阶状氧化层并淀积多晶硅；
S17、采用光刻技术蚀刻所述多晶硅区域及元胞区部分氧化层，形成元胞区的多晶硅栅以及终端区的多晶硅场板；
S18、在硅片正面淀积金属；
S19、采用光刻技术蚀刻多余金属，形成元胞区栅电极和终端区金属场板；
S110、生长氧化层。
6.根据权利要求1-5中任一项所述的VDMOS制备方法，其特征在于，步骤S2包括以下步骤：
S21、对所述半导体基片的正面使用聚酰亚胺保护膜进行遮蔽处理；
S22、对所述半导体基片的背面进行CMP研磨去除背面氧化层及损伤层；
S23、在露出的半导体基片的背面上注入磷离子制备出N-buffer缓冲区;
S24、在缓冲区表面匀涂一层铂水；
S25、通过高温将铂扩散进N-buffer缓冲区进行寿命控制。
7.根据权利要求6所述的VDMOS制备方法，其特征在于，步骤S24中铂水的厚度为0.015μm-0.2μm。
8.根据权利要求6所述的VDMOS制备方法，其特征在于，步骤S25中铂扩散的温度为800℃-1000℃，扩散时间为0.5h-3h。
9.一种背面扩铂VDMOS器件，其特征在于，采用如权利要求1-8中任一项所述的一种VDMOS制备方法制得。
10.一种背面扩铂VDMOS器件，其特征在于，包括：
N型外延层，在所述N型外延层的正面制备终端区和元胞区，所述终端区内形成多晶硅与金属场板的复合终端结构，所述终端区将所述元胞区包围在其中；由所述N型外延层的背面制备N-buffer缓冲区并进行扩铂；
源极电极，制备于所述N型外延层的正面上；并由所述缓冲区的底部制备有N+漏极区；
漏极电极，制备于所述N+漏极区上；
其中，所述缓冲区由用于形成所述N型外延层的衬底经研磨减薄与背面注入所形成，铂扩散于所述缓冲区内，所述N+漏极区由扩铂后的所述缓冲区的底层所形成。
CN202311564103.6A 2023-11-22 2023-11-22 Vdmos制备方法及其器件 Active CN117293036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311564103.6A CN117293036B (zh) 2023-11-22 2023-11-22 Vdmos制备方法及其器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311564103.6A CN117293036B (zh) 2023-11-22 2023-11-22 Vdmos制备方法及其器件

Publications (2)

Publication Number Publication Date
CN117293036A true CN117293036A (zh) 2023-12-26
CN117293036B CN117293036B (zh) 2024-02-06

Family

ID=89244692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311564103.6A Active CN117293036B (zh) 2023-11-22 2023-11-22 Vdmos制备方法及其器件

Country Status (1)

Country Link
CN (1) CN117293036B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
CN101263599A (zh) * 2005-09-16 2008-09-10 国际整流器公司 终止结构
US20100140657A1 (en) * 2008-11-12 2010-06-10 Fuji Electric Holdings Co., Ltd. Power semiconductor device and the method of manufacturing the same
CN109659236A (zh) * 2018-12-17 2019-04-19 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
CN109671625A (zh) * 2017-10-13 2019-04-23 华润微电子（重庆）有限公司 快恢复二极管的制备方法
CN113517332A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 基于圆柱型超结区的复杂超结半导体器件及其制备方法
CN115241281A (zh) * 2022-09-15 2022-10-25 北京芯可鉴科技有限公司 功率半导体器件终端及制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
CN101263599A (zh) * 2005-09-16 2008-09-10 国际整流器公司 终止结构
US20100140657A1 (en) * 2008-11-12 2010-06-10 Fuji Electric Holdings Co., Ltd. Power semiconductor device and the method of manufacturing the same
CN109671625A (zh) * 2017-10-13 2019-04-23 华润微电子（重庆）有限公司 快恢复二极管的制备方法
CN109659236A (zh) * 2018-12-17 2019-04-19 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
CN113517332A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 基于圆柱型超结区的复杂超结半导体器件及其制备方法
CN115241281A (zh) * 2022-09-15 2022-10-25 北京芯可鉴科技有限公司 功率半导体器件终端及制造方法

Also Published As

Publication number Publication date
CN117293036B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US9129982B2 (en) Semiconductor device and manufacturing method
US11824090B2 (en) Back side dopant activation in field stop IGBT
US20130049107A1 (en) Trench semiconductor power device and fabrication method thereof
CN103094359B (zh) 高压肖特基二极管及其制作方法
CN111933714A (zh) 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
CN117293036B (zh) Vdmos制备方法及其器件
CN111415997B (zh) 一种mos结构沟槽二极管器件及其制造方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
CN112259599B (zh) 一种硅片键合式igbt器件及其制作方法
US9385210B2 (en) Method for manufacturing semiconductor device using a gettering layer
CN114050183B (zh) 逆导型功率芯片制造方法
JPH10173174A (ja) 半導体装置とその製造方法
CN113990945B (zh) 一种绝缘栅双极型晶体管结构及其制造方法
CN114334815A (zh) 整合frd的igbt器件及其制造方法
CN115332330A (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN115332329A (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
CN106558624B (zh) 一种快速恢复二极管及其制造方法
JPH11102917A (ja) 半導体装置とその製造方法
CN110690294A (zh) 一种快恢复二极管
CN109994544B (zh) 场终止型功率器件的制造方法
CN102931228A (zh) 逆导igbt器件及制造方法
CN104425246A (zh) 绝缘栅双极型晶体管及其制备方法
EP0774167B1 (en) A power semiconductor device
CN115241293B (zh) 一种高速软恢复高压肖特基二极管器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant