CN115332329A - 一种深缓冲层高密度沟槽的igbt器件及其制备方法 - Google Patents
一种深缓冲层高密度沟槽的igbt器件及其制备方法 Download PDFInfo
- Publication number
- CN115332329A CN115332329A CN202210973107.9A CN202210973107A CN115332329A CN 115332329 A CN115332329 A CN 115332329A CN 202210973107 A CN202210973107 A CN 202210973107A CN 115332329 A CN115332329 A CN 115332329A
- Authority
- CN
- China
- Prior art keywords
- layer
- density
- igbt device
- preparing
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 15
- 238000004528 spin coating Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 210000000746 body region Anatomy 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 230000001413 cellular effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000001994 activation Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000007725 thermal activation Methods 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 27
- 239000010408 film Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000001951 dura mater Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 protons Chemical class 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种深缓冲层高密度沟槽的IGBT器件及其制备方法，涉及半导体器件制造领域，包括如下步骤：A、外延层的制备；B、正面终端结构的制备；C、正面高密度沟槽MOSFET结构的制备；所述高密度沟槽包括若干元胞活性沟槽、元胞伪沟槽、划片道沟槽；D、电路链接层和钝化层的制备；E、晶圆背面的制备。本发明有利于缓解在大尺寸晶圆上生产IGBT器件的翘曲问题，并且缓冲层的深度以及浓度易于调节，可以充分满足应用的需求，并提高IGBT芯片的产出率。
Description
技术领域
本发明涉及半导体器件制造领域，具体涉及一种深缓冲层高密度沟槽的IGBT器件及其制备方法。
背景技术
现有的传统IGBT的背面电场截止层，往往采用高能量的离子注入来实现，并通过热退火或激光退火来实现，例如当采用磷或砷时，注入深度在2-3um，通过激光退火，可以实现3-6um的深度范围，以及1e16-1e17/cm-3的浓度范围；当采用质子、氦等轻离子时，注入深度可以在2-40um，通过热退火，可以实现3-40um的深度范围，以及1e16-1e17/cm-3的浓度范围。这样的高能量注入机台成本较高，且对退火的要求也较高，需要在激活温度较低的情况下，尽可能的提高激活率。
现有的传统IGBT器件由于4-7um的沟槽深度，且沟槽密度不断增加导致晶圆在生产过程中容易产生非常大的翘曲度，并且在减薄后，进行背面高能注入以及退火时，容易发生应力分布不均匀，发生晶圆破碎，导致IGBT在更大的晶圆尺寸上难以推广生产。
发明内容
为解决现有技术中的缺陷，本发明的目的在于提供一种深缓冲层高密度沟槽的IGBT器件的制备方法。
本发明的目的是通过以下技术方案实现的：一种深缓冲层高密度沟槽的IGBT器件的制备方法，包括如下步骤：
A、外延层的制备；
B、正面终端结构的制备；
C、正面高密度沟槽MOSFET结构的制备；所述高密度沟槽包括若干元胞活性沟槽、元胞伪沟槽、划片道沟槽；
D、电路链接层和钝化层的制备；
E、晶圆背面的制备。
进一步地，所述步骤A具体包括如下步骤：
S1、在半导体衬底上表面采用气相沉积的方式生长第一外延层，所述第一外延层掺杂三价元素或五价元素；
S2、在第一外延层上采用气相沉积的方式生长第二外延层，所述第二外延层掺杂三价元素或五价元素。
进一步地，所述第一外延层为缓冲层，第二外延层为耐压层，所述第二外延层掺杂的元素的极性与第一外延层掺杂的元素的极性相同，所述三价元素包括硼，所述五价元素包括砷、磷。
进一步地，所述步骤B正面终端结构的制备具体包括如下步骤：
S3、在第二外延层上沉积二氧化硅得到厚氧化层；
S4、在厚氧化层上进行第一光刻胶层旋凃，通过光刻机曝光将掩膜版上电路图形定义在第一光刻胶层上；
S5、通过干法或湿法刻蚀将电路图形转移到厚氧化层上，并将第一光刻胶层去除；
S6、对第二外延层进行离子注入得到终端区域，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活得到终端注入区；所述离子注入次数为一次或多次。
进一步地，所述步骤C具体包括如下步骤：
S7、在第二外延层上表面制作硬膜，所述硬膜的材质为二氧化硅，通过低温化学气相沉积或者高温炉管工艺制得；
S8、在硬膜上进行第二光刻胶层旋涂，通过光刻机曝光将掩模版上高密度的沟槽的图形定义在第二光刻胶层上；
S9、在第二光刻胶层上形成电路图形后，通过干法刻蚀将电路图形转移到二氧化硅的硬膜上，并将第二光刻胶层去除；
S10、在硬膜上形成电路图形后，利用干法刻蚀在第二外延层上形成若干高密度沟槽，并将硬膜去除；所述高密度沟槽包括若干元胞活性沟槽、元胞伪沟槽、划片道沟槽；
S11、通过炉管热氧化工艺，在沟槽的侧壁生长一层牺牲氧化层；
S12、通过湿法刻蚀，将牺牲氧化层去除，然后通过高温炉管热氧化工艺生长栅极氧化层；
S13、通过低压化学气相沉积方式在高密度沟槽和第二外延层上方沉积一层多晶硅；
S14、在多晶硅上进行第三光刻胶层旋涂，通过光刻机曝光将掩模版上沟槽图形定义在第三光刻胶层上，并采用干法刻蚀，将沟槽图形转移到多晶硅上后，去除第三光刻胶层；
S15、通过对第二外延层进行体区离子注入制作得到体区，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活；
S16、在外延片上表面进行第四光刻胶层旋涂，通过光刻机曝光将掩膜版上有源区图形定义在第四光刻胶层上，从而实现有源区图形；
S17、通过对第二外延层进行有源区注入制作得到有源区，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活；
S18、在外延片表面生长二氧化硅绝缘层。
进一步地，所述元胞活性沟槽、元胞伪沟槽位于中部，所述划片道沟槽位于元胞活性沟槽、元胞伪沟槽的两侧；所述元胞伪沟槽包括元胞浮空伪沟槽、元胞源极伪沟槽、元胞栅极伪沟槽。
进一步地，所述步骤D具体包括如下步骤：
S19、在二氧化硅绝缘层表面进行第五光刻胶层旋凃，通过光刻机曝光将掩膜板上接触孔图形定义在第五光刻胶层上；所述接触孔包括栅极接触孔、发射极接触孔、终端接触孔；
S20、在第五光刻胶层上实现了栅极接触孔、发射极接触孔、终端接触孔图形后，利用干法刻蚀将图形转移到二氧化硅上；
S21、通过离子注入掺杂高浓度杂质到栅极接触孔、发射极接触孔、终端接触孔的底部，退火激活杂质以制作欧姆接触层；
S22、通过气相沉积的方式，沉积金属钛作为粘结层，并利用快速热退火形成硅化物，随后各向同性的沉积金属钨，并通过干法刻蚀去除掉接触孔以外的金属钨，形成钨栓；
S23、通过溅射的方式沉积金属铝，旋凃第六光刻胶层，曝光后用干法或者干湿混合的方式形成电路链接层，并去除第六光刻胶层；
S24、沉积钝化层，通过光刻工艺和刻蚀工艺将焊盘区域打开。
进一步地，所述步骤E具体包括如下步骤：
S25、对IGBT器件的背面硅衬底进行减薄，直至减薄到第一外延层；
S26、通过离子注入，对IGBT器件的背面注入低能量、低剂量的三价元素或五价元素，能量范围在10-40k，剂量范围在1e12-1e13/cm2激活后形成集电极；
S27、通过蒸发或者溅射的方式，对IGBT器件背面进行合金，并退火后实现欧姆接触，形成背面金属。
一种深缓冲层高密度沟槽的IGBT器件，所述深缓冲层高密度沟槽的IGBT器件根据深缓冲层高密度沟槽的IGBT器件的制备方法制备得到。
进一步地，所述器件包括终端区域、划片道区域、活性区域，所述划片道区域与活性区域设置有若干沟槽结构。
综上所述，与现有技术相比，本发明具有如下的有益效果：
(1)本发明所述的IGBT器件在划片道中加入与活性区相同的沟槽结构，降低了晶圆翘曲的程度，实现了在大晶圆尺寸上进行高密度沟槽IGBT的生产；
(2)本发明所述的器件的正面结构，可以实现非常高的沟槽密度，可以在不增加工艺成本的情况下，采用不同的正面技术，包括注入增强、载流子存储等技术，并且可以非常容易的调整本发明所述器件的电容组成占比，满足不同应用的场景的需求；
(3)本发明所述的IGBT器件的背面缓冲层的形成，不需要高能量注入以及退火，在进行背面工艺时，降低了这一步工艺带来的碎片风险；
(4)本发明所述的IGBT器件的背面缓冲层深度以及浓度可以非常容易的进行调节，因此IGBT的背面注入效率以及输运系数均可以调节，可以实现不同的关断特性，满足不同应用场景的需求。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为一种深缓冲层高密度沟槽的IGBT器件的俯视图；
图2为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤A中具体步骤S1的加工示意图；
图3为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤A中具体步骤S2的加工示意图；
图4为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤B中具体步骤S3的加工示意图；
图5为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤B中具体步骤S4的加工示意图；
图6为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤B中具体步骤S5的加工示意图；
图7为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤B中具体步骤S6的加工示意图；
图8为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S7的加工示意图；
图9为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S8的加工示意图；
图10为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S9的加工示意图；
图11为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S10的加工示意图；
图12为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S11的加工示意图；
图13为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S12的加工示意图；
图14为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S13的加工示意图；
图15为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S14的加工示意图；
图16为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S15的加工示意图；
图17为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S16的加工示意图；
图18为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S17的加工示意图；
图19为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤C中具体步骤S18的加工示意图；
图20为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤D中具体步骤S19的加工示意图；
图21为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤D中具体步骤S20的加工示意图；
图22为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤D中具体步骤S21的加工示意图；
图23为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤D中具体步骤S22的加工示意图；
图24为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤D中具体步骤S23的加工示意图；
图25为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤E中具体步骤S24的加工示意图；
图26为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤E中具体步骤S25的加工示意图；
图27为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤E中具体步骤S26的加工示意图；
图28为一种深缓冲层高密度沟槽的IGBT器件的制备方法中步骤E中具体步骤S27的加工示意图；
图29为图1中沿A-A的剖面示意图；
附图标记：
1、硅衬底；2、第一外延层；3、第二外延层；4、厚氧化层；5、第一光刻胶层；6、终端区域；7、硬膜；8、第二光刻胶层；9、元胞活性沟槽；10、元胞浮空伪沟槽；101、元胞源极伪沟槽；102、元胞栅极伪沟槽；11、划片道沟槽；12、牺牲氧化层；13、栅极氧化层；14、多晶硅；15、第三光刻胶层；16、体区；161、终端注入区；162、划片道注入区；17、第四光刻胶层；18、有源区；19、绝缘层；20、第五光刻胶层；21、栅极接触孔；211、欧姆接触层；22、发射极接触孔；23、终端接触孔；24、金属；241、终端金属场版；25、第六光刻胶层；26、栅极；27、发射极；28、钝化层；29、集电极；30、背面金属；31、划片道区域；32、活性区域。
具体实施方式
以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进，这些都属于本发明的保护范围。在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开，下面结合具体实施例对本发明进行详细说明：
本发明实施例提供了一种如图1、图29所示的深缓冲层高密度沟槽的IGBT器件的制备方法，在一个具体实施例中，该方法用于在器件的正面结构实现非常高的沟槽密度，可以在不增加工艺成本的情况下，采用不同的正面技术，包括注入增强、载流子存储等技术，并且可以非常容易的调整本发明所述器件的电容组成占比，满足不同应用的场景的需求降低晶圆翘曲的程度，实现了在大晶圆尺寸上进行高密度沟槽IGBT的生产，具体包括如下步骤：
步骤A、外延层的制备。
步骤B、正面终端结构的制备。
步骤C、正面高密度沟槽MOSFET结构的制备，高密度沟槽包括若干元胞活性沟槽、元胞伪沟槽、划片道沟槽；。
步骤D、电路链接层和钝化层28的制备。
步骤E、晶圆背面的制备。
作为一种具体实施方式，步骤A可具体包括：
步骤S1、如图2所示，在半导体衬底上表面采用气相沉积的方式生长第一外延层2，作为本发明所述器件的缓冲层，本实施例中半导体衬底具体为硅衬底1，根据器件极性的不同，可以选择掺杂三价元素(硼)以制备P型器件或五价元素(砷、磷)以制备N型器件。第一外延层2根据应用场景所需要的缓冲层的深度以及浓度的不同，厚度以及浓度会有变化。
步骤S2、如图3所示，在第一外延层2上采用气相沉积的方式生长第二外延层3，作为本发明所述器件的耐压层。根据器件极性的不同，可以选择掺杂三价元素(硼)以制备P型器件或五价元素(砷、磷)以制备N型器件，掺杂元素的极性与第一外延层2掺杂的极性相同。第二外延层3根据应用场景的需求，深度以及浓度可以变化。
作为一种具体实施方式，步骤B可具体包括：
步骤S3、如图4所示，在第二外延层3上沉积二氧化硅作为终端结构所需要的厚氧化层4。
步骤S4、如图5所示，在厚氧化层4上进行第一光刻胶层5旋凃，通过光刻机曝光将掩膜版上的电路图形定义在第一光刻胶层5上。
步骤S5、如图6所示，利用干法或湿法刻蚀将电路图形转移到厚氧化层4上，并将光刻胶去除。第二外延层3上两侧分别得到一组，每组数量为2个的条状厚氧化层4。
步骤S6、如图7所示，通过分别对两组每组数量为2个的条状厚氧化层4之间的第二外延层3区域进行离子注入制作得到终端区域6(如图29所示)。离子注入的杂质包括三价元素(N型MOSFET)或五价元素(P型MOSFET)，对注入杂质进行热激活得到两个终端注入区161。特别的，离子注入终端注入区161可以重复一次或多次，以实现不同的耐压值。
作为一种具体实施方式，步骤C可具体包括：
步骤S7、如图8所示，在第二外延层3上沉积二氧化硅薄膜作为沟槽刻蚀所需的硬膜7，该硬膜7可由低温化学气相沉积或者高温炉管工艺制备。
步骤S8、如图9所示，在硬膜7上进行第二光刻胶层8旋涂，通过光刻机曝光将掩模版上与步骤S10中相对应的高密度沟槽的图形定义在第二光刻胶层8上。
步骤S9、如图10所示，在第二光刻胶层8上形成电路图形后，利用干法刻蚀将电路图转移到二氧化硅的硬膜7上，并将第二光刻胶层8去除。
步骤S10、如图11所示，在硬膜7上形成电路图形后，利用干法刻蚀在第二外延层3上形成高密度沟槽，并将硬膜7去除。
特别的作为一种具体实施方式，此方法需要同时定义三种沟槽，高密度沟槽包括元胞活性沟槽9、元胞伪沟槽、划片道沟槽11，元胞活性沟槽9、元胞伪沟槽位于中部，划片道沟槽11位于两侧。
两个元胞活性沟槽9位于第二外延层3中央，用于实际晶体管的导通效果。元胞伪沟槽包括两个分别位于元胞活性沟槽9两侧的元胞浮空伪沟槽10、一个位于元胞浮空伪沟槽10远离元胞活性沟槽9一侧的元胞源极伪沟槽101、一个位于元胞浮空伪沟槽10远离元胞源极伪沟槽101一侧的元胞栅极伪沟槽102，元胞伪沟槽通过选择浮空、连接到栅极26、发射极27的方式，可以实现提高耐压、电容调整、导通时载流子分布调整效果。两组划片道沟槽11分别位于第二外延层3两侧，每组划片道沟槽11的数量为2个，有利于降低大尺寸晶圆的翘曲程度。
如图1所示，在划片道区域31中存在与主芯片相互平行或垂直的同等密度的沟槽，从而实现高密度沟槽。以上数量并非对本发明的限制，而是举例一个可实施的形式，可以根据具体的需求选择不同的数量。
步骤S11、如图12所示，利用炉管热氧化工艺，在高密度沟槽的侧壁生长一层牺牲氧化层12。
步骤S12、如图13所示，通过湿法刻蚀，将牺牲氧化层12去除，然后利用高温炉管热氧化工艺生长栅极氧化层13。
步骤S13、如图14所示，采用低压化学气相沉积方式在高密度沟槽和第二外延层3上方沉积一层多晶硅14。
步骤S14、如图15所示，在多晶硅14上进行第三光刻胶层15旋涂，通过光刻机曝光将掩模版上沟槽图形定义在第三光刻胶层15上如图16所示，并采用干法刻蚀，将沟槽图形转移到多晶硅14上后，去除第三光刻胶层15。特别的，此方法保留的多晶硅14，可以将栅极26沟槽连接在一起，也可以作为终端区域6的场版结构。
步骤S15、如图16所示，通过对第二外延层3进行体区16离子注入制作得到中部的体区16以及两侧的划片道注入区162，离子注入的杂质包括三价元素(N型MOSFET)或五价元素(P型MOSFET)，对注入杂质进行热激活。
步骤S16、如图17所示，在外延片上表面进行第四光刻胶层17旋涂，通过光刻机曝光将掩膜版上有源区18图形定义在第四光刻胶层17上，从而实现有源区18图形。
步骤S17、如图18所示，通过对第二外延层3进行有源区18注入制作得到两个元胞活性沟槽9之间的有源区18，离子注入的杂质包括三价元素(P型MOSFET)或五价元素(N型MOSFET)，对注入杂质进行热激活。
步骤S18、如图19所示，在外延片上表面生长二氧化硅绝缘层19。
作为一种具体实施方式，步骤D可具体包括：
步骤S19、如图20所示，在二氧化硅绝缘层19表面进行第五光刻胶层20旋凃，通过光刻机曝光将掩膜板上的接触孔图形定义在第五光刻胶层20上。接触孔包括与图23中相对应的栅极接触孔21、发射极接触孔22、终端接触孔23。
步骤S20、如图21所示，在第五光刻胶层20上实现了接触孔图形后，利用干法刻蚀将图形转移到二氧化硅绝缘层19上。
步骤S21、如图22所示，利用离子注入掺杂高浓度杂质到与图23中相对应的栅极接触孔21、发射极接触孔22、终端接触孔23的底部，退火激活杂质以制作接触孔的欧姆接触层211。
步骤S22、如图23所示，利用气相沉积的方式，沉积金属钛作为粘结层，并利用快速热退火形成硅化物，随后各向同性的沉积金属钨，并通过干法刻蚀去除掉接触孔以外的金属钨，在栅极接触孔21、发射极接触孔22、终端接触孔23内形成钨栓。
步骤S23、如图24所示，利用溅射的方式沉积金属24，随后旋凃第六光刻胶层25，曝光后用干法或者干湿混合的方式形成电路链接层，并去除第六光刻胶层25。特别的，此方法定义了终端金属场版241，两个电极,其一为栅极26，其二为发射极27。
步骤S24、如图25所示，沉积钝化层28，并用光刻工艺和刻蚀工艺将栅极26、发射极27焊盘区域打开。
作为一种具体实施方式，步骤E可具体包括：
步骤S25、如图26所示，对IGBT器件的背面硅衬底1进行减薄，直至减薄到第一外延层2的范围内。
步骤S26、如图27所示，利用离子注入，对IGBT器件背面注入低能量、低剂量的粒子，包括三价元素(N型IGBT)或五价元素(P型IGBT)，能量范围在10-40k，剂量范围在1e12-1e13/cm2，对注入杂质进行激活形成集电极29。
步骤S27、如图28所示，利用蒸发或者溅射的方式，对IGBT器件背面进行合金，并退火后实现欧姆接触，形成背面金属30。
本发明实施例还提出了一种深缓冲层高密度沟槽的IGBT器件，如图1、图29所示，包括终端区域6、划片道区域31、活性区域32，该IGBT器件的划片道区域31与活性区域32设置有高密度沟槽结构，高密度沟槽包括若干元胞活性沟槽、元胞伪沟槽、划片道沟槽。其中终端区域6可以根据不同的电压等级，进行不同的重复次数；划片道区域31可以根据不同的宽度进行不同的重复次数；活性区域32可以根据不同而电流规格，进行不同的重复次数。
12寸晶圆的面积分别是8寸晶圆的2.25倍，6寸晶圆的4倍面积，因此在相同的生产效率下，更大的晶圆，其芯片产出率成倍增加，本发明可以缓解在大尺寸晶圆上生产IGBT器件时的翘曲问题，并且缓冲层的深度以及浓度易于调节。本发明可以充分满足不同的应用场景对沟槽密度、沟槽类型、缓冲层的要求，并提高IGBT芯片的产出率。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (10)
1.一种深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，包括如下步骤：
A、外延层的制备；
B、正面终端结构的制备；
C、正面高密度沟槽MOSFET结构的制备；所述高密度沟槽包括若干元胞活性沟槽(9)、元胞伪沟槽、划片道沟槽(11)；
D、电路链接层和钝化层(28)的制备；
E、晶圆背面的制备。
2.根据权利要求1所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述步骤A具体包括如下步骤：
S1、在半导体衬底上表面采用气相沉积的方式生长第一外延层(2)，所述第一外延层(2)掺杂三价元素或五价元素；
S2、在第一外延层(2)上采用气相沉积的方式生长第二外延层(3)，所述第二外延层(3)掺杂三价元素或五价元素。
3.根据权利要求2所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述第一外延层(2)为缓冲层，第二外延层(3)为耐压层，所述第二外延层(3)掺杂的元素的极性与第一外延层(2)掺杂的元素的极性相同，所述三价元素包括硼，所述五价元素包括砷、磷。
4.根据权利要求1所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述步骤B正面终端结构的制备具体包括如下步骤：
S3、在第二外延层(3)上沉积二氧化硅得到厚氧化层(4)；
S4、在厚氧化层(4)上进行第一光刻胶层(5)旋凃，通过光刻机曝光将掩膜版上电路图形定义在第一光刻胶层(5)上；
S5、通过干法或湿法刻蚀将电路图形转移到厚氧化层(4)上，并将第一光刻胶层(5)去除；
S6、对第二外延层(3)进行离子注入得到终端区域(6)，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活得到终端注入区(161)；所述离子注入次数为一次或多次。
5.根据权利要求4所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述步骤C具体包括如下步骤：
S7、在第二外延层(3)上表面制作硬膜(7)，所述硬膜(7)的材质为二氧化硅，通过低温化学气相沉积或者高温炉管工艺制得；
S8、在硬膜(7)上进行第二光刻胶层(8)旋涂，通过光刻机曝光将掩模版上高密度的沟槽的图形定义在第二光刻胶层(8)上；
S9、在第二光刻胶层(8)上形成电路图形后，通过干法刻蚀将电路图形转移到二氧化硅的硬膜(7)上，并将第二光刻胶层(8)去除；
S10、在硬膜(7)上形成电路图形后，利用干法刻蚀在第二外延层(3)上形成若干高密度沟槽，并将硬膜(7)去除；所述高密度沟槽包括若干元胞活性沟槽(9)、元胞伪沟槽、划片道沟槽(11)；
S11、通过炉管热氧化工艺，在沟槽的侧壁生长一层牺牲氧化层(12)；
S12、通过湿法刻蚀，将牺牲氧化层(12)去除，然后通过高温炉管热氧化工艺生长栅极氧化层(13)；
S13、通过低压化学气相沉积方式在高密度沟槽和第二外延层(3)上方沉积一层多晶硅(14)；
S14、在多晶硅(14)上进行第三光刻胶层(15)旋涂，通过光刻机曝光将掩模版上沟槽图形定义在第三光刻胶层(15)上，并采用干法刻蚀，将沟槽图形转移到多晶硅(14)上后，去除第三光刻胶层(15)；
S15、通过对第二外延层(3)进行体区(16)离子注入制作得到体区(16)，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活；
S16、在外延片上表面进行第四光刻胶层(17)旋涂，通过光刻机曝光将掩膜版上有源区(18)图形定义在第四光刻胶层(17)上，从而实现有源区(18)图形；
S17、通过对第二外延层(3)进行有源区(18)注入制作得到有源区(18)，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活；
S18、在外延片表面生长二氧化硅绝缘层(19)。
6.根据权利要求5所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述元胞活性沟槽(9)、元胞伪沟槽位于中部，所述划片道沟槽(11)位于元胞活性沟槽(9)、元胞伪沟槽的两侧；所述元胞伪沟槽包括元胞浮空伪沟槽(10)、元胞源极伪沟槽(101)、元胞栅极伪沟槽(102)。
7.根据权利要求5所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述步骤D具体包括如下步骤：
S19、在二氧化硅绝缘层(19)表面进行第五光刻胶层(20)旋凃，通过光刻机曝光将掩膜板上接触孔图形定义在第五光刻胶层(20)上；所述接触孔包括栅极接触孔(21)、发射极接触孔(22)、终端接触孔(23)；
S20、在第五光刻胶层(20)上实现了栅极接触孔(21)、发射极接触孔(22)、终端接触孔(23)图形后，利用干法刻蚀将图形转移到二氧化硅上；
S21、通过离子注入掺杂高浓度杂质到栅极接触孔(21)、发射极接触孔(22)、终端接触孔(23)的底部，退火激活杂质以制作欧姆接触层(211)；
S22、通过气相沉积的方式，沉积金属(24)钛作为粘结层，并利用快速热退火形成硅化物，随后各向同性的沉积金属(24)钨，并通过干法刻蚀去除掉接触孔以外的金属(24)钨，形成钨栓；
S23、通过溅射的方式沉积金属(24)铝，旋凃第六光刻胶层(25)，曝光后用干法或者干湿混合的方式形成电路链接层，并去除第六光刻胶层(25)；
S24、沉积钝化层(28)，通过光刻工艺和刻蚀工艺将焊盘区域打开。
8.根据权利要求1所述的深缓冲层高密度沟槽的IGBT器件的制备方法，其特征在于，所述步骤E具体包括如下步骤：
S25、对IGBT器件的背面硅衬底(1)进行减薄，直至减薄到第一外延层(2)；
S26、通过离子注入，对IGBT器件的背面注入低能量、低剂量的三价元素或五价元素，能量范围在10-40k，剂量范围在1e12-1e13/cm2激活后形成集电极(29)；
S27、通过蒸发或者溅射的方式，对IGBT器件背面进行合金，并退火后实现欧姆接触，形成背面金属(30)。
9.一种深缓冲层高密度沟槽的IGBT器件，其特征在于，所述深缓冲层高密度沟槽的IGBT器件根据权利要求1-8任意一种所述的深缓冲层高密度沟槽的IGBT器件的制备方法制备得到。
10.根据权利要求9所述的深缓冲层高密度沟槽的IGBT器件，其特征在于，所述器件包括终端区域(6)、划片道区域(31)、活性区域(32)，所述划片道区域(31)与活性区域(32)设置有若干高密度沟槽结构，所述高密度沟槽包括若干元胞活性沟槽(9)、元胞伪沟槽、划片道沟槽(11)。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210973107.9A CN115332329A (zh) | 2022-08-15 | 2022-08-15 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
| PCT/CN2023/108471 WO2024037276A1 (zh) | 2022-08-15 | 2023-07-20 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210973107.9A CN115332329A (zh) | 2022-08-15 | 2022-08-15 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332329A true CN115332329A (zh) | 2022-11-11 |
Family
ID=83924884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210973107.9A Pending CN115332329A (zh) | 2022-08-15 | 2022-08-15 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115332329A (zh) |
| WO (1) | WO2024037276A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024037276A1 (zh) * | 2022-08-15 | 2024-02-22 | 重庆万国半导体科技有限公司 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011099047A1 (ja) * | 2010-02-09 | 2013-06-13 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN102437188A (zh) * | 2011-11-25 | 2012-05-02 | 无锡新洁能功率半导体有限公司 | 功率mosfet器件及其制造方法 |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN114203648B (zh) * | 2022-02-21 | 2022-05-03 | 安建科技(深圳)有限公司 | 一种改善晶圆翘曲变形的芯片结构及其制备方法 |
| CN115332329A (zh) * | 2022-08-15 | 2022-11-11 | 重庆万国半导体科技有限公司 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
-
2022
- 2022-08-15 CN CN202210973107.9A patent/CN115332329A/zh active Pending
-
2023
- 2023-07-20 WO PCT/CN2023/108471 patent/WO2024037276A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024037276A1 (zh) * | 2022-08-15 | 2024-02-22 | 重庆万国半导体科技有限公司 | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024037276A1 (zh) | 2024-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11552172B2 (en) | Silicon carbide device with compensation layer and method of manufacturing | |
| TWI539598B (zh) | 用於在半導體基板上製備半導體功率元件之方法及半導體功率元件 | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| JPH0845869A (ja) | 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN109244123B (zh) | 耗尽型mosfet器件及其制造方法 | |
| JP2007129231A (ja) | 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ） | |
| US7192872B2 (en) | Method of manufacturing semiconductor device having composite buffer layer | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| WO2024037276A1 (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| CN115295613B (zh) | 一种快恢复二极管结构及其制造方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN114334815A (zh) | 整合frd的igbt器件及其制造方法 | |
| CN111508956B (zh) | 一种低应力的半导体芯片 | |
| JP2002359373A (ja) | 半導体装置及びその製造方法 | |
| TW202410456A (zh) | 深緩衝層高密度溝槽之ｉｇｂｔ器件及其製備方法 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| TW202410457A (zh) | 具有反向導通特性之ｉｇｂｔ器件及其製備方法 | |
| CN117766390B (zh) | 一种具有自偏置结构的rc-igbt及其制作方法 | |
| CN211350662U (zh) | 功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |