CN109244123B - 耗尽型mosfet器件及其制造方法 - Google Patents
耗尽型mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN109244123B CN109244123B CN201811104246.8A CN201811104246A CN109244123B CN 109244123 B CN109244123 B CN 109244123B CN 201811104246 A CN201811104246 A CN 201811104246A CN 109244123 B CN109244123 B CN 109244123B
- Authority
- CN
- China
- Prior art keywords
- region
- conductivity type
- lightly doped
- lead
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 210000000746 body region Anatomy 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000010992 reflux Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum silicon copper Chemical compound 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种耗尽型MOSFET器件，包括：第一导电类型重掺杂衬底，以及在第一导电类型重掺杂衬底上形成的第一导电类型轻掺杂外延层，衬底和外延层构成形成半导体基板；半导体基板上包括有源区、栅极引出区和终端保护区；有源区位于半导体基板中央区域，栅极引出区位于有源区外侧，终端保护区位于有源区和栅极引出区外圈；在有源区内，第一导电类型轻掺杂外延层上部有第二导电类型轻掺杂体区和沟槽状的栅电极，栅电极两侧有第一导电类型耗尽层，栅电极顶部侧面设有第一导电类型源极；栅电极与第一导电类型源极、第一导电类型耗尽层、第二导电类型轻掺杂体)、外延层通过栅氧层电绝缘；本发明工艺简化，降低了成本。
Description
技术领域
本发明涉及半导体器件及其制造方法，尤其是一种耗尽型MOSFET器件的制造方法。
背景技术
MOSFET按导电方式可分两大类：耗尽型与增强型，当栅压为零时，导电沟道为开通状态，有较大漏极电流的称为耗尽型；当栅压为零，导电沟道关闭，漏极电流也为零，必须在一定的栅压之后沟道道通才有漏极电流的称为增强型。
平面型MOSFET由于结构原因，器件元胞密度低，无法像沟槽型MOSFET一样元胞高度集成，同比相同电流能力下芯片面积会较大；从工艺成本上看平面型MOSFET器件工艺步骤多，光刻次数多，晶圆生产成本相对高。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种耗尽型MOSFET器件，以及制造方法，使用沟槽栅的结构，通过带角度的离子注入工艺在有源区的栅极沟槽的两个侧壁形成耗尽层，工艺流程简化，使用光刻板层数减少，降低芯片生产成本。本发明采用的技术方案是：
一种耗尽型MOSFET器件的制造方法，包括以下步骤：
步骤(a)，提供第一导电类型重掺杂衬底，并在第一导电类型重掺杂衬底上形成第一导电类型轻掺杂外延层；形成半导体基板；
步骤(b)，在半导体基板的第一导电类型轻掺杂外延层表面注入第二导电类型杂质离子，通过高温退火形成第二导电类型轻掺杂体区；第二导电类型轻掺杂体区位于所述外延层上部，第二导电类型轻掺杂体区横贯整个半导体基板；
步骤(c)，在第一导电类型轻掺杂外延层正面通过沟槽光刻、刻蚀形成多个阵列型的沟槽；所述沟槽包括位于半导体基板中央有源区内的栅极沟槽、有源区外侧的栅极引出区内的栅极引出沟槽、有源区和栅极引出区外圈的分压保护区内的分压保护沟槽、分压保护区外圈的截止保护区内的截止保护沟槽；其中，分压保护沟槽和截止保护沟槽为环形结构；有源区内的栅极沟槽和栅极引出区内的栅极引出沟槽通过半导体基板端头的横向沟槽相互连通；
沟槽深度超过第二导电类型轻掺杂体区的深度；
步骤(d)，在上述沟槽结构内壁以及半导体基板表面生长绝缘氧化层；
步骤(e)，在有源区内注入第一导电类型杂质离子，离子注入工艺为带角度注入，通过高温退火激活形成第一导电类型耗尽层，第一导电类型耗尽层位于半导体基板中央有源区内的栅极沟槽侧壁；
或先进行步骤(e)再进行步骤(d)；
步骤(f)，在半导体基板正面淀积多晶硅；多晶硅填充外延层内的沟槽，及覆盖外延层表面；
刻蚀半导体基板正面的多晶硅，仅保留在沟槽内的多晶硅，同时保留半导体基板正面的绝缘氧化层；
在栅极沟槽内形成栅电极，在栅极引出沟槽内形成栅引出结构，在分压保护沟槽内形成分压保护环，在截止保护沟槽304内形成截止保护环；
步骤(g)，注入第一导电类型杂质，并退火激活；在有源区内第二导电类型轻掺杂体区上部形成第一导电类型源极；在截止保护区内截止保护环外侧的第二导电类型轻掺杂体区上部形成第一导电类型子区；
步骤(h)，在外延层及沟槽多晶硅表面淀积绝缘介质层，并回流；
步骤(i)，通过接触孔版光刻、选择性的掩蔽和刻蚀绝缘介质层，随后刻蚀外延层表面，形成引线孔；
各引线孔分别位于有源区内第二导电类型体区上方、栅极引出区内栅引出结构上方、截止保护区内截止保护环外侧的第二导电类型轻掺杂体区上方；
引线孔深度大于第一导电类型源极深度且小于的第二导电类型轻掺杂体区的结深；
步骤(j)，通过引线孔注入第二导电类型杂质，并退火激活；
步骤(k)，在上述绝缘介质层和引线孔内均匀淀积金属，选择性的掩蔽和刻蚀金属层，得到连接栅引出结构的栅极金属和连接第一导电类型源极的源极金属，以及连接第一导电类型子区的截止保护区金属；
步骤(l)，进行器件背面工艺：背面减薄，减薄后背面蒸镀金属，形成器件漏极。
进一步地，步骤(e)中，注入角度≥7度。
进一步地，步骤(e)中，第一导电类型耗尽层5的纵向深度大于第二导电类型轻掺杂体区3的结深并且小于有源区A沟槽深度。
上述工艺所形成的一种耗尽型MOSFET器件，包括：第一导电类型重掺杂衬底，以及在第一导电类型重掺杂衬底上形成的第一导电类型轻掺杂外延层，衬底和外延层构成形成半导体基板；半导体基板上包括有源区、栅极引出区和终端保护区；
有源区位于半导体基板中央区域，栅极引出区位于有源区外侧，终端保护区位于有源区和栅极引出区外圈；
在有源区内，第一导电类型轻掺杂外延层上部有第二导电类型轻掺杂体区和沟槽状的栅电极，栅电极两侧有第一导电类型耗尽层，栅电极顶部侧面设有第一导电类型源极；栅电极与第一导电类型源极、第一导电类型耗尽层、第二导电类型轻掺杂体)、外延层通过栅氧层电绝缘；
在有源区内，外延层表面覆盖绝缘介质层，第二导电类型轻掺杂体区上方的绝缘介质层中设有引线孔，源极金属淀积在绝缘介质层表面和有源区内引线孔中，与第二导电类型轻掺杂体区和第一导电类型源极连接；栅电极通过其顶部的绝缘介质层与源极金属隔离；
在栅极引出区内，第一导电类型轻掺杂外延层上部有第二导电类型轻掺杂体区和沟槽状的栅引出结构，栅引出结构与第二导电类型轻掺杂体区、外延层通过绝缘氧化层电绝缘；外延层表面覆盖绝缘介质层，栅引出结构上方的绝缘介质层中设有引线孔，栅极金属淀积在在绝缘介质层表面和栅极引出区内引线孔中，与栅引出结构连接；
栅电极与栅引出结构通过半导体基板端头的横向沟槽连接。
进一步地，源极金属在引线孔中的深度大于第一导电类型源极深度且小于第二导电类型轻掺杂体区的结深。
进一步地，第一导电类型耗尽层的纵向深度大于第二导电类型轻掺杂体区的结深并且小于有源区沟槽深度。
进一步地，终端保护区包括位于有源区和栅极引出区外圈的分压保护区，以及位于分压保护区外圈的截止保护区；
分压保护区内设有沟槽状的分压保护环；
截止保护区内设有沟槽状的截止保护环。
本发明的优点：本发明能够保证MOSFET器件性能的同时，大幅度降低了芯片制造成本；本发明还提出了上述制造方法所得到的耗尽型MOSFET器件的结构，采用沟槽栅结构，通过带角度的离子注入工艺在有源区的栅沟槽的两个侧壁形成耗尽层，减少工艺制造光刻层数，简化工艺流程。
附图说明
图1为本发明的衬底上形成外延层示意图。
图2为本发明的在外延层上部形成体区示意图。
图3为本发明的外延层正面形成沟槽示意图。
图4为本发明的栅极沟槽侧壁形成耗尽层示意图。
图5为本发明的沟槽内填充多晶硅示意图。
图6为本发明的形成第一导电类型源极和第一导电类型子区示意图。
图7为本发明的淀积绝缘介质层并刻蚀形成引线孔示意图。
图8为本发明的制作栅极金属10、源极金属11以及截止保护区金属12示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例一；
本实施例中，N型作为第一导电类型，P型作为第二导电类型；
耗尽型MOSFET器件的制造方法，包括以下步骤：
步骤(a)，如图1所示，提供第一导电类型重掺杂衬底1，并在第一导电类型重掺杂衬底1上形成第一导电类型轻掺杂外延层2；形成半导体基板；
步骤(b)，如图2所示，在半导体基板的第一导电类型轻掺杂外延层2表面注入第二导电类型杂质离子，通过高温退火形成第二导电类型轻掺杂体区3；第二导电类型轻掺杂体区3位于所述外延层2上部，第二导电类型轻掺杂体区3横贯整个半导体基板；
此步骤中，注入的杂质通常是硼（Born），注入能量在50-300Kev级别，退火温度范围在950℃-1200℃之间，具体需要根据退火温度和注入能量的选择来匹配得到希望的体区深度；
步骤(c)，如图3所示，在第一导电类型轻掺杂外延层2正面通过沟槽光刻、刻蚀形成多个阵列型的沟槽；所述沟槽包括位于半导体基板中央有源区A内的栅极沟槽301、有源区A外侧的栅极引出区B内的栅极引出沟槽302、有源区A和栅极引出区B外圈的分压保护区C内的分压保护沟槽303、分压保护区C外圈的截止保护区D内的截止保护沟槽304；其中，分压保护沟槽303和截止保护沟槽304为环形结构；有源区A内的栅极沟槽301和栅极引出区B内的栅极引出沟槽302通过半导体基板端头的横向沟槽相互连通；
沟槽深度超过第二导电类型轻掺杂体区3的深度；
步骤(d)，如图3所示，在上述沟槽结构内壁以及半导体基板表面生长绝缘氧化层4；绝缘氧化层4可作为栅氧层；
绝缘氧化层4厚度控制在15～150nm；需要说明的是，图3以及后续的图中，外延层2表面的绝缘氧化层4未画出；
步骤(e)，如图4所示，在有源区A内注入第一导电类型杂质离子，离子注入工艺为带角度注入，注入角度≥7度，通过高温退火激活形成第一导电类型耗尽层5，第一导电类型耗尽层5位于半导体基板中央有源区A内的栅极沟槽301侧壁；
第一导电类型耗尽层5的纵向深度大于第二导电类型轻掺杂体区3的结深并且小于有源区A沟槽深度；注入离子一般是砷或磷或者锑；
也可以先进行步骤(e)再进行步骤(d)；
步骤(f)，如图5所示，在半导体基板正面淀积多晶硅6；多晶硅6填充外延层2内的沟槽，及覆盖外延层2表面；
刻蚀半导体基板正面的多晶硅，仅保留在沟槽内的多晶硅，同时保留半导体基板正面的绝缘氧化层4；
在栅极沟槽301内形成栅电极301′，在栅极引出沟槽302内形成栅引出结构302′，在分压保护沟槽303内形成分压保护环303′，在截止保护沟槽304内形成截止保护环304′；
步骤(g)，如图6所示，注入第一导电类型杂质，并退火激活；在有源区A内第二导电类型轻掺杂体区3上部形成第一导电类型源极7；在截止保护区D内截止保护环304′外侧的第二导电类型轻掺杂体区3上部形成第一导电类型子区7′；
本步骤中，由光刻板定义离子注入位置，注入的杂质通常是磷（Phosphorus），注入能量在20-50Kevz之间；
步骤(h)，如图7所示，在外延层2及沟槽多晶硅表面淀积绝缘介质层8，并回流；绝缘介质层8厚度在0.5-0.9um之间；
步骤(i)，通过接触孔版光刻、选择性的掩蔽和刻蚀绝缘介质层8，随后刻蚀外延层2表面，形成引线孔9；
各引线孔9分别位于有源区A内第二导电类型体区3上方、栅极引出区B内栅引出结构302′上方、截止保护区D内截止保护环304′外侧的第二导电类型轻掺杂体区3上方；
引线孔深度大于第一导电类型源极7深度且小于的第二导电类型轻掺杂体区3的结深；
步骤(j)，通过引线孔9注入第二导电类型杂质，并退火激活；
步骤(k)，如图8所示，在上述绝缘介质层8和引线孔9内均匀淀积金属10，选择性的掩蔽和刻蚀金属层10，得到连接栅引出结构302′的栅极金属10和连接第一导电类型源极7的源极金属11，以及连接第一导电类型子区7′的截止保护区金属12；
此步骤中，淀积金属通常是先淀积一层薄的钛（Ti）,然后再选择淀积钨（W）或铝硅铜(AlSiCu)或铝铜（AlCu）；
步骤(l)，进行器件背面工艺，如进行背面减薄和背面金属化工艺；减薄厚度在100-300um之间 ，减薄后背面蒸镀金属，形成器件漏极。
上述工艺所形成的耗尽型MOSFET器件，包括：第一导电类型重掺杂衬底1，以及在第一导电类型重掺杂衬底1上形成的第一导电类型轻掺杂外延层2，衬底1和外延层2构成形成半导体基板；其特征在于，半导体基板上包括有源区A、栅极引出区B和终端保护区；
有源区A位于半导体基板中央区域，栅极引出区B位于有源区A外侧，终端保护区位于有源区A和栅极引出区B外圈；
在有源区A内，第一导电类型轻掺杂外延层2上部有第二导电类型轻掺杂体区3和沟槽状的栅电极301′，栅电极301′两侧有第一导电类型耗尽层5，栅电极301′顶部侧面设有第一导电类型源极7；栅电极301′与第一导电类型源极7、第一导电类型耗尽层5、第二导电类型轻掺杂体区3、外延层2通过栅氧层电绝缘；
在有源区A内，外延层2表面覆盖绝缘介质层8，第二导电类型轻掺杂体区3上方的绝缘介质层8中设有引线孔9，源极金属11淀积在绝缘介质层8表面和有源区A内引线孔中，与第二导电类型轻掺杂体区3和第一导电类型源极7连接；栅电极301′通过其顶部的绝缘介质层8与源极金属11隔离；
在栅极引出区B内，第一导电类型轻掺杂外延层2上部有第二导电类型轻掺杂体区3和沟槽状的栅引出结构302′，栅引出结构302′与第二导电类型轻掺杂体区3、外延层2通过绝缘氧化层4电绝缘；外延层2表面覆盖绝缘介质层8，栅引出结构302′上方的绝缘介质层8中设有引线孔9，栅极金属10淀积在在绝缘介质层8表面和栅极引出区B内引线孔中，与栅引出结构302′连接；
栅电极301′与栅引出结构302′通过半导体基板端头的横向沟槽连接。
源极金属11在引线孔9中的深度大于第一导电类型源极7深度且小于第二导电类型轻掺杂体区3的结深。
所述“第一导电类型”和“第二导电类型”两者中对于N型MOS场效应管，第一导电类型指N型，第二导电类型为P型；对于P型MOS场效应管，第一导电类型与第二导电类型所指的类型与N型MOS场效应管正好相反。
在上述实施例中，以所述第一导电类型为 N 型，所述第二导电类型为 P 型为例进行介绍，在其他改变的实施例中，也可以使得第一导电类型为P型，所述第二导电类型为N型，此时半导体衬底1为P型。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (7)
1.一种耗尽型MOSFET器件的制造方法，包括以下步骤：
步骤(a)，提供第一导电类型重掺杂衬底(1)，并在第一导电类型重掺杂衬底(1)上形成第一导电类型轻掺杂外延层(2)；形成半导体基板；
步骤(b)，在半导体基板的第一导电类型轻掺杂外延层(2)表面注入第二导电类型杂质离子，通过高温退火形成第二导电类型轻掺杂体区(3)；第二导电类型轻掺杂体区(3)位于所述外延层(2)上部，第二导电类型轻掺杂体区(3)横贯整个半导体基板；
步骤(c)，在第一导电类型轻掺杂外延层(2)正面通过沟槽光刻、刻蚀形成多个阵列型的沟槽；所述沟槽包括位于半导体基板中央有源区(A)内的栅极沟槽(301)、有源区(A)外侧的栅极引出区(B)内的栅极引出沟槽(302)、有源区(A)和栅极引出区(B)外圈的分压保护区(C)内的分压保护沟槽(303)、分压保护区(C)外圈的截止保护区(D)内的截止保护沟槽(304)；其中，分压保护沟槽(303)和截止保护沟槽(304)为环形结构；有源区(A)内的栅极沟槽(301)和栅极引出区(B)内的栅极引出沟槽(302)通过半导体基板端头的横向沟槽相互连通；
沟槽深度超过第二导电类型轻掺杂体区(3)的深度；
步骤(d)，在上述沟槽结构内壁以及半导体基板表面生长绝缘氧化层(4)；
步骤(e)，在有源区(A)内注入第一导电类型杂质离子，离子注入工艺为带角度注入，通过高温退火激活形成第一导电类型耗尽层(5)，第一导电类型耗尽层(5)位于半导体基板中央有源区(A)内的栅极沟槽(301)侧壁；
或先进行步骤(e)再进行步骤(d)；
步骤(f)，在半导体基板正面淀积多晶硅(6)；多晶硅(6)填充外延层(2)内的沟槽，及覆盖外延层(2)表面；
刻蚀半导体基板正面的多晶硅，仅保留在沟槽内的多晶硅，同时保留半导体基板正面的绝缘氧化层(4)；
在栅极沟槽(301)内形成栅电极(301′)，在栅极引出沟槽(302)内形成栅引出结构(302′)，在分压保护沟槽(303)内形成分压保护环(303′)，在截止保护沟槽(304)内形成截止保护环(304′)；
步骤(g)，注入第一导电类型杂质，并退火激活；在有源区(A)内第二导电类型轻掺杂体区(3)上部形成第一导电类型源极(7)；在截止保护区(D)内截止保护环(304′)外侧的第二导电类型轻掺杂体区(3)上部形成第一导电类型子区(7′)；
步骤(h)，在外延层(2)及沟槽多晶硅表面淀积绝缘介质层(8)，并回流；
步骤(i)，通过接触孔版光刻、选择性的掩蔽和刻蚀绝缘介质层(8)，随后刻蚀外延层(2)表面，形成引线孔(9)；
各引线孔(9)分别位于有源区(A)内第二导电类型体区(3)上方、栅极引出区(B)内栅引出结构(302′)上方、截止保护区(D)内截止保护环(304′)外侧的第二导电类型轻掺杂体区(3)上方；
引线孔深度大于第一导电类型源极(7)深度且小于的第二导电类型轻掺杂体区(3)的结深；
步骤(j)，通过引线孔(9)注入第二导电类型杂质，并退火激活；
步骤(k)，在上述绝缘介质层(8)和引线孔(9)内均匀淀积金属(10)，选择性的掩蔽和刻蚀金属层(10)，得到连接栅引出结构(302′)的栅极金属(10)和连接第一导电类型源极(7)的源极金属(11)，以及连接第一导电类型子区(7′)的截止保护区金属(12)；
步骤(l)，进行器件背面工艺：背面减薄，减薄后背面蒸镀金属，形成器件漏极。
2.如权利要求1所述的耗尽型MOSFET器件的制造方法，其特征在于，
步骤(e)中，注入角度≥7度。
3.如权利要求1所述的耗尽型MOSFET器件的制造方法，其特征在于，
步骤(e)中，第一导电类型耗尽层(5)的纵向深度大于第二导电类型轻掺杂体区(3)的结深并且小于有源区(A)沟槽深度。
4.一种耗尽型MOSFET器件，包括：第一导电类型重掺杂衬底(1)，以及在第一导电类型重掺杂衬底(1)上形成的第一导电类型轻掺杂外延层(2)，衬底(1)和外延层(2)构成形成半导体基板；其特征在于，半导体基板上包括有源区(A)、栅极引出区(B)和终端保护区；
有源区(A)位于半导体基板中央区域，栅极引出区(B)位于有源区(A)外侧，终端保护区位于有源区(A)和栅极引出区(B)外圈；
在有源区(A)内，第一导电类型轻掺杂外延层(2)上部有第二导电类型轻掺杂体区(3)和沟槽状的栅电极(301′)，栅电极(301′)两侧有第一导电类型耗尽层（5），栅电极(301′)顶部侧面设有第一导电类型源极(7)；栅电极(301′)与第一导电类型源极(7)、第一导电类型耗尽层（5）、第二导电类型轻掺杂体区(3)、外延层(2)通过栅氧层电绝缘；
在有源区(A)内，外延层(2)表面覆盖绝缘介质层(8)，第二导电类型轻掺杂体区(3)上方的绝缘介质层(8)中设有引线孔(9)，源极金属(11)淀积在绝缘介质层(8)表面和有源区(A)内引线孔中，与第二导电类型轻掺杂体区(3)和第一导电类型源极(7)连接；栅电极(301′)通过其顶部的绝缘介质层(8)与源极金属(11)隔离；
在栅极引出区(B)内，第一导电类型轻掺杂外延层(2)上部有第二导电类型轻掺杂体区(3)和沟槽状的栅引出结构(302′)，栅引出结构(302′)与第二导电类型轻掺杂体区(3)、外延层(2)通过绝缘氧化层(4)电绝缘；外延层(2)表面覆盖绝缘介质层(8)，栅引出结构(302′)上方的绝缘介质层(8)中设有引线孔(9)，栅极金属(10)淀积在在绝缘介质层(8)表面和栅极引出区(B)内引线孔中，与栅引出结构(302′)连接；
栅电极(301′)与栅引出结构(302′)通过半导体基板端头的横向沟槽连接。
5.如权利要求4所述的耗尽型MOSFET器件，其特征在于，
源极金属(11)在引线孔(9)中的深度大于第一导电类型源极(7)深度且小于第二导电类型轻掺杂体区(3)的结深。
6.如权利要求4所述的耗尽型MOSFET器件，其特征在于，
第一导电类型耗尽层(5)的纵向深度大于第二导电类型轻掺杂体区(3)的结深并且小于有源区(A)沟槽深度。
7.如权利要求4所述的耗尽型MOSFET器件，其特征在于，
终端保护区包括位于有源区(A)和栅极引出区(B)外圈的分压保护区(C)，以及位于分压保护区(C)外圈的截止保护区(D)；
分压保护区(C)内设有沟槽状的分压保护环(303′)；
截止保护区(D)内设有沟槽状的截止保护环(304′)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811104246.8A CN109244123B (zh) | 2018-09-21 | 2018-09-21 | 耗尽型mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811104246.8A CN109244123B (zh) | 2018-09-21 | 2018-09-21 | 耗尽型mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244123A CN109244123A (zh) | 2019-01-18 |
| CN109244123B true CN109244123B (zh) | 2024-02-09 |
Family
ID=65056401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811104246.8A Active CN109244123B (zh) | 2018-09-21 | 2018-09-21 | 耗尽型mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244123B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463120B (zh) * | 2020-03-25 | 2023-02-17 | 派恩杰半导体（杭州）有限公司 | 一种碳化硅mosfet的沟道倾斜注入制备方法 |
| CN112382571B (zh) * | 2020-11-13 | 2022-03-15 | 深圳市汇德科技有限公司 | 一种半导体芯片的制造方法和半导体芯片 |
| CN112735954B (zh) * | 2020-12-30 | 2021-12-14 | 深圳市汇德科技有限公司 | 一种半导体芯片的制造方法 |
| CN113314589A (zh) * | 2021-05-17 | 2021-08-27 | 无锡新洁能股份有限公司 | 沟槽型功率半导体器件及其制造方法 |
| CN113782613A (zh) * | 2021-09-29 | 2021-12-10 | 捷捷微电(无锡)科技有限公司 | 一种新型分离栅mosfet器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702720A (zh) * | 2016-01-28 | 2016-06-22 | 东南大学 | 一种绝缘栅双极型晶体管的关断性能提升方法 |
| CN106409675A (zh) * | 2016-09-08 | 2017-02-15 | 深圳深爱半导体股份有限公司 | 耗尽型功率晶体管的制造方法 |
| CN107591452A (zh) * | 2017-10-10 | 2018-01-16 | 无锡新洁能股份有限公司 | 一种晶圆级功率半导体器件及其制作方法 |
| CN208819887U (zh) * | 2018-09-21 | 2019-05-03 | 无锡新洁能股份有限公司 | 耗尽型mosfet器件 |
-
2018
- 2018-09-21 CN CN201811104246.8A patent/CN109244123B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702720A (zh) * | 2016-01-28 | 2016-06-22 | 东南大学 | 一种绝缘栅双极型晶体管的关断性能提升方法 |
| CN106409675A (zh) * | 2016-09-08 | 2017-02-15 | 深圳深爱半导体股份有限公司 | 耗尽型功率晶体管的制造方法 |
| CN107591452A (zh) * | 2017-10-10 | 2018-01-16 | 无锡新洁能股份有限公司 | 一种晶圆级功率半导体器件及其制作方法 |
| CN208819887U (zh) * | 2018-09-21 | 2019-05-03 | 无锡新洁能股份有限公司 | 耗尽型mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244123A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109244123B (zh) | 耗尽型mosfet器件及其制造方法 | |
| US8889493B2 (en) | Manufacturing method of semiconductor device | |
| KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
| JP3728073B2 (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 | |
| US9837358B2 (en) | Source-gate region architecture in a vertical power semiconductor device | |
| GB2318685A (en) | MOS gated device with self aligned cells | |
| US11393736B2 (en) | Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| CN107910266B (zh) | 功率半导体器件及其制造方法 | |
| CN106298544B (zh) | 沟槽dmos器件的制造方法和结构 | |
| US20220130981A1 (en) | Ldmos transistor and manufacturing method thereof | |
| EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
| CN114464674A (zh) | Ldmosfet器件、制作方法及芯片 | |
| KR20180090928A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| JPH10229193A (ja) | コンタクト窓からベース注入されたｐチャネルｍｏｓゲート制御素子の製造方法及び半導体素子 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN112820645A (zh) | 一种功率半导体器件及其制备方法 | |
| CN108922888B (zh) | 一种功率器件的终端结构及其制作方法 | |
| US9231101B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN114038757B (zh) | Sic mosfet器件的制备方法 | |
| CN208819887U (zh) | 耗尽型mosfet器件 | |
| CN113937167A (zh) | Vdmos器件及其制造方法 | |
| US20130309824A1 (en) | Method of manufacturing semiconductor device | |
| CN216389378U (zh) | 一种沟槽型功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |