CN106653830A - 半导体器件耐压结构 - Google Patents

半导体器件耐压结构 Download PDF

Info

Publication number
CN106653830A
CN106653830A CN201510713750.8A CN201510713750A CN106653830A CN 106653830 A CN106653830 A CN 106653830A CN 201510713750 A CN201510713750 A CN 201510713750A CN 106653830 A CN106653830 A CN 106653830A
Authority
CN
China
Prior art keywords
field plate
semi
semiconductor device
conductor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510713750.8A
Other languages
English (en)
Other versions
CN106653830B (zh
Inventor
顾炎
宋华
张森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201510713750.8A priority Critical patent/CN106653830B/zh
Priority to PCT/CN2016/095903 priority patent/WO2017071378A1/zh
Publication of CN106653830A publication Critical patent/CN106653830A/zh
Application granted granted Critical
Publication of CN106653830B publication Critical patent/CN106653830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体器件耐压结构，该半导体器件耐压结构包括用于布置高压互联线的高压互联区域，且该高压互联区域下方依次为金属层、介质层、场氧化层、漂移区除有源区之外的区域，该半导体器件耐压结构还包括若干导体场板、若干半绝缘电阻场板。其中，导体场板位于半绝缘电阻场板的上方，且导体场板处于介质层中。所有半绝缘电阻场板均与场氧化层相邻。导体场板与半绝缘电阻场板构成若干电容器，且任一电容器至少能与另一电容器传送能量。该半导体器件耐压结构在整体上减小了漂移区表面承受的高压，提高了半导体器件的击穿电压，使得半导体器件能够在更高的电压下工作。

Description

半导体器件耐压结构
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种半导体器件耐压结构。
背景技术
在半导体器件中，若需要在较高电压下工作时，需将一部分电极通过高压互联线与外围的高压母线连接。若高压互联线在半导体器件表面覆盖的区域下方包含有源区，则当高压互联线与高压母线连接后，高压会通过接触孔经过介质层、场氧化层而传递到有源区中，从而可能导致有源区发生击穿最终使得整个半导体器件失效。因此，对于需要在较高电压下工作的半导体器件来说，版图中会设置一片专用于布置上述高压互联线的区域。
为防止半导体器件击穿，高压互联线覆盖区域的下方(以下简称半导体器件耐压结构)不能包含有源区，而只能包含漂移区。这部分漂移区则能通过场氧化层和介质层而感应出相应的高压，若这部分漂移区的击穿电压大于所感应出的高压，即可通过漂移区来耗尽高压，从而使半导体器件不再受到高压的影响。因此，高压互联的关键在于提高此半导体器件耐压结构的击穿电压，并使得半导体器件耐压结构的击穿电压大于半导体器件的耐压。
图1为传统方法中以高压横向扩散金属氧化物半导体器件为例，其中的半导体器件耐压结构100的剖视图，包括：P型衬底101、起隔离作用的埋氧化层108、N型顶层硅102、作为半导体器件源极衬底的P阱103、作为半导体器件漏极缓冲层的N阱104、用于布置高压互联线的金属层105、介质层107、场氧化层106。图2为传统高压横向扩散金属氧化物半导体器件的俯视图，其中半导体器件耐压结构100与器件有效工作区域500是隔离开的，即高压互联线没有覆盖有源区区域。在传统的方法中，通过增加介质层107和场氧化层106的厚度来提高整个半导体器件耐压结构100的击穿电压，然而这种方法对于高压和超高压的应用有局限性，一般只能应用于工作电压低于300V的半导体器件中。
发明内容
基于此，本发明提供一种半导体器件耐压结构，能够使半导体器件在更高的电压下工作。
一种半导体器件耐压结构，包括用于布置高压互联线的高压互联区域，且所述高压互联区域下方依次为金属层、介质层、场氧化层、漂移区除有源区之外的区域，所述半导体器件耐压结构还包括若干导体场板、若干半绝缘电阻场板；
所述导体场板位于所述半绝缘电阻场板上方，且所述导体场板处于所述介质层中；所有所述半绝缘电阻场板均与所述场氧化层相邻；所述导体场板与所述半绝缘电阻场板构成若干电容器，且任一所述电容器至少能与另一所述电容器传送能量。
在其中一个实施例中，所述导体场板位于第一层，所述半绝缘电阻场板位于第二层；最接近用于连接高压互联线的电极的导体场板与所述电极用导体连接；在与任一所述半绝缘电阻场板最接近的两个所述导体场板中，靠近用于接高压互联线的电极的所述导体场板与所述半绝缘电阻场板通过导体连接，而另一所述导体场板与所述半绝缘场板构成电容器。
在其中一个实施例中，所述半绝缘电阻场板位于第一层、所述导体场板至少位于两层；任一所述导体场板至少与相邻层中的另一所述导体场板构成电容器；在与任一所述半绝缘电阻场板最接近的两个所述导体场板中，靠近用于接高压互联线的电极的所述导体场板与所述半绝缘电阻场板通过导体连接，而另一所述导体场板与所述半绝缘场板构成电容器。
在其中一个实施例中，同一层中的各所述导体场板大小相同且按相同的间隔依次排列。
在其中一个实施例中，将所有所述导体场板、半绝缘电阻场板投影至所述漂移区表面后，在形成的投影图形中，在对应所述漂移区除有源区之外的表面区域上没有空隙。
在其中一个实施例中，各所述半绝缘电阻场板大小相同并按相同的间隔依次排列。
在其中一个实施例中，所有所述半绝缘电阻场板构成的区域大小或等于所述漂移区除有源区之外的区域。
在其中一个实施例中，任意相邻的两个所述半绝缘电阻场板之间的距离均介于0.3至0.8微米之间。
在其中一个实施例中，所述导体场板为金属场板。
在其中一个实施例中，所述半绝缘电阻场板为多晶硅场板。
对于上述半导体器件耐压结构来说，导体场板位于半绝缘电阻场板上方，且导体场板处于介质层中，导体场板与半绝缘电阻场板构成若干电容器。当导体场板感应到高压并通过电容效应传递时，由于任一电容器至少能与另一电容器传送能量，因此最终高压会分散于各电容器中。而由于传递过程中存在能量消耗，因此分散于各电容器中的电压即会减弱，从而使得半绝缘电阻场板下方形成较弱的电场。同时，由于半绝缘电阻场板均与场氧化层相邻，即半绝缘电阻场板对有源区表面的电场具有的调制作用，因此在半绝缘电阻场板下方形成较弱的电场的情况下，由于半绝缘电阻场板的调制作用，即使得漂移区表面的电场也会较弱，从而在整体上减小了漂移区表面承受的高压，提高了半导体器件的击穿电压，使得半导体器件能够在更高的电压下工作。
附图说明
图1为传统半导体器件耐压结构的剖视图。
图2为传统半导体器件的俯视图。
图3为一实施例的半导体器件耐压结构的剖视图。
图4为传统半导体器件耐压结构形成的电场分布图。
图5为图3所示实施例的半导体器件耐压结构形成的电场分布图。
图6为传统半导体器件耐压结构的击穿电压测试曲线。
图7为图3所示实施例的半导体器件耐压结构中只设有半绝缘电阻场板情况下的击穿电压测试曲线。
图8为图3所示实施例的半导体器件耐压结构的击穿电压测试曲线。
图9为另一实施例的半导体器件耐压结构的剖视图。
具体实施方式
为了更清楚的解释本发明提供的半导体器件耐压结构，以下结合实施例作具体的说明。在以下实施例中，半导体器件耐压结构设置于半导体器件中，用于提高半导体器件的击穿电压，且以横向扩散金属氧化物半导体为例进行说明。
本发明提供的半导体器件耐压结构，包括用于布置高压互联线的高压互联区域，且该高压互联区域下方依次为金属层、介质层、场氧化层、漂移区除有源区之外的区域，该半导体器件耐压结构还包括若干导体场板、若干半绝缘电阻场板。
其中，导体场板位于半绝缘电阻场板的上方，且导体场板处于介质层中。所有半绝缘电阻场板均与场氧化层相邻。导体场板与半绝缘电阻场板构成若干电容器，且任一电容器至少能与另一电容器传送能量。
对于上述半导体器件耐压结构来说，导体场板位于半绝缘电阻场板上方，且导体场板处于介质层中，导体场板与半绝缘电阻场板构成若干电容器。当导体场板感应到高压并通过电容效应传递时，由于任一电容器至少能与另一电容器传送能量，因此最终高压会分散于各电容器中。而由于传递过程中存在能量消耗，因此分散于各电容器中的电压即会减弱，从而使得半绝缘电阻场板下方形成较弱的电场。同时，由于半绝缘电阻场板均与场氧化层相邻，即半绝缘电阻场板对有源区表面的电场具有的调制作用，因此在半绝缘电阻场板下方形成较弱的电场的情况下，由于半绝缘电阻场板的调制作用，即使得漂移区表面的电场也会较弱，从而在整体上减小了漂移区表面承受的高压，提高了半导体器件的击穿电压，使得半导体器件能够在更高的电压下工作。
以下将以两种实施例来具体解释本发明提供的半导体器件耐压结构。
图3示出了一实施例的半导体器件耐压结构的剖视图。其中，该半导体器件耐压结构包括：P型衬底201、埋氧化层209、N型顶层硅202、P阱203、N阱204、若干半绝缘电阻场板205、若干导体场板206、金属层207、介质层208a、场氧化层208b。
其中，埋氧化层209起隔离作用。P型衬底201可以使用重掺杂，同时由于P型衬底201被埋氧化层209与其余部分隔离开，所以对半导体器件的击穿特性影响较小。N型顶层硅202，作为半导体器件的漂移区，可通过调节浓度来提高整个半导体器件器件的击穿电压。P阱203，是源极的衬底。N阱204，是漏极的缓冲层。金属层207上方为高压互联区域，该高压互联区域用于布置高压互联线。介质层208a、场氧化层208b均为绝缘材料。
其中，漏极用于接高压互联线，介质层208a的厚度同传统的方法一样，采取加厚的方式以提高击穿电压。需要说明的是，由于本实施例中在介质层208a中设置了若干半绝缘电阻场板205、若干导体场板206，因此介质层208a本身就是采用了加厚的方式，以便容纳若干半绝缘电阻场板205、若干导体场板206。场氧化层208b的厚度低于介质层208a的厚度。如图3所示，高压互联区域下方依次为金属层207、介质层208a、场氧化层208b、N型顶层硅202位于P阱203和N阱204之间的区域，即漂移区除有源区之外的区域。
本实施例提供的半导体器件耐压结构，是在传统加厚介质层208a的基础上，引入多层场板来进一步提高半导体器件的击穿电压。
其中，各半绝缘电阻场板205排列于第二层，且均与场氧化层208b相邻。由于各半绝缘电阻场板205与场氧化层208b相邻，所以半绝缘电阻场板205对漂移区表面的电场有调制作用。
另外，位于第一层的各导体场板206均位于介质层208a中接近金属层207的位置，并在各半绝缘电阻场板205之上。在所有导体场板206中，最接近用于接高压互联线的电极的导体场板206与该电极用导体连接，如图3所示，即最右端的导体场板206与漏极相连。
同时在与任一半绝缘电阻场板205最接近的两个导体场板206中，靠近上述电极的导体场板206与该半绝缘电阻场板205通过导体连接，而另一导体场板206与该半绝缘场板205构成电容器。在本实施例中，任一半绝缘电阻场板205均与位于其右上方的导体场板206垂直相连，而与位于其左上方的导体场板206构成电容器，即形成交叠电容。
需要说明的是，由于半绝缘电阻场板205若与上方的两个导体场板206同时有相对的部分，则与这两个导体场板206同时构成两部分电容器，而由于绝缘电阻场板205与导体场板206的材料性质不同，在同一半绝缘电阻场板205上形成的两个电容之间的关系存在不稳定的情况，因此在本实施例中将任一半绝缘电阻场板205均与位于其右上方的导体场板206垂直相连，还可以消除上述不稳定的因素，从而使得任一半绝缘电阻场板205上只存在一种电容。
因此，对于本实施例提供的半导体器件耐压结构，一方面，当导体场板206感应到高压后，即会将电压传递至与其相连的半绝缘电阻场板205，之后半绝缘电阻场板205又会通过电容效应将一部分电压传递至左上方的另一导体场板206，以此类推，最终高压将会分散于各导体场板206和半绝缘电阻场板205中，且由于存在能量消耗，半绝缘电阻场板205下方最终形成较弱的电场，进而在半绝缘电阻场板205对漂移区表面电场调制的作用下，使得漂移区表面的电场也呈较弱的电场分布，有效削弱了高压对半导体器件内部漂移区的影响。
另一方面，当漏极连接高压互联线后，与漏极相连的导体场板206即会通过漏极首先形成带电位场板，并使得与其相连的半绝缘电阻场板205带有同样电位，之后该半绝缘电阻场板205左上方的导体场板206也会由于电容效应，随之带有一定的电位。依次类推，最终所有的导体场板206和半绝缘电阻场板205都会成为带电位场板。而由于在各级场板中传递电压时存在能量消耗，因此，最终在半绝缘电阻场板205的下方形成逐渐递减的电势分布，进而在半绝缘电阻场板205对漂移区表面电场调制的作用下，使得漂移区表面的电场也呈逐渐递减的电势分布，有效削弱了高压对半导体器件内部漂移区的影响，在整体上减小了漂移区表面承受的高压，提高了半导体器件的击穿电压，从而使得半导体器件能够在更高的电压下工作，同时更有益于实现高低压器件的互联。
另外，由于各半绝缘电阻场板205内部电场是均匀分布的，因此，在各半绝缘电阻场板205附近的电势逐渐下降的基础上，在半绝缘电阻场板205的调制作用下，还可以使得对应任一半绝缘电阻场板205附近漂移区表面的电场均匀分布，从而减小因出现电场密集区域而发生击穿的可能性。
需要说明的是，在不同的工作电压或其他情况下，通过调整半绝缘电阻场板205的大小及相互之间的间隔、各导体场板206的大小及相互之间的间隔，即可调整交叠电容的大小，进而使得整个电场分布达到最佳的状态。
同时，各半绝缘电阻场板205的厚度越大，其内部的电场越均匀，但半绝缘电阻场板205的厚度需保证半绝缘电阻场板205与相应的导体场板206之间的间隔能够保持电容效应。另外，场氧化层208b的厚度越薄，半绝缘电阻场板205对漂移区表面电场的调制作用越明显，但场氧化层208b的厚度需保证半绝缘电阻场板205中不会有电流直接流向漂移区。
具体的，各半绝缘电阻场板205的大小相同，且按相同的间隔依次排列，如此，半绝缘电阻场板205则会感应出相对均匀分布的电场。那么在半绝缘电阻场板205的调制作用下，就能够避免漂移区表面因出现电场密集区域而发生击穿的现象。在上述情况下，该半导体器件耐压结构，一方面在半绝缘电阻场板205与导体场板206之间依次传递电压的情况下，使得漂移区表面形成逐渐递减的电势分布；另一方面，由于半绝缘电阻场板205能够均匀分布电场，因此最终使得漂移区表面的电场在逐渐递减的基础上又均匀分布，既削弱了高压对漂移区的影响，又能避免漂移区表面因出现电场密集区域而发生击穿的现象，从而进一步提高了半导体器件的击穿电压。
需要说明的是，半绝缘电阻场板205之间的距离越小，由所有半绝缘电阻场板205产生的电场就越均匀。在本实施例中，任意相邻的两个半绝缘电阻场板205之间的距离介于0.3至0.8微米之间。
具体的，第二层中由所有半绝缘电阻场板205构成的整个区域等于漂移区除有源区之外的区域。如图3所示，漂移区除有源区之外的区域即为N型顶层硅202位于P阱203和N阱204之间的区域。这样做的好处是，漂移区上承受高压的区域越大，则半导体器件能够承受的高压值就越大，从而进一步提高整个半导体器件的击穿电压。另外，所有半绝缘电阻场板205构成的区域没有覆盖在有源区上，从而可以保证有源区不会受到高压的影响。
另外，在其他情况下，例如电压较低，第二层中由所有半绝缘电阻场板205构成的整个区域也可小于漂移区除有源区之外的区域，只要保证半导体器件不会击穿即可。
具体的，导体场板206为金属场板，半绝缘电阻场板205为多晶硅场板。
在其他情况下，导体场板206也可由其他类型的导体制成，例如可导电的合金。半绝缘电阻场板205也可由其他半绝缘的材料制成，只要能够保证产生均匀的电场即可。
需要说明的，本实施例提供的半导体器件耐压结构不仅适用于横向扩散金属氧化物半导体中，还适用于其他类型的半导体器件中，例如以体硅或碳化硅作为衬底材料的半导体器件，或者快恢复二极管、绝缘栅双极晶体管等，只要在各半导体器件中对应高压互联线的下方绝缘层中按与本实施例相同的原理设置导体场板206和半绝缘电阻场板205，就同样会提高各半导体器件的击穿电压。
为了验证本发明提供的半导体器件耐压结构的击穿电压，发明人通过模拟仿真软件在将高压互联线连接高压后，对传统和本发明提供的半导体器件耐压结构分别进行二维模拟仿真，图4示出了传统半导体器件耐压结构形成的电场分布图，图5示出了一实施例的半导体器件耐压结构形成的电场分布图。
由图4、图5可以看出，传统的半导体器件耐压结构中在左侧出现电场线聚集的情况，因此在这一区域容易发生击穿的现象。而在本发明提供的半导体器件耐压结构中，从漏极到源极之间的电场线密度逐渐变小，也就是电势逐渐变小，同时电场线分布在整体上呈现均匀过渡的趋势，变化平滑，没有出现电场线聚集的情况。因此，在电场线分布情况中，本发明提供的半导体器件耐压结构较传统方法有了较大程度的提升。
同时，为了进一步验证本发明提供的半导体器件耐压结构的耐压性能，发明人还对传统方法和本发明提供的高压半导体耐压结构的击穿电压进行了验证。图6为传统半导体器件耐压结构的击穿电压测试曲线。图7为一实施例的半导体器件耐压结构只设有半绝缘电阻场板205情况下的击穿电压测试曲线。图8为一实施例的半导体器件耐压结构的击穿电压测试曲线。
由图6、图7、图8所示，传统的半导体器件耐压结构的击穿电压为170V左右，一实施例的半导体器件耐压结构只设有半绝缘电阻场板205情况下的击穿电压为552V，而一实施例的半导体器件耐压结构的击穿电压为650V左右，并且发明人还测出使用一实施例提供的半导体器件耐压结构的半导体器件的击穿电压为580V。由此可以得出，本发明通过采用导体场板206和半绝缘电阻场板205，使得半导体器件耐压结构具有较高的击穿电压，同时满足半导体器件耐压结构的击穿电压大于半导体器件的击穿电压。因此在耐压性方面，较传统的半导体器件耐压结构有了较大的提升，由此可得出本发明提供的半导体器件耐压结构具有较高的击穿电压，进而提高了半导体器件的击穿电压。
图9示出了另一实施例的半导体器件耐压结构的剖视图，该半导体器件耐压结构包括：P型衬底301、埋氧化层307、N型顶层硅302、P阱303、N阱304、若干半绝缘电阻场板305、若干导体场板306、金属层309、介质层308b、场氧化层308a。
其中，埋氧化层307起隔离作用。P型衬底301可以使用重掺杂，同时由于P型衬底301被埋氧化层307与其余部分隔离开，所以对半导体器件的击穿特性影响较小。N型顶层硅302，作为半导体器件的漂移区，可通过调节浓度来提高整个半导体器件器件的击穿电压。P阱303，是源极的衬底。N阱304，是漏极的缓冲层。金属层309上方为高压互联区域，该高压互联区域用于布置高压互联线。介质层308b、场氧化层308a均为绝缘材料。
其中，漏极用于接高压互联线，介质层308b的厚度同传统的方法一样，采取加厚的方式以提高击穿电压。需要说明的是，由于本实施例中在介质层308b中设置了若干半绝缘电阻场板305、若干导体场板306，因此介质层308b本身就是采用了加厚的方式，以便容纳上述若干半绝缘电阻场板305、若干导体场板306。场氧化层208b的厚度低于介质层208a的厚度。场氧化层308a的厚度低于介质层308b的厚度。如图9所示，高压互联区域下方依次为金属层309、介质层308b、场氧化层308a、N型顶层硅302位于P阱303和N阱304之间的区域，即漂移区除有源区之外的区域。
本实施例提供的半导体器件耐压结构，是在传统加厚介质层308b的基础上，引入多层复合型场板来进一步提高半导体器件的击穿电压。
其中，各半绝缘电阻场板305排列于第一层，且均与场氧化层308a表面相邻。由于半绝缘电阻场板305的下方仅有场氧化层308a，因此各半绝缘电阻场板305对漂移区表面的电场有调制作用。
各导体场板306位于介质层308b中，且从金属层309下方开始，依次排列形成多层结构，最下层的各导体场板306均位于各半绝缘电阻场板305之上。
同时，任一导体场板306至少与相邻层中的另一导体场板306构成电容器。其中，导体场板306可以与相邻层中的一个导体场板306构成电容器，或者同时与相邻层中相邻的两个导体场板306分别构成两个电容器，只要保证每一层中的任一导体场板306均与位于下方的一个导体场板306构成电容器即可。由于各导体场板306的性能相同，所以当导体场板306同时与相邻层中相邻的两个导体场板306分别构成两个电容器时，该导体场板306上的电容即为两个串联的电容之和，因此两个电容不会存在相互抵消的情况，从而不会影响增强击穿电压的效果。
在与任一半绝缘电阻场板305最接近的两个导体场板306中，靠近用于连接高压互联线的电极的导体场板306与该半绝缘电阻场板305通过导体连接，而另一导体场板306与该半绝缘场板305构成电容器。在本实施例中，任一半绝缘电阻场板305均与位于其右上方的导体场板306垂直相连，而与位于其左上方的导体场板306构成电容器，即形成交叠电容。
需要说明的是，由于半绝缘电阻场板305若与上方的两个导体场板306同时有相对的部分，则会与这两个导体场板306同时构成两个电容器，而半绝缘电阻场板305与导体场板306的材料性质不同，在同一半绝缘电阻场板305上形成的两个电容之间的关系存在不稳定的情况，因此在本实施例中将任一半绝缘电阻场板305与位于其右上方的导体场板306垂直相连，还可以消除上述不稳定的因素，使得任一半绝缘电阻场板305上只存在一种电容的情况。
当高压互联线连接高压后，从最上层的导体场板306开始，由于电容效应会逐渐向下面相邻层的导体场板306传递感应电压，并最终传递至最底层的半绝缘电阻场板305。由于电压在向下传递的过程中，会消耗能量，所以最终传递至半绝缘电阻场板305上的感应电压的电压值较低。同时由于半绝缘电阻场板305对漂移区表面的电场有调制作用，因此，最终使得漂移区表面的整个电场电势较低，从而有效削弱了高压对漂移区的影响，提高了半导体器件的击穿电压，进而使得半导体器件能够在更高的电压下工作，同时也更易于实现高低压器件的互联。
另外，由于各半绝缘电阻场板305内部电场是均匀分布的，因此在各半绝缘电阻场板305调制的作用下，还可以使得漂移区表面对应每一半绝缘电阻场板305附近的电场均匀分布，从而降低电路密集区域的出现的可能性，进一步提高半导体器件的击穿电压。
具体的，同一层中的各导体场板306大小相同，且按相同的间隔依次排列，且各半绝缘电阻场板305的大小相同，且按相同的间隔依次排列。在这种情况下，在每一层中由各导体场板306形成的电场都是均匀分布，而且位于第一层的所有半绝缘电阻场板305形成的电场也呈均匀分布。那么，在高压从最上层的导体场板306开始逐渐向下传递至最底层的半绝缘电阻场板305后，在半绝缘电阻场板305附近形成的电场不仅电势较低而且均匀分布。由于电场均匀分布能够避免因出现电场密集区域而容易击穿的现象，因此，该半导体器件耐压结构既能削弱高压对漂移区的影响，又能避免漂移区表面因出现电场密集区域而发生击穿的现象，从而进一步提高了半导体器件的击穿电压。
具体的，将所有导体场板306、半绝缘电阻场板305投影至漂移区表面后，在形成的投影图形中，在对应漂移区除有源区之外的表面区域上没有空隙。也就是说，各层中任意相邻两个场板之间的空隙，总会有其它层的场板位于与该空隙相对的位置上，从而将漂移区与介质层308b完全隔离开。
当半导体器件在工作时，金属层309和介质层308b会产生很多可动离子，这些可动离子均带有一定的电位，同时由于半导体器件在工作时会产生自热效应，而这些可动离子会在自热效应的作用下向漂移区进行扩散，当这些可动离子多到一定程度时，会导致半导体器件的失效，从而严重影响半导体器件的可靠性。因此，在本实施例中，通过设置多层复合型场板，将漂移区与介质层308b完全隔离开，屏蔽了可动离子的运动，从而可以提高半导体器件工作的可靠性。
需要说明的是，在不同的工作电压或其他情况下，通过调整各半绝缘电阻场板305的大小及相互之间的间隔、各导体场板306的大小及相互之间的间隔、各层之间的间隔，均可调整各电容的大小，进而使得整个电场分布达到最佳的状态。另外，各半绝缘电阻场板305之间的距离越小，由所有半绝缘电阻场板305产生的电场越均匀。在本实施例中，各半绝缘电阻场板305之间的距离介于0.3至0.8微米之间。
同时，各半绝缘电阻场板305的厚度越大，其内部的电场越均匀，但各半绝缘电阻场板305的厚度需保证各半绝缘电阻场板305与相应的导体场板306之间的间隔能够保持电容效应。另外，场氧化层308a的厚度越薄，半绝缘电阻场板305对漂移区表面电场的调制作用越明显，但场氧化层308a的厚度需保证半绝缘电阻场板305不会有电流直接流向漂移区。
具体的，由所有半绝缘电阻场板305构成的整个区域等于漂移区除有源区之外的区域。如图9所示，漂移区除有源区之外的区域即为N型顶层硅302位于P阱303和N阱304之间的区域。这样做的好处是，漂移区上承受高压的区域越大，则漂移区能够承受的高压值就越大，从而进一步提高整个半导体器件的击穿电压。另外，所有半绝缘电阻场板305构成的区域没有覆盖在有源区上，从而保证有源区不会受到高压的影响。
在其他情况下，例如电压较低，由所有半绝缘电阻场板305构成的整个区域也可小于漂移区除有源区之外的区域，只要保证半导体器件不会击穿即可。
具体的，导体场板306为金属场板，半绝缘电阻场板305为多晶硅场板。
在其他情况下，导体场板306也可由其他类型的导体制成，例如可导电的合金。半绝缘电阻场板305也可由其他半绝缘的材料制成，只要能够保证产生均匀的电场即可。
需要说明的，本实施例提供的高压半导体耐压结构不仅适用于横向扩散金属氧化物半导体中，还适用于其他类型的半导体器件中，例如以体硅或碳化硅作为衬底材料的半导体器件，或者快恢复二极管、绝缘栅双极晶体管等，只要在各半导体器件中对应高压互联线的下方绝缘层中按与本实施例相同的原理设置导体场板306和半绝缘电阻场板305，就同样会提高各半导体器件的击穿电压。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体，但并不能因此而理解为对发明专利范围的限制。应指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件耐压结构，包括用于布置高压互联线的高压互联区域，且所述高压互联区域下方依次为金属层、介质层、场氧化层、漂移区除有源区之外的区域，其特征在于，所述半导体器件耐压结构还包括若干导体场板、若干半绝缘电阻场板；
所述导体场板位于所述半绝缘电阻场板上方，且所述导体场板处于所述介质层中；所有所述半绝缘电阻场板均与所述场氧化层相邻；所述导体场板与所述半绝缘电阻场板构成若干电容器，且任一所述电容器至少能与另一所述电容器传送能量。
2.根据权利要求1所述的半导体器件耐压结构，其特征在于，所述导体场板位于第一层，所述半绝缘电阻场板位于第二层；最接近用于连接高压互联线的电极的导体场板与所述电极用导体连接；在与任一所述半绝缘电阻场板最接近的两个所述导体场板中，靠近用于接高压互联线的电极的所述导体场板与所述半绝缘电阻场板通过导体连接，而另一所述导体场板与所述半绝缘场板构成电容器。
3.根据权利要求1所述的半导体器件耐压结构，其特征在于，所述半绝缘电阻场板位于第一层、所述导体场板至少位于两层；任一所述导体场板至少与相邻层中的另一所述导体场板构成电容器；在与任一所述半绝缘电阻场板最接近的两个所述导体场板中，靠近用于接高压互联线的电极的所述导体场板与所述半绝缘电阻场板通过导体连接，而另一所述导体场板与所述半绝缘场板构成电容器。
4.根据权利要求3所述的半导体器件耐压结构，其特征在于，同一层中的各所述导体场板大小相同且按相同的间隔依次排列。
5.根据权利要求3所述的半导体器件耐压结构，其特征在于，将所有所述导体场板、半绝缘电阻场板投影至所述漂移区表面后，在形成的投影图形中，在对应所述漂移区除有源区之外的表面区域上没有空隙。
6.根据权利要求1至5中任一权利要求所述的半导体器件耐压结构，其特征在于，各所述半绝缘电阻场板大小相同并按相同的间隔依次排列。
7.根据权利要求1至5中任一权利要求所述的半导体器件耐压结构，其特征在于，所有所述半绝缘电阻场板构成的区域大小或等于所述漂移区除有源区之外的区域。
8.根据权利要求1至5中任一权利要求所述的半导体器件耐压结构，其特征在于，任意相邻的两个所述半绝缘电阻场板之间的距离均介于0.3至0.8微米之间。
9.根据权利要求1至5中任一权利要求所述的半导体器件耐压结构，其特征在于，所述导体场板为金属场板。
10.根据权利要求1至5中任一权利要求所述的半导体器件耐压结构，其特征在于，所述半绝缘电阻场板为多晶硅场板。
CN201510713750.8A 2015-10-28 2015-10-28 半导体器件耐压结构 Active CN106653830B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510713750.8A CN106653830B (zh) 2015-10-28 2015-10-28 半导体器件耐压结构
PCT/CN2016/095903 WO2017071378A1 (zh) 2015-10-28 2016-08-18 半导体器件耐压结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510713750.8A CN106653830B (zh) 2015-10-28 2015-10-28 半导体器件耐压结构

Publications (2)

Publication Number Publication Date
CN106653830A true CN106653830A (zh) 2017-05-10
CN106653830B CN106653830B (zh) 2019-09-17

Family

ID=58631267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510713750.8A Active CN106653830B (zh) 2015-10-28 2015-10-28 半导体器件耐压结构

Country Status (2)

Country Link
CN (1) CN106653830B (zh)
WO (1) WO2017071378A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680997A (zh) * 2017-10-30 2018-02-09 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN107863387A (zh) * 2017-08-07 2018-03-30 南京邮电大学 一种横向功率器件的高压互连结构
CN107871778A (zh) * 2017-10-30 2018-04-03 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN107887426A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有电荷可调型场板的p型ldmos结构
CN107887427A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有可调型场板的高压二极管
CN108847422A (zh) * 2018-06-15 2018-11-20 济南大学 带有耦合场板的高电子迁移率晶体管
CN108878508A (zh) * 2017-05-15 2018-11-23 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置
WO2019085835A1 (zh) * 2017-10-30 2019-05-09 济南大学 一种适用于功率半导体器件的超级场板结构及其应用
CN110620146A (zh) * 2019-09-24 2019-12-27 吉林华微电子股份有限公司 场板结构及半导体器件
CN115224113A (zh) * 2022-09-15 2022-10-21 北京芯可鉴科技有限公司 横向超结器件、横向绝缘栅双极晶体管及制造方法
CN115224024A (zh) * 2022-09-15 2022-10-21 北京芯可鉴科技有限公司 集成栅漏电容的超结器件及制造方法
CN115241281A (zh) * 2022-09-15 2022-10-25 北京芯可鉴科技有限公司 功率半导体器件终端及制造方法
WO2023241070A1 (zh) * 2022-06-17 2023-12-21 无锡华润上华科技有限公司 半导体器件及其制备方法
CN117558746A (zh) * 2024-01-09 2024-02-13 润新微电子(大连)有限公司 一种含可变电势多场板结构的器件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620147B (zh) * 2018-09-14 2023-05-23 电子科技大学 超高速大电流纵向绝缘栅双极型晶体管
CN112420681B (zh) * 2019-08-20 2024-02-27 苏州捷芯威半导体有限公司 一种芯片封装结构
CN113948571B (zh) * 2021-10-18 2023-08-25 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731627A (en) * 1996-02-29 1998-03-24 Samsung Electronics Co., Ltd. Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US6307232B1 (en) * 1997-06-06 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having lateral high breakdown voltage element
CN1574400A (zh) * 2003-06-11 2005-02-02 株式会社东芝 高耐压半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731627A (en) * 1996-02-29 1998-03-24 Samsung Electronics Co., Ltd. Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US6307232B1 (en) * 1997-06-06 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having lateral high breakdown voltage element
CN1574400A (zh) * 2003-06-11 2005-02-02 株式会社东芝 高耐压半导体器件

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878508A (zh) * 2017-05-15 2018-11-23 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置
CN108878508B (zh) * 2017-05-15 2021-07-09 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置
CN107863387A (zh) * 2017-08-07 2018-03-30 南京邮电大学 一种横向功率器件的高压互连结构
CN107863387B (zh) * 2017-08-07 2021-03-23 南京邮电大学 一种横向功率器件的高压互连结构
CN107887426B (zh) * 2017-10-30 2020-11-10 济南大学 一种带有电荷可调型场板的p型ldmos结构
CN107887426A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有电荷可调型场板的p型ldmos结构
CN107887427A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有可调型场板的高压二极管
WO2019085835A1 (zh) * 2017-10-30 2019-05-09 济南大学 一种适用于功率半导体器件的超级场板结构及其应用
CN107871778A (zh) * 2017-10-30 2018-04-03 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN107680997B (zh) * 2017-10-30 2020-04-14 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN107887427B (zh) * 2017-10-30 2020-05-29 济南大学 一种带有可调型场板的高压二极管
CN107871778B (zh) * 2017-10-30 2020-09-04 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN107680997A (zh) * 2017-10-30 2018-02-09 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN108847422B (zh) * 2018-06-15 2021-08-06 济南大学 带有耦合场板的高电子迁移率晶体管
CN108847422A (zh) * 2018-06-15 2018-11-20 济南大学 带有耦合场板的高电子迁移率晶体管
CN110620146A (zh) * 2019-09-24 2019-12-27 吉林华微电子股份有限公司 场板结构及半导体器件
CN110620146B (zh) * 2019-09-24 2023-05-12 吉林华微电子股份有限公司 场板结构及半导体器件
WO2023241070A1 (zh) * 2022-06-17 2023-12-21 无锡华润上华科技有限公司 半导体器件及其制备方法
CN115224113A (zh) * 2022-09-15 2022-10-21 北京芯可鉴科技有限公司 横向超结器件、横向绝缘栅双极晶体管及制造方法
CN115224024A (zh) * 2022-09-15 2022-10-21 北京芯可鉴科技有限公司 集成栅漏电容的超结器件及制造方法
CN115241281A (zh) * 2022-09-15 2022-10-25 北京芯可鉴科技有限公司 功率半导体器件终端及制造方法
CN115224024B (zh) * 2022-09-15 2023-01-24 北京芯可鉴科技有限公司 集成栅漏电容的超结器件及制造方法
WO2024055781A1 (zh) * 2022-09-15 2024-03-21 北京芯可鉴科技有限公司 集成栅漏电容的超结器件及制造方法
CN117558746A (zh) * 2024-01-09 2024-02-13 润新微电子(大连)有限公司 一种含可变电势多场板结构的器件及其制备方法
CN117558746B (zh) * 2024-01-09 2024-04-16 润新微电子(大连)有限公司 一种含可变电势多场板结构的器件及其制备方法

Also Published As

Publication number Publication date
CN106653830B (zh) 2019-09-17
WO2017071378A1 (zh) 2017-05-04

Similar Documents

Publication Publication Date Title
CN106653830A (zh) 半导体器件耐压结构
CN104205334B (zh) 半导体装置
US6989566B2 (en) High-voltage semiconductor device including a floating block
CN104157691B (zh) 一种半导体器件及其制造方法
CN104201201B (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN103474466B (zh) 一种高压器件及其制造方法
CN108598156A (zh) Ldmos晶体管及其制造方法
CN108682689A (zh) 横向扩散金属氧化物半导体结构和其形成方法
CN101877315B (zh) 提高ldmos器件的崩溃电压的方法
CN108682690A (zh) 横向扩散金属氧化物半导体器件和其制造方法
CN105097905A (zh) 绝缘栅双极晶体管
CN104752512B (zh) 一种具有多电极结构的横向高压器件
CN104362174A (zh) Soi动态阈值晶体管
CN104091824B (zh) 半导体装置
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN107863381A (zh) 一种耐压半导体元件
CN107818964A (zh) 一种耐压半导体器件
CN105206675A (zh) Nldmos器件及其制造方法
CN104201204A (zh) 横向对称dmos管及其制造方法
US9041142B2 (en) Semiconductor device and operating method for the same
CN106783993B (zh) 具有衬底内复合介质层结构的氮化镓异质结场效应管
CN206282860U (zh) 一种阵列基板及显示面板
CN108666366A (zh) 一种具有阶梯埋氧层的超结横向高压器件
CN104300009B (zh) 一种薄膜晶体管及其制备方法、电路结构、电子设备
CN207719216U (zh) 一种半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170927

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

GR01 Patent grant
GR01 Patent grant