CN115224113A - 横向超结器件、横向绝缘栅双极晶体管及制造方法 - Google Patents

横向超结器件、横向绝缘栅双极晶体管及制造方法 Download PDF

Info

Publication number
CN115224113A
CN115224113A CN202211124222.5A CN202211124222A CN115224113A CN 115224113 A CN115224113 A CN 115224113A CN 202211124222 A CN202211124222 A CN 202211124222A CN 115224113 A CN115224113 A CN 115224113A
Authority
CN
China
Prior art keywords
field plate
metal
region
polysilicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211124222.5A
Other languages
English (en)
Other versions
CN115224113B (zh
Inventor
赵东艳
肖超
陈燕宁
邵瑾
董广智
付振
刘芳
张泉
尹强
田俊
杨毓龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202211124222.5A priority Critical patent/CN115224113B/zh
Publication of CN115224113A publication Critical patent/CN115224113A/zh
Application granted granted Critical
Publication of CN115224113B publication Critical patent/CN115224113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向超结器件、横向绝缘栅双极晶体管及制造方法，属于芯片领域。该横向超结器件包括：P型衬底、P柱、N柱、栅极结构、源极结构和漏极结构；栅极结构包括多晶硅栅，多晶硅栅与漏极结构之间设置有场氧化层；场氧化层上方还设置有多晶硅场板，多晶硅场板上方设置有金属场板；多晶硅场板包括多段多晶硅微场板，金属场板包括多段金属微场板，多段金属微场板对应设置在多段多晶硅微场板上方，首级金属微场板通过接触孔与多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与漏极结构相连。横向超结器件中的电容耦合结构能减弱表面电荷对横向超结器件电场的影响。

Description

横向超结器件、横向绝缘栅双极晶体管及制造方法
技术领域
本发明涉及芯片领域，属于功率半导体芯片范畴，具体地涉及一种横向超结器件、一种横向超结器件制造方法、一种横向绝缘栅双极晶体管、一种横向绝缘栅双极晶体管制造方法及芯片。
背景技术
功率半导体器件作为功率集成电路（Power Integrated Circuit）的核心部件，以其具有整流、逆变、变频和功率放大等能力，广泛应用于新能源、智能家电和物联网等领域。
横向扩散金属氧化物半导体（Laterally Diffused Metal OxideSemiconductor, LDMOS）器件作为功率半导体器件之一，具有输入阻抗高、开关速度快和安全工作区宽等优点。为了不断提高LDMOS器件性能，横向超结器件（Lateral SuperJunction, L-SJ）被提出。通过在LDMOS的漂移区采用超结结构，可以突破LDMOS器件击穿电压与导通电阻之间的矛盾。但是，由于横向超结（L-SJ）器件采用电荷平衡原理，器件击穿电压受到加工工艺和衬底电荷影响，造成横向超结（L-SJ）器件击穿电压工艺窗口小，受工艺波动影响大。
现有横向超结器件中，N柱N-pillar和P柱P-Pillar构成超结结构（SuperJunction,也有称为复合缓冲层）。为满足器件的击穿电压，需要精确控制N-pillar和P-Pillar的掺杂浓度。同时，由于衬底P-sub的辅助耗尽效应，P-sub的掺杂浓度也会对器件的击穿电压产生影响。
发明内容
本发明实施方式的目的是提供一种横向超结器件、横向绝缘栅双极晶体管、制造方法及芯片，通过在横向超结器件的场氧化层表面的漏极与源极之间或横向绝缘栅双极晶体管的场氧化层表面的集电极与发射极之间增加多级浮空多晶硅微场板和金属微场板，且多级浮空多晶硅微场板和金属微场板构成电容耦合结构，来调制N-Pillar表面电场，可有效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口。
为了实现上述目的，本发明第一方面提供一种横向超结器件，包括：设置在P型衬底上方的P柱、设置在P柱上方的N柱、形成在N柱上方的栅极结构、分别设置在栅极结构两侧的源极结构和漏极结构；所述栅极结构包括多晶硅栅，所述多晶硅栅与所述漏极结构之间设置有场氧化层；
所述场氧化层上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述漏极结构相连。横向超结器件中的电容耦合结构能稳定横向超结N柱表面电场分布，减弱表面电荷对横向超结器件电场的影响，该横向超结器件对表面电荷具有一定免疫能力，环境适应能力强，提高了器件长期工作可靠性。
进一步地，所述横向超结器件还包括P阱，所述P阱形成在所述P柱和N柱内；所述源极结构包括源极区、源极金属和P+接触区，所述P+接触区和源极区形成在所述P阱内，所述源极金属形成在所述P+接触区和源极区上方；所述漏极结构包括漏极区和漏极金属，所述漏极区形成在所述N柱内，所述漏极金属形成在所述漏极区上方，所述末级金属微场板通过接触孔与所述漏极金属相连；所述栅极结构还包括栅氧化层，所述栅氧化层形成在所述多晶硅栅与所述P阱和N柱之间。
可选的，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
可选的，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
可选的，所述P型衬底与所述P柱之间还设置有氧化层。氧化层可以起到隔离作用，降低P型衬底的辅助耗尽效应对器件的击穿电压产生的影响。
可选的，所述横向超结器件还包括P型掺杂区，所述P型掺杂区形成在所述P柱和N柱内，所述漏极区位于所述P型掺杂区内。设置P型掺杂区将横向超结器件变成横向超结绝缘栅双极晶体管（L-SJ-IGBT），同样具有横向超结器件效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口的效果。
本发明第二方面提供一种横向超结器件制造方法，所述方法包括：
在P型衬底上制备P柱和N柱；
光刻定义出P阱区域，离子注入形成P阱；
热氧化形成场氧化层；
热氧化形成栅氧化层，淀积多晶硅材料，光刻并刻蚀形成多晶硅栅和多晶硅场板；
光刻定义出源极区对应区域和漏极区对应区域，离子注入形成源极区与漏极区；
光刻定义出P+接触区对应区域，离子注入形成P+接触区；
淀积层间介质层，光刻并刻蚀形成接触孔；
淀积金属，光刻并刻蚀形成源极金属、漏极金属和金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述漏极金属相连。该制造方法工艺简单，与现有工艺兼容，实用性强，采用本方法可以同层同材料制作多晶硅栅和多晶硅场板，也可以同层同材料制作源极金属、漏极金属和金属场板，简化了制备工艺，节约了材料成本。
可选的，所述P型衬底为SOI衬底。SOI衬底具有氧化层，氧化层可以起到隔离作用，降低P型衬底的辅助耗尽效应对器件的击穿电压产生的影响。
可选的，所述方法还包括：在制备P阱的同时制备P型掺杂区，包括：
光刻定义出P阱区域和P型掺杂区对应区域，离子注入形成P阱和P型掺杂区。设置P型掺杂区将横向超结器件变成横向超结绝缘栅双极晶体管（L-SJ-IGBT），同样具有横向超结器件效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口的效果。
本发明第三方面提供一种横向绝缘栅双极晶体管，包括：P型衬底、氧化层、设置在P型衬底上方的N柱、形成在N柱内的P阱和P型掺杂区、形成在N柱上方的栅极结构、分别设置在栅极结构两侧的发射极结构和集电极结构；所述栅极结构包括多晶硅栅，所述多晶硅栅与所述集电极结构之间设置有场氧化层；
所述场氧化层上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述集电极结构相连。横向绝缘栅双极晶体管中的电容耦合结构能稳定N柱表面电场分布，减弱表面电荷对横向绝缘栅双极晶体管电场的影响，该横向绝缘栅双极晶体管对表面电荷具有一定免疫能力，环境适应能力强，提高了器件长期工作可靠性。
进一步地，所述发射极结构包括发射极掺杂区、发射极金属和P+接触区，所述P+接触区和发射极掺杂区形成在所述P阱内，所述发射极金属形成在所述P+接触区和发射极掺杂区上方；所述集电极结构包括集电极掺杂区和集电极金属，所述集电极掺杂区形成在所述P型掺杂区内，所述集电极金属形成在所述集电极掺杂区上方，所述末级金属微场板通过接触孔与所述集电极金属相连；所述栅极结构还包括栅氧化层，所述栅氧化层形成在所述多晶硅栅与所述P阱和N柱之间。
可选的，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
可选的，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
本发明第四方面提供一种横向绝缘栅双极晶体管制造方法，所述方法包括：
在P型衬底上制备N柱；
光刻定义出P阱区域和P型掺杂区对应的区域，离子注入形成P阱和P型掺杂区；
热氧化形成场氧化层；
热氧化形成栅氧化层，淀积多晶硅材料，光刻并刻蚀形成多晶硅栅和多晶硅场板；
光刻定义出发射极掺杂区对应区域和集电极掺杂区对应区域，离子注入形成发射极掺杂区与集电极掺杂区；
光刻定义出P+接触区对应区域，离子注入形成P+接触区；
淀积层间介质层，光刻并刻蚀形成接触孔；
淀积金属，光刻并刻蚀形成发射极金属、集电极金属和金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述集电极金属相连。
该制造方法工艺简单，与现有工艺兼容，实用性强，采用本方法可以同层同材料制作多晶硅栅和多晶硅场板，也可以同层同材料制作发射极金属、集电极金属和金属场板，简化了制备工艺，节约了材料成本。
本发明第五方面提供一种芯片，所述芯片采用所述的横向超结器件。采用该横向超结器件制备的芯片具有较高的击穿电压，制造工艺窗口得到有效扩展，表面电场峰值有效降低，对芯片中的其他器件的影响减小。
本发明第六方面提供一种芯片，所述芯片采用所述的横向绝缘栅双极晶体管。采用该横向绝缘栅双极晶体管制备的芯片具有较高的击穿电压，制造工艺窗口得到有效扩展，表面电场峰值有效降低，对芯片中的其他器件的影响减小。
通过上述技术方案，提供一种横向超结器件、横向绝缘栅双极晶体管、制造方法及芯片，通过在横向超结器件的场氧化层表面的漏极与源极之间或横向绝缘栅双极晶体管的场氧化层表面的集电极与发射极之间增加多级浮空多晶硅微场板和金属微场板，且多级浮空多晶硅微场板和金属微场板构成电容耦合结构，来调制N-Pillar表面电场，可有效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口。
另一方面，制造方法工艺简单，与现有工艺兼容，实用性强，采用本方法可以同层同材料制作多晶硅栅和多晶硅场板，也可以同层同材料制作源极金属（或发射极金属）、漏极金属（或集电极金属）、金属场板，简化了制备工艺，节约了材料成本。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明第一种实施方式提供的横向超结器件结构示意图；
图2是现有横向超结器件（L-SJ）与第一种实施例中的横向超结器件（NL-SJ）N柱表面电场分布的仿真结果图；
图3是现有横向超结器件（L-SJ）与第一种实施例中的横向超结器件（NL-SJ）击穿电压随N柱掺杂浓度变化曲线（电荷平衡曲线）；
图4是本发明第二种实施方式提供的横向超结器件结构示意图；
图5是本发明第三种实施方式提供的横向超结器件结构示意图；
图6是本发明第四种实施方式提供的横向超结器件结构示意图；
图7是本发明第五种实施方式提供的横向超结器件结构示意图；
图8是本发明提供的横向超结器件制造方法流程图；
图9是本发明一种实施方式提供的横向绝缘栅双极晶体管结构示意图；
图10是本发明另一种实施方式提供的横向绝缘栅双极晶体管结构示意图；
图11是本发明提供的横向绝缘栅双极晶体管制造方法流程图。
附图标记说明
101-P型衬底，102-P柱，103-N柱，104-P阱，105-场氧化层，106-多晶硅微场板，107-层间介质层，108-金属微场板，109-氧化层，110-P型掺杂区，111-漏极区，112-P+接触区，113-源极区，114-源极金属，115-栅氧化层，116-多晶硅栅，117-发射极掺杂区，118-发射极金属，119-集电极掺杂区。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
实施例一
图1是本发明第一种实施方式提供的横向超结器件结构示意图。如图1所示，所述横向超结器件包括：P型衬底101、设置在P型衬底101上方的P柱102、设置在P柱102上方的N柱103、形成在N柱103上方的栅极结构、分别设置在栅极结构两侧的源极结构和漏极结构；所述栅极结构包括多晶硅栅116，所述多晶硅栅116与所述漏极结构之间设置有场氧化层105；
所述场氧化层105上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层107；
所述多晶硅场板包括多段多晶硅微场板106，所述金属场板包括多段金属微场板108，所述多段金属微场板108对应设置在所述多段多晶硅微场板106上方，首级金属微场板108通过接触孔与所述多晶硅栅116相连，后一级金属微场板108通过接触孔与前一级多晶硅微场板106相连，末级金属微场板108通过接触孔与所述漏极结构相连。横向超结器件中的电容耦合结构能稳定横向超结N柱103表面电场分布，减弱表面电荷对横向超结器件电场的影响，该横向超结器件对表面电荷具有一定免疫能力，环境适应能力强，提高了器件长期工作可靠性。
在本实施例中，所述横向超结器件还包括P阱104，所述P阱104形成在所述P柱102和N柱103内；所述源极结构包括源极区113、源极金属114和P+接触区112，所述P+接触区112和源极区113形成在所述P阱104内，所述源极金属114形成在所述P+接触区112和源极区113上方；所述漏极结构包括漏极区111和漏极金属，所述漏极区111形成在所述N柱103内，所述漏极金属形成在所述漏极区111上方，所述末级金属微场板108通过接触孔与所述漏极金属相连；所述栅极结构还包括栅氧化层115，所述栅氧化层115形成在所述多晶硅栅116与所述P阱104和N柱103之间。
如图1所示，在本实施例中，所述多段多晶硅微场板106等间距设置在所述场氧化层105上方；所述金属微场板108等间距设置在所述多段多晶硅微场板106上方。
在一些实施例中，横向超结件的P柱102和N柱103的厚度为50nm~10um，P柱102和N柱103厚度可以相等，也可以不相等，其浓度与厚度的乘积满足电荷平衡关系：
NP*WP≈NN*WN，其中，NP是P柱102浓度，WP是P柱102厚度，NN是N柱103浓度，WN是N柱103厚度。
考虑到衬底的辅助耗尽效应，实际NP*WP略小于NN*WN。
在一些实施例中，多晶硅微场板106厚度为0.05um~1um，宽度为0.1um~10.0um，间距为0.1um~5.0um。金属微场板108厚度为0.1um~6um，宽度为0.1um~10.0um，间距为0.1um~5.0um。层间介质层107（ILD）可以采用二氧化硅或者氮化硅等绝缘材料，其厚度为0.01um~2um。
当本实施例的横向超结器件承受反向压时，源极和栅极电位为0，漏极反向通过表面多晶硅场板和金属场板逐级传递到栅极，由于表面多晶硅场板和金属场板强相互耦合作用，漏极高电位可以均匀分布在N柱103表面，从而调制N柱103表面电场，避免表面被提前击穿引起器件击穿电压降低。
图2为现有横向超结器件（L-SJ）与本实施例中的横向超结器件（NL-SJ）N柱103表面电场分布的仿真结果。从图中可以发现，本实施例中的横向超结器件（NL-SJ）能调节表面电场，能将横向超结器件（L-SJ）的N柱103表面电场马鞍形调制为本实施例中的横向超结器件（NL-SJ）的波动形状。在工艺波动或者衬底电荷影响时，波动形状的表面电场可以避免表面电场峰值的急剧增加，造成器件击穿电压降低。
图3是现有横向超结器件（L-SJ）与本实施例的横向超结器件（NL-SJ）的击穿电压随N柱103掺杂浓度变化曲线（电荷平衡曲线）。本实施例的横向超结器件（NL-SJ）在-25%到+10% N柱103掺杂浓度变化范围内，都能满足目标值要求（击穿电压大于450V），比横向超结器件（L-SJ）-1%到+5%的工艺窗口更宽，实用性强。
在其他一些实施例中，如图4所示，所述所述P型衬底101与所述P柱102之间还设置有氧化层109。氧化层109可以起到隔离作用，降低P型衬底101的辅助耗尽效应对器件的击穿电压产生的影响。
实施例二
图5是本发明第三种实施方式提供的横向超结器件结构示意图。如图5所示，所述横向超结器件包括：P型衬底101、设置在P型衬底101上方的P柱102、设置在P柱102上方的N柱103、形成在N柱103上方的栅极结构、分别设置在栅极结构两侧的源极结构和漏极结构；所述栅极结构包括多晶硅栅116，所述多晶硅栅116与所述漏极结构之间设置有场氧化层105；
所述场氧化层105上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层107；
所述多晶硅场板包括多段多晶硅微场板106，所述金属场板包括多段金属微场板108，所述多段金属微场板108对应设置在所述多段多晶硅微场板106上方，首级金属微场板108通过接触孔与所述多晶硅栅116相连，后一级金属微场板108通过接触孔与前一级多晶硅微场板106相连，末级金属微场板108通过接触孔与所述漏极结构相连。横向超结器件中的电容耦合结构能稳定横向超结N柱103表面电场分布，减弱表面电荷对横向超结器件电场的影响，该横向超结器件对表面电荷具有一定免疫能力，环境适应能力强，提高了器件长期工作可靠性。
在本实施例中，所述横向超结器件还包括P阱104，所述P阱104形成在所述P柱102和N柱103内；所述源极结构包括源极区113、源极金属114和P+接触区112，所述P+接触区112和源极区113形成在所述P阱104内，所述源极金属114形成在所述P+接触区112和源极区113上方；所述漏极结构包括漏极区111和漏极金属，所述漏极区111形成在所述N柱103内，所述漏极金属形成在所述漏极上方，所述末级金属微场板108通过接触孔与所述漏极金属相连；所述栅极结构还包括栅氧化层115，所述栅氧化层115形成在所述多晶硅栅116与所述P阱104和N柱103之间。
如图5所示，在本实施例中，所述多段多晶硅微场板106按间距依次递增再依次递减的方式设置在所述场氧化层105上方；所述金属微场板108按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板106上方。
在一些实施例中，多晶硅微场板106厚度为0.05um~1um，宽度为0.1um~10.0um，间距为0.1um~5.0um。金属微场板108厚度为0.1um~6um，宽度为0.1um~10.0um，间距为0.1um~5.0um。层间介质层107（ILD）可以采用二氧化硅或者氮化硅等绝缘材料，其厚度为0.01um~2um。
在其他一些实施例中，如图6所示，所述P型衬底101与所述P柱102之间还设置有氧化层109。氧化层109可以起到隔离作用，降低P型衬底101的辅助耗尽效应对器件的击穿电压产生的影响。
在其他一些实施例中，如图7所示，所述横向超结器件还包括P型掺杂区110，所述P型掺杂区110形成在所述P柱102和N柱103内，所述漏极区111位于所述P型掺杂区110内。设置P型掺杂区110将横向超结器件变成横向超结绝缘栅双极晶体管（L-SJ-IGBT），横向超结绝缘栅双极晶体管为双极性器件，业内通常将横向超结绝缘栅双极晶体管三端称为栅极、发射极和集电极，其中发射极结构对应源极结构，集电极结构对应漏极结构。基于此，在本实施例中，漏极区111也可以称为集电极掺杂区。
设置P型掺杂区110将横向超结器件变成横向超结绝缘栅双极晶体管，同样具有横向超结器件有效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口的效果。
在另一些实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
在另一些实施例中，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
如图8所示，本发明还提供一种横向超结器件制造方法，所述方法包括：
在P型衬底101上制备P柱102和N柱103，在本实施例中，P型衬底101选择低掺杂P型FZ或CZ晶圆，然后通过P型外延和N型外延工艺形成P柱102和N柱103；
光刻定义出P阱104区域，离子注入形成P阱104，在本实施例中，通过硼离子注入并进行高温退火形成P阱104；
热氧化形成场氧化层105，在本实施例中，通过高温热氧化形成长氧化层109；
热氧化形成栅氧化层115，淀积多晶硅材料，光刻并刻蚀形成多晶硅栅116和多晶硅场板；
光刻定义出源极区113对应区域和漏极区111对应区域，离子注入砷离子形成源极区113与漏极区111；
光刻定义出P+接触区112对应区域，采用离子注入工艺，注入硼离子形成P+接触区112；
淀积层间介质层107，光刻并刻蚀形成接触孔；
淀积金属，光刻并刻蚀形成源极金属114、漏极金属和金属场板；
所述多晶硅场板包括多段多晶硅微场板106，所述金属场板包括多段金属微场板108，所述多段金属微场板108对应设置在所述多段多晶硅微场板106上方，首级金属微场板108通过接触孔与所述多晶硅栅116相连，后一级金属微场板108通过接触孔与前一级多晶硅微场板106相连，末级金属微场板108通过接触孔与所述漏极金属相连。该制造方法工艺简单，与现有工艺兼容，实用性强，采用本方法可以同层同材料制作多晶硅栅116和多晶硅场板，也可以同层同材料制作源极金属114、漏极金属和金属场板，简化了制备工艺，节约了材料成本。
在本实施例中，淀积的金属为金属铝。
在一些实施例中，所述多段多晶硅微场板106等间距设置在所述场氧化层105上方；所述金属微场板108等间距设置在所述多段多晶硅微场板106上方。
在其他一些实施例中，所述多段多晶硅微场板106按间距依次递增再依次递减的方式设置在所述场氧化层105上方；所述金属微场板108按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板106上方。
在另一些实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
在另一些实施例中，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
在一些实施例中，所述P型衬底101为SOI衬底。SOI衬底具有氧化层109，氧化层109可以起到隔离作用，降低P型衬底101的辅助耗尽效应对器件的击穿电压产生的影响。
在一些实施例中，所述方法还包括：在制备P阱104的同时制备P型掺杂区110，包括：
光刻定义出P阱104区域和P型掺杂区110对应区域，离子注入形成P阱104和P型掺杂区110。设置P型掺杂区110将横向超结器件变成横向超结绝缘栅双极晶体管（L-SJ-IGBT），同样具有横向超结器件有效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口的效果。
实施例三
本发明还提供一种横向绝缘栅双极晶体管，如图9所示，包括：P型衬底101、氧化层109、设置在P型衬底101上方的N柱103、形成在N柱103内的P阱104和P型掺杂区110、形成在N柱103上方的栅极结构、分别设置在栅极结构两侧的发射极结构和集电极结构；所述栅极结构包括多晶硅栅116，所述多晶硅栅116与所述集电极结构之间设置有场氧化层105；
所述场氧化层105上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层107；
所述多晶硅场板包括多段多晶硅微场板106，所述金属场板包括多段金属微场板108，所述多段金属微场板108对应设置在所述多段多晶硅微场板106上方，首级金属微场板108通过接触孔与所述多晶硅栅116相连，后一级金属微场板108通过接触孔与前一级多晶硅微场板106相连，末级金属微场板108通过接触孔与所述集电极结构相连。横向绝缘栅双极晶体管中的电容耦合结构能稳定N柱103表面电场分布，减弱表面电荷对横向绝缘栅双极晶体管电场的影响，该横向绝缘栅双极晶体管对表面电荷具有一定免疫能力，环境适应能力强，提高了器件长期工作可靠性。
在本实施例中，所述发射极结构包括发射极掺杂区117、发射极金属118和P+接触区112，所述P+接触区112和发射极掺杂区117形成在所述P阱104内，所述发射极金属118形成在所述P+接触区112和发射极掺杂区117上方；所述集电极结构包括集电极掺杂区119和集电极金属，所述集电极掺杂区119形成在所述P型掺杂区110内，所述集电极金属形成在所述集电极掺杂区119上方，所述末级金属微场板108通过接触孔与所述集电极金属相连；所述栅极结构还包括栅氧化层115，所述栅氧化层115形成在所述多晶硅栅116与所述P阱104和N柱103之间。
在一些实施例中，如图9所示，所述多段多晶硅微场板106等间距设置在所述场氧化层105上方；所述金属微场板108等间距设置在所述多段多晶硅微场板106上方。
在其他一些实施例中，如图10所示，所述多段多晶硅微场板106按间距依次递增再依次递减的方式设置在所述场氧化层105上方；所述金属微场板108按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板106上方。
在另一些实施例中，所述多段多晶硅微场板105等间距设置在所述场氧化层103上方，所述金属微场板106按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板105上方。
在另一些实施例中，所述多段多晶硅微场板105按间距依次递增再依次递减的方式设置在所述场氧化层103上方，所述金属微场板106等间距设置在所述多段多晶硅微场板105上方。
需要说明的是，横向绝缘栅双极晶体管同样为双极性器件，业内通常将横向绝缘栅双极晶体管三端称为栅极、发射极和集电极，其中发射极结构对应源极结构，集电极结构对应漏极结构。在本实施例中，依据业内通用名称进行描述。
本发明还提供一种横向绝缘栅双极晶体管制造方法，如图11所示，所述方法包括：
在P型衬底101上制备N柱103，在本实施例中，P型衬底101选择低掺杂P型FZ或CZ晶圆，然后通过型外延工艺形成N柱103；
光刻定义出P阱104区域和P型掺杂区110对应区域，离子注入形成P阱104和P型掺杂区110，在本实施例中，通过硼离子注入并进行高温退火形成P阱104和P型掺杂区110；
热氧化形成场氧化层105，在本实施例中，通过高温热氧化形成长氧化层109；
热氧化形成栅氧化层115，淀积多晶硅材料，光刻并刻蚀形成多晶硅栅116和多晶硅场板；
光刻分别定义出发射极掺杂区117和集电极掺杂区119对应的区域，离子注入砷离子和硼离子形成发射极掺杂区117与集电极掺杂区119；
光刻定义出P+接触区112对应区域，离子注入硼离子形成P+接触区112；
淀积层间介质层107，光刻并刻蚀形成接触孔；
淀积金属，光刻并刻蚀形成发射极金属118、集电极金属和金属场板；
所述多晶硅场板包括多段多晶硅微场板106，所述金属场板包括多段金属微场板108，所述多段金属微场板108对应设置在所述多段多晶硅微场板106上方，首级金属微场板108通过接触孔与所述多晶硅栅116相连，后一级金属微场板108通过接触孔与前一级多晶硅微场板106相连，末级金属微场板108通过接触孔与所述集电极金属相连。
该制造方法工艺简单，与现有工艺兼容，实用性强，采用本方法可以同层同材料制作多晶硅栅116和多晶硅场板，也可以同层同材料制作发射极金属118、集电极金属和金属场板，简化了制备工艺，节约了材料成本。
在本实施例中，淀积的金属为金属铝。
在一些实施例中，所述多段多晶硅微场板106等间距设置在所述场氧化层105上方；所述金属微场板108等间距设置在所述多段多晶硅微场板106上方。
在其他一些实施例中，所述多段多晶硅微场板106按间距依次递增再依次递减的方式设置在所述场氧化层105上方；所述金属微场板108按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板106上方。
本发明还提供一种芯片，所述芯片采用所述的横向超结器件。采用该横向超结器件制备的芯片具有较高的击穿电压，制造工艺窗口得到有效扩展，表面电场峰值有效降低，对芯片中的其他器件的影响减小。
本发明还提供一种芯片，所述芯片采用所述的横向绝缘栅双极晶体管。采用该横向绝缘栅双极晶体管制备的芯片具有较高的击穿电压，制造工艺窗口得到有效扩展，表面电场峰值有效降低，对芯片中的其他器件的影响减小。
本发明通过在横向超结器件的场氧化层表面的漏极与源极之间或横向绝缘栅双极晶体管的场氧化层表面的集电极与发射极之间增加多级浮空多晶硅微场板和金属微场板，且多级浮空多晶硅微场板和金属微场板构成电容耦合结构，来调制N-Pillar表面电场，可有效降低表面电场峰值，提高器件击穿电压，减弱衬底辅助耗尽效应，扩展器件制造工艺窗口。
另一方面，本发明提供的制造方法工艺简单，与现有工艺兼容，实用性强，采用本方法可以同层同材料制作多晶硅栅和多晶硅场板，也可以同层同材料制作源极金属（或发射极金属）、漏极金属（或集电极金属）和金属场板，简化了制备工艺，节约了材料成本。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (16)

1.一种横向超结器件，包括：P型衬底、设置在P型衬底上方的P柱、设置在P柱上方的N柱、形成在N柱上方的栅极结构、分别设置在栅极结构两侧的源极结构和漏极结构；所述栅极结构包括多晶硅栅，所述多晶硅栅与所述漏极结构之间设置有场氧化层；其特征在于，
所述场氧化层上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述漏极结构相连。
2.根据权利要求1所述的横向超结器件，其特征在于，所述横向超结器件还包括P阱，所述P阱形成在所述P柱和N柱内；所述源极结构包括源极区、源极金属和P+接触区，所述P+接触区和源极区形成在所述P阱内，所述源极金属形成在所述P+接触区和源极区上方；所述漏极结构包括漏极区和漏极金属，所述漏极区形成在所述N柱内，所述漏极金属形成在所述漏极区上方，所述末级金属微场板通过接触孔与所述漏极金属相连；所述栅极结构还包括栅氧化层，所述栅氧化层形成在所述多晶硅栅与所述P阱和N柱之间。
3.根据权利要求2所述的横向超结器件，其特征在于，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
4.根据权利要求2所述的横向超结器件，其特征在于，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
5.根据权利要求3或4所述的横向超结器件，其特征在于，所述P型衬底与所述P柱之间还设置有氧化层。
6.根据权利要求5所述的横向超结器件，其特征在于，所述横向超结器件还包括P型掺杂区，所述P型掺杂区形成在所述P柱和N柱内，所述漏极区位于所述P型掺杂区内。
7.一种横向超结器件制造方法，其特征在于，所述方法包括：
在P型衬底上制备P柱和N柱；
光刻定义出P阱区域，离子注入形成P阱；
热氧化形成场氧化层；
热氧化形成栅氧化层，淀积多晶硅材料，光刻并刻蚀形成多晶硅栅和多晶硅场板；
光刻定义出源极区对应区域和漏极区对应区域，离子注入形成源极区与漏极区；
光刻定义出P+接触区对应区域，离子注入形成P+接触区；
淀积层间介质层，光刻并刻蚀形成接触孔；
淀积金属，光刻并刻蚀形成源极金属、漏极金属和金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述漏极金属相连。
8.根据权利要求7所述的横向超结器件制造方法，其特征在于，所述P型衬底为SOI衬底。
9.根据权利要求7所述的横向超结器件制造方法，其特征在于，所述方法还包括：在制备P阱的同时制备P型掺杂区，包括：
光刻定义出P阱区域和P型掺杂区对应区域，离子注入形成P阱和P型掺杂区。
10.一种横向绝缘栅双极晶体管，包括：P型衬底、氧化层、设置在P型衬底上方的N柱、形成在N柱内的P阱和P型掺杂区、形成在N柱上方的栅极结构、分别设置在栅极结构两侧的发射极结构和集电极结构；所述栅极结构包括多晶硅栅，所述多晶硅栅与所述集电极结构之间设置有场氧化层；其特征在于，
所述场氧化层上方还设置有多晶硅场板，所述多晶硅场板上方设置有金属场板，所述多晶硅场板与所述金属场板之间填充有层间介质层；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述集电极结构相连。
11.根据权利要求10所述的横向绝缘栅双极晶体管，其特征在于，所述发射极结构包括发射极掺杂区、发射极金属和P+接触区，所述P+接触区和发射极掺杂区形成在所述P阱内，所述发射极金属形成在所述P+接触区和发射极掺杂区上方；所述集电极结构包括集电极掺杂区和集电极金属，所述集电极掺杂区形成在所述P型掺杂区内，所述集电极金属形成在所述集电极掺杂区上方，所述末级金属微场板通过接触孔与所述集电极金属相连；所述栅极结构还包括栅氧化层，所述栅氧化层形成在所述多晶硅栅与所述P阱和N柱之间。
12.根据权利要求11所述的横向绝缘栅双极晶体管，其特征在于，所述多段多晶硅微场板等间距设置在所述场氧化层上方；或者
所述多段多晶硅微场板按间距依次递增再依次递减的方式设置在所述场氧化层上方。
13.根据权利要求11所述的横向绝缘栅双极晶体管，其特征在于，所述金属微场板等间距设置在所述多段多晶硅微场板上方；或者
所述金属微场板按间距依次递增再依次递减的方式设置在所述多段多晶硅微场板上方。
14.一种横向绝缘栅双极晶体管制造方法，其特征在于，所述方法包括：
在P型衬底上制备N柱；
光刻定义出P阱区域和P型掺杂区对应区域，离子注入形成P阱和P型掺杂区；
热氧化形成场氧化层；
热氧化形成栅氧化层，淀积多晶硅材料，光刻并刻蚀形成多晶硅栅和多晶硅场板；
光刻定义出发射极掺杂区对应区域和集电极掺杂区对应区域，离子注入形成发射极掺杂区与集电极掺杂区；
光刻定义出P+接触区对应区域，离子注入形成P+接触区；
淀积层间介质层，光刻并刻蚀形成接触孔；
淀积金属，光刻并刻蚀形成发射极金属、集电极金属和金属场板；
所述多晶硅场板包括多段多晶硅微场板，所述金属场板包括多段金属微场板，所述多段金属微场板对应设置在所述多段多晶硅微场板上方，首级金属微场板通过接触孔与所述多晶硅栅相连，后一级金属微场板通过接触孔与前一级多晶硅微场板相连，末级金属微场板通过接触孔与所述集电极金属相连。
15.一种芯片，其特征在于，所述芯片采用权利要求1-6中任一项所述的横向超结器件。
16.一种芯片，其特征在于，所述芯片采用权利要求10-13中任一项所述的横向绝缘栅双极晶体管。
CN202211124222.5A 2022-09-15 2022-09-15 横向超结器件、横向绝缘栅双极晶体管及制造方法 Active CN115224113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211124222.5A CN115224113B (zh) 2022-09-15 2022-09-15 横向超结器件、横向绝缘栅双极晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211124222.5A CN115224113B (zh) 2022-09-15 2022-09-15 横向超结器件、横向绝缘栅双极晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN115224113A true CN115224113A (zh) 2022-10-21
CN115224113B CN115224113B (zh) 2023-01-20

Family

ID=83617657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211124222.5A Active CN115224113B (zh) 2022-09-15 2022-09-15 横向超结器件、横向绝缘栅双极晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN115224113B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251499A1 (en) * 2003-06-11 2004-12-16 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
CN1649168A (zh) * 2004-01-26 2005-08-03 三菱电机株式会社 半导体器件
US20100163987A1 (en) * 2008-12-26 2010-07-01 Rohm Co., Ltd. Semiconductor device
CN201910425U (zh) * 2010-12-30 2011-07-27 厦门烁芯光电技术有限公司 一种适用于高低压单片集成的ldmos器件
CN106653830A (zh) * 2015-10-28 2017-05-10 无锡华润上华半导体有限公司 半导体器件耐压结构
CN107818964A (zh) * 2017-12-11 2018-03-20 四川九鼎智远知识产权运营有限公司 一种耐压半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251499A1 (en) * 2003-06-11 2004-12-16 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
CN1649168A (zh) * 2004-01-26 2005-08-03 三菱电机株式会社 半导体器件
US20100163987A1 (en) * 2008-12-26 2010-07-01 Rohm Co., Ltd. Semiconductor device
CN201910425U (zh) * 2010-12-30 2011-07-27 厦门烁芯光电技术有限公司 一种适用于高低压单片集成的ldmos器件
CN106653830A (zh) * 2015-10-28 2017-05-10 无锡华润上华半导体有限公司 半导体器件耐压结构
CN107818964A (zh) * 2017-12-11 2018-03-20 四川九鼎智远知识产权运营有限公司 一种耐压半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
上海市经济和信息化委员会: "《2011年上海集成电路产业发展研究报告》", 30 April 2011 *
张波: "《功率半导体器件电场优化技术》", 30 April 2016 *

Also Published As

Publication number Publication date
CN115224113B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
CN107248533B (zh) 一种碳化硅vdmos器件及其制作方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN103441147A (zh) 一种横向soi功率半导体器件
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN107464837B (zh) 一种超结功率器件
CN102610641B (zh) 高压ldmos器件及其制造方法
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN102969245A (zh) 一种逆导型集成门极换流晶闸管制作方法
CN102623495A (zh) 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法
CN107579119B (zh) 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
CN106887451B (zh) 超结器件及其制造方法
CN113066865A (zh) 降低开关损耗的半导体器件及其制作方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN115224113B (zh) 横向超结器件、横向绝缘栅双极晶体管及制造方法
CN115117151B (zh) 一种具复合元胞结构的igbt芯片及其制作方法
CN107994067B (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN115241281A (zh) 功率半导体器件终端及制造方法
CN102184859A (zh) 冷mos超结结构的制造方法以及冷mos超结结构
CN101442069A (zh) 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管
CN101707205A (zh) 一种具有倾斜表面漂移区的横向功率晶体管
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN102983161A (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN102694020A (zh) 一种半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant