CN117558746A - 一种含可变电势多场板结构的器件及其制备方法 - Google Patents

一种含可变电势多场板结构的器件及其制备方法 Download PDF

Info

Publication number
CN117558746A
CN117558746A CN202410028746.7A CN202410028746A CN117558746A CN 117558746 A CN117558746 A CN 117558746A CN 202410028746 A CN202410028746 A CN 202410028746A CN 117558746 A CN117558746 A CN 117558746A
Authority
CN
China
Prior art keywords
field plate
electrode
resistor
field
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410028746.7A
Other languages
English (en)
Other versions
CN117558746B (zh
Inventor
任永硕
王荣华
梁辉南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Runxin Microelectronics Dalian Co ltd
Original Assignee
Runxin Microelectronics Dalian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Runxin Microelectronics Dalian Co ltd filed Critical Runxin Microelectronics Dalian Co ltd
Priority to CN202410028746.7A priority Critical patent/CN117558746B/zh
Publication of CN117558746A publication Critical patent/CN117558746A/zh
Application granted granted Critical
Publication of CN117558746B publication Critical patent/CN117558746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种含可变电势多场板结构的器件及其制备方法,其中器件包括漏电极、源电极、栅电极、多个电阻、多个场板以及由下至上依次设置的衬底、叠层结构和介电层,所述漏电极、源电极位于所述叠层结构和介电层中,所述栅电极位于所述介电层中,所述电阻的数量与所述场板的数量相等,相邻所述电阻通过电阻电极串联连接;多个场板包括第一场板和剩余场板,所述第一场板与栅电极连接;每个所述剩余场板和漏电极分别连接有一个电阻电极,剩余一个所述电阻电极与所述源电极或栅电极连接。本发明的器件,场板会随着漏电极电势自行梯度匹配的可变多电势;解决了高电场造成介质层击穿可靠性失效问题和高电场强度造成介质层俘获电荷问题。

Description

一种含可变电势多场板结构的器件及其制备方法
技术领域
本发明具体涉及一种包含可变多电势场板的高电子迁移率晶体管(HEMT)以及该器件的制备方法。
背景技术
GaN作为第三代半导体材料,相比第一代Si、第二代GaAs具有显著优势。AlGaN/GaNHEMT 具有大的能带隙、高峰值饱和电子速度、高浓度二维电子气及较高的电子迁移率,使得AlGaN/GaN HEMT广泛应用于RF(射频)、微波、功率开关电源等领域。
AlGaN/GaN HEMT属于平面沟道场效应晶体管。漏电极施加高电压时,栅电极边缘靠近漏电极的一侧会产生大的电场尖峰,进而导致局部介质层退化,引起经时击穿,严重影响器件可靠性。为解决严重的电场尖峰问题,现有技术普遍采用栅电极位置放置一个或多个场板,抑制尖峰高度,提高器件可靠性。
业内场板的电连接主要有与栅电极连接的栅场板和与源电极连接的源场板,实现方式上主要有多台阶结构或倾斜的结构。现行的诸多方案,本质上是通过逐渐增加场板与二维电子气间距,逐渐降低电容,从而在总电荷量不变的情况下逐渐提高关断电压,最终形成电场梯度。
如公告号为CN1938859B、名称为具有场板的宽能带隙晶体管装置的中国发明专利,其公开的技术方案即为目前业内普遍采用的场板结构,其通过多次介质层形成多个高度的场板,主要存在的问题是:1、为了形成梯度的场板,需增加2~5步工序,工艺复杂;2、介质层承受高的电场强度,容易造成器件可靠性失效;3、电场强度大,易造成介质层俘获电荷进而动态电阻升高;4、由于场板的电势固定,漏端电压在一定值以上,场板下的电场强度不再变化,仅场板末端与漏电极之间电场强度随漏端电压增加而增加,使耐高压范围受限。
又如公告号为CN104332498B、名称为一种斜场板功率器件及斜场板功率器件的制备方法的中国发明专利,通过倾斜场板改变了场板形成方式。优化电场分布,解决多场板制备工艺复杂问题,主要存在的问题是:1、介质层承受高的电场强度,容易造成器件可靠性失效;2、电场强度造成介质层俘获电荷进而动态电阻升高;3、形成缓的倾斜角,这种工艺本身实现较难,重复性较差;4、由于场板的电势固定,漏端电压在一定值以上,场板下的电场强度不再变化,仅场板末端与漏电极之间电场强度随漏端电压增加而增加,使耐高压范围受限。
可见,现有的AlGaN/GaN HEMT的平面沟道结构以及多场板的引入引起了诸多问题:为了器件能承受高压,需要多个场板抑制电压尖峰。目前业内采用的场板有栅场板和源场板,但由于场板电势等于栅电势或者等于源电势,因此均会与场板下方二维电子气形成很大的电势差,而造成器件失效的绝大部分原因均在此处,主要为介质层承受高电场强度容易造成器件可靠性失效;同时高电场强度造成介质层俘获电荷进而动态电阻升高;另外固定的场板电势,使得漏端电压在一定值以上时,场板下的电场强度不再变化,仅场板末端与漏电极之间电场强度随漏端电压增加而增加,使耐高压范围受限。因此,场板的更优实现方式是AlGaN/GaN HEMT亟需解决的关键问题。
发明内容
鉴于此,为了克服现有技术的缺陷,本发明的目的是提供一种改进的器件结构,其通过设置电阻形成含有可变多电势的场板结构。
为了达到上述目的,本发明采用以下的技术方案:
一种含可变电势多场板结构的器件,包括漏电极、源电极、栅电极、多个电阻、多个场板以及由下至上依次设置的衬底、叠层结构和介电层,所述漏电极、源电极位于所述叠层结构和介电层中,所述栅电极位于所述介电层中,所述电阻的数量与所述场板的数量相等,相邻所述电阻通过电阻电极串联连接;多个场板包括第一场板和剩余场板,所述第一场板与栅电极连接;每个所述剩余场板和漏电极分别连接有一个电阻电极,剩余一个所述电阻电极与所述源电极或栅电极连接。即本发明中的重要结构特征为在栅电极与漏电极之间或者源电极与漏电极之间用多个剩余场板通过串联的电阻和电阻电极连接,实现多个场板根据阻值而自动匹配渐变的电压。
根据本发明的一些优选实施方面,多个所述场板位于同一层高度上。优选地,多个所述场板均位于所述介电层的上方。
根据本发明的一些优选实施方面,所述叠层结构包括由下至上依次设置的成核层、缓冲层、沟道层和势垒层,所述电阻电极、漏电极、源电极位于所述势垒层和介电层中。
所述电阻通过如下方法制备得到:所述电阻通过如下方法制备得到:在所述势垒层上进行图形化处理,并注入离子材料,形成电性隔离区域,所述电性隔离区域外保留用于形成所述电阻的导电区域,所述电性隔离区域位于相邻所述电阻之间和电阻与未连接的电极之间。
根据本发明的一些优选实施方面,每个对应所述电阻的导电区域宽度50~2000nm,长度1~1e6um;每个所述电阻的阻值为1e2~5e8Ω。
根据本发明的一些优选实施方面,所述场板的数量为3-11个,所述电阻的数量为3-11个,所述电阻电极的数量为4-12个。在一些实施例中,所述场板的数量为3-4个,所述电阻的数量为3-4个,所述电阻电极的数量为4-5个。
根据本发明的一些优选实施方面,所述剩余场板为两个,包括第二场板和第三场板,所述电阻电极为四个,所述栅电极或第一场板、第二场板、第三场板、漏电极分别与一个电阻电极连接,相邻所述电阻电极之间设置有电阻。
根据本发明的一些优选实施方面,所述剩余场板为两个,包括第二场板和第三场板,所述电阻电极为四个,所述源电极、第二场板、第三场板、漏电极分别与一个电阻电极连接,相邻所述电阻电极之间设置有电阻。
根据本发明的一些优选实施方面,所述剩余场板为三个,包括第二场板、第三场板和第四场板,所述电阻电极为五个,所述栅电极、第二场板、第三场板、第四场板、漏电极分别与一个电阻电极连接,相邻所述电阻电极之间设置有电阻。
根据本发明的一些优选实施方面,所述电阻为设置在所述器件外的外接电阻,所述栅电极或源电极、剩余场板、漏电极分别与串联的外接电阻的不同电势的电阻电极连接。
即本发明中的电阻,可以通过注入离子材料后保留对应的导电区域后形成,也可以采用外接电阻的形式。只需要保证每个剩余场板和漏电极分别连接有一个电阻,同时源电极或栅电极连接有一个电阻即可,以实现自行梯度匹配的可变多电势。
本发明还提供了一种上述的器件的制备方法,其特征在于,包括如下步骤:
在所述衬底上进行氮化物外延生长,依次形成成核层、缓冲层、沟道层和势垒层,所述成核层、缓冲层、沟道层和势垒层构成所述叠层结构;
在所述势垒层上,进行图形化处理,并注入离子材料,形成电性隔离区域,所述电性隔离区域外保留用于形成所述电阻的导电区域;
在所述势垒层上,刻蚀形成源电极孔、漏电极孔以及多个电阻电极孔;
在所述源电极孔、漏电极孔中填充金属,分别形成所述源电极和漏电极,并进行退火形成欧姆接触;同时在电阻电极孔内填充形成多个电阻电极;
在势垒层的上方进行沉积形成介电层,并刻蚀出栅电极孔;
在所述介电层上填充金属并刻蚀掉多余金属,形成栅电极和多个场板;得到所述器件。
本发明的原理为:本发明采用多个分立的金属场板,包括与栅电极相连的第一场板和多个剩余场板,并同时引入与场板数量相同的电阻,相邻电阻之间通过电阻电极串联,且每个剩余场板和漏电极分别连接有一个电阻电极,剩余一个电阻电极与源电极或栅电极连接。
假设D-MODE GaN HEMT器件,栅为负压V0时刚好关断,同时假设多场板均采在同一层介质层上的方案。当给栅端供负压Vg1(小于V0)进行关断,源端为0V,漏端加高电压Vd。由于多个剩余场板通过串联的电阻连接在栅电极与漏电极之间(或者源电极与漏电极之间),因此多个场板会根据阻值而自动匹配渐变的电压,此电压介于Vg1(或0V)与Vd之间,此时栅电极(第一场板与栅电极等电势)、第二场板、第三场板及可能包含的更多场板、漏电极形成了相对均匀增加的电势梯度。由于此时栅已经关断,即栅下方电势为0V,栅下二维电子气耗尽。此时第一场板下方的电势要升高,由于第一场板与二维电子气的间距大于栅电极与二维电子气间距,即第一场板与下方二维电子气形成的电容更小,因此与栅电容同样的电荷量需要更高的电压耗尽,此电压增幅与介质层的厚度正相关,最终第一场板下方电势稳定在高于0V的某个电压值V1。
进一步的,第二场板下方电势升高,第二场板与下方二维电子气形成的电容在高度上与第一场板无差别,耗尽电荷时的上下电极的电势差一致等于V1,但第二场板自身因电阻分到了电压,其下方二维电子气耗尽而电压等于第二场板电势+V1,同样的,第三场板下方的电势稳定在第三场板电势+V1。若设计有更多的场板,则会有更多的场板下方渐变电势,从而实现了电场均匀分布。
另外,当漏端电压Vd升高或降低时,第二场板、第三场板及可能包含更多场板各自的电势也会相应的升高或降低,进一步的引起场板下的电场分布均匀调节,从而更好的匹配高压,提升器件的耐压能力。
当主动给栅端供电压Vg2(大于V0,实际应用中往往为0V)时,即栅开启,栅下二维电子气恢复导通,此时第一场板下的电势被拉低,第一场板下的二维电子气恢复导通,同样的,第二场板、第三场板下的二维电子气恢复导通,整个器件导通。此时漏电极电压Vd被拉低到Vd1=Ids*Rds_on,通常是非常低的值,Vd1拉低的同时,由于第二场板、第三场板及可能包含更多的场板,分压同样会发生变化,其电压介于Vg1(或0V)与Vd1之间,都变为极低的电压。此时整个器件没有高压部分,安全的低压导通。本发明通过以上的设计和原理,使得器件实现了开关转换,并实现自行梯度匹配的可变多电势。
由于采用了以上的技术方案,相较于现有技术,本发明的有益之处在于:本发明的含可变电势多场板结构的器件,场板会随着漏电极电势自行梯度匹配的可变多电势;通过多电势场板,极大简化工艺的同时也能实现场板数量远多于传统结构,进一步的改善电场分布提升器件耐压能力;有效控制了场板与下方二维电子气的电势差,解决了高电场造成介质层击穿可靠性失效问题和高电场强度造成介质层俘获电荷问题,降低动态电阻;另外随漏电电压自动匹配电场分布,使得器件可承受更高电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明优选实施例中器件的制备方法中形成叠层结构后的截面示意图;
图2为本发明优选实施例中器件的制备方法中注入时的截面示意图;
图3为本发明优选实施例中器件的制备方法中形成电极孔后的截面示意图;
图4为本发明优选实施例中器件的制备方法中形成电极后的截面示意图;
图5为本发明优选实施例中器件的制备方法中形成介电层后的截面示意图;
图6为本发明优选实施例中器件的制备方法中形成栅电极孔后的截面示意图;
图7为本发明优选实施例中器件的制备方法中形成栅电极和场板后的截面示意图;
图8为本发明优选实施例一中器件的俯视结构示意图;
图9为本发明优选实施例二中器件的俯视结构示意图;
图10为本发明优选实施例三中器件的俯视结构示意图;
图11为本发明优选实施例四中器件的俯视结构示意图;
附图中,1、衬底;2、叠层结构;20、成核层;21、缓冲层;22、沟道层;23、势垒层;231、光刻胶;232、漏电极孔;233、源电极孔;234、电阻电极孔;3、漏电极;4、源电极;5、电阻;51、电阻电极;6、介电层;61、栅电极孔;7、栅电极;71、第一场板;72、第二场板;73、第三场板;74、第四场板;8、外接电阻;9、封装打线。
具体实施方式
为了使本技术领域的人员更好地理解本发明的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
本发明的含可变电势多场板结构的器件,包括漏电极3、源电极4、栅电极7、多个电阻5、多个场板和由下至上依次设置的衬底1、叠层结构2和介电层6,叠层结构2包括由下至上依次设置的成核层20、缓冲层21、沟道层22和势垒层23,电阻电极51、漏电极3、源电极4位于势垒层23和介电层6中,栅电极7位于介电层6中。多个场板均位于介电层6的上方,优选地,多个场板位于同一层高度上。多个场板包括第一场板71和剩余场板,第一场板71与栅电极7连接,不与栅电极7连接的为剩余场板,剩余场板通过电阻5、电阻电极51连接在源电极4和漏电极3之间或栅电极7与漏电极3之间。
每个电阻5的宽度50~2000nm,长度1~1e6um,阻值为1e2~5e8Ω。电阻5的数量与场板的数量相等,场板的数量为3-11个,电阻5的数量为3-11个,电阻电极51的数量为4-12个。优选地,场板的数量为3-4个,电阻5的数量为3-4个,电阻电极51的数量为4-5个。
相邻电阻5通过电阻电极51串联连接,且每个剩余场板(即除了第一场板71外的场板)和漏电极3分别连接有一个电阻电极51,剩余一个电阻电极51与源电极4或栅电极7连接。即本发明的器件通过在栅电极7与漏电极3之间或者源电极4与漏电极3之间用多个剩余场板通过串联的电阻5和电阻电极51连接,实现多个场板根据阻值而自动匹配渐变的电压。
实施例1 器件结构
如图7和图8所示,本实施例中的含可变电势多场板结构的器件,包括漏电极3、源电极4、栅电极7、多个电阻5、多个场板以及由下至上依次设置的衬底1、叠层结构2和介电层6,叠层结构2包括由下至上依次设置成核层20、缓冲层21、沟道层22和势垒层23,电阻电极51、漏电极3、源电极4位于势垒层23和介电层6中,栅电极7位于介电层6中。多个场板位于同一层高度上且均位于介电层6的上方。电阻5的数量与场板的数量相等,相邻电阻5通过电阻电极51串联连接。
本实施例中,含有三个场板、三个电阻5和四个电阻电极51,三个电阻5通过四个电阻电极51实现串联。三个场板包括第一场板71、第二场板72和第三场板73,第一场板71与栅电极7连接。本实施例中的栅电极7或第一场板71、第二场板72、第三场板73和漏极分别连接有一个电阻电极51,即栅电极7和第二场板72之间、第二场板72和第三场板73之间、第三场板73和漏电极3之间均连接有一个电阻5,从而实现通过预先设置的电阻5以及栅电极和漏电极端实际施加的电压自动调配场板偏压。
实施例2 器件结构
如图7和图9所示,本实施例中的含可变电势多场板结构的器件,与实施例1的区别在于:本实施例中的源电极4连接有一个电阻电极51,而第一场板71或栅电极7没有连接电阻电极51。即本实施例中的源电极4和第二场板72之间、第二场板72和第三场板73之间、第三场板73和漏电极3之间均连接有一个电阻5,从而实现通过预先设置的电阻5以及源电极和漏电极端实际施加的电压自动调配场板偏压。
实施例3 器件结构
如图7和图10所示,本实施例中的含可变电势多场板结构的器件,与实施例1的区别在于:本实施例中增加了一个场板,即本实施例中含有四个场板、四个电阻5和五个电阻电极51,四个电阻5通过五个电阻电极51实现串联。四个场板包括第一场板71、第二场板72、第三场板73和第四场板74,第一场板71与栅电极7连接。本实施例中的栅电极7或第一场板71、第二场板72、第三场板73、第四场板74和漏电极3分别连接有一个电阻电极51,即栅电极7和第二场板72之间、第二场板72和第三场板73之间、第三场板73和第四场板74之间、第四场板74和漏电极3之间均连接有一个电阻5,从而实现通过预先设置的电阻5以及漏电极端实际施加的电压自动调配场板偏压。且栅电极7和四个场板使得电场的分布更加匀称,器件可靠性更高。
实施例4 器件结构
如图7和11所示,本实施例中的含可变电势多场板结构的器件,与实施例1的区别在于:本实施例中不在芯片上通过二维电子气形成电阻5,而是通过封装打线9形式接入3个外接电阻8。栅电极7或第一场板71、第二场板72、第三场板73、漏电极3分别与3个串联外接电阻8的四个不同电势端连接,从而实现通过预先设置的外接电阻8以及栅电极和漏电极端实际施加的电压自动调配场板偏压。
实施例5 制备方法
本实施例提供了用于制备上述实施例1中的器件结构的制备方法,具体包括如下步骤:
步骤一、形成叠层结构2
如图1所示,在衬底1上进行氮化物外延生长,依次形成成核层20、缓冲层21、沟道层22和势垒层23,材料包括GaN、AlGaN、AlN、AlGaNInN等III族氮化物材料。成核层20、缓冲层21、沟道层22和势垒层23构成叠层结构2,从而组成完整半导体外延层结构,并能够在沟道层22和势垒层23之间的异质结界面形成高浓度的二维电子气,产生导电沟道。
衬底1为选自硅、氮化镓、铝镓氮、铟镓氮、铝铟镓氮、砷化镓、碳化硅、金刚石、蓝宝石、锗或其他任何能生长III族氮化物材料的材料中的一种或多种组合。
步骤二、形成电阻5结构
如图2所示,在外延层势垒层23上,进行涂胶、图形化曝光、显影处理,并进行注入,注入的材料包括N、O、He等离子。存在光刻胶231的位置因离子不能穿透光刻胶231,从而不会破坏外延层结构。而光刻胶231显影掉的区域,高能离子会穿透并嵌入外延层结构,扰乱材料的晶格上原子的排列方法形成高阻区域,最终在芯片表面形成图形化的电性隔离区域。在另一些实施例中,实现隔离还有台面隔离法,即通过台面刻蚀形成隔离槽的方法阻断导电通道。电性隔离区域位于相邻电阻之间和电阻与未连接的电极之间。
通过注入破坏二维电子气的结构形成隔离,形成有源区(导电区域)和无源区(隔离区域)图形,器件主要结构均在有源区加工,器件边缘做出无源区环绕形成电隔离。
本实施例中同时保留3~11处相互独立的细长状的有源区(导电区域),其宽度在50~2000nm,长度在1~1e6um,根据所需阻值进行设计对应电阻的有源区的尺寸,从而形成3~11处的电阻5结构,每个电阻5的阻值为1e2~5e8Ω。之后去除光刻胶231。
步骤三、形成电极
在外延层势垒层23上,进行图形化刻蚀形成源电极孔233、漏电极孔232以及多个电阻电极孔234,如图3所示。并在源电极孔233、漏电极孔232、电阻电极孔234中填充金属,金属包括Ti、Al、TiN、Au、AlCu、AlSiCu中的一种或多种组合,填充方式包括注入、溅射等方式,并进行退火形成欧姆接触,分别形成源电极4、漏电极3、电阻电极51,如图4所示。
步骤四、形成介电层6和场板
在势垒层23的上方进行沉积包括SiN、SiO2、SiON、Al2O3中的一种或多种组合,形成介电层6,如图5所示,并刻蚀出栅电极孔61,如图6所示。在介电层6上填充金属,金属包括Ti、Al、TiN、Au、AlCu、AlSiCu中的一种或多种组合,填充方式包括注入、溅射等方式。并通过图形化处理刻蚀掉多余金属,形成栅电极7和多个场板,得到器件结构,如图7所示。
其中,栅电极7或第一场板71、第二场板72、第三场板73、漏电极3分别与4个电阻电极51连接,从而实现通过预先设置的电阻5以及栅端和漏端实际施加的电压自动调配场板偏压。
本发明的含多电势场板结构的器件,采用在栅电极与漏电极之间或者源电极与漏电极之间用多个剩余场板通过串联的电阻和电阻电极连接,实现多个场板根据阻值而自动匹配渐变的电压。场板为自适应的多电势结构,从而解决场板与下方二维电子气存在高电场强度问题,同时形成场板的工艺更加简单。本发明的器件结构,通过在同一层形成电场梯度场板,相比传统场板工艺减少2~5步工序,工艺简化,同时也能实现场板数量远多于传统结构,进一步的改善电场分布提升器件耐压能力;使得各处场板与下方二维电子气均承受较低的电场强度,提升器件可靠性;使得各处场板与下方二维电子气均承受较低的电场强度,改善介质层俘获电荷现象,降低动态电阻;另外随漏电电压自动匹配电场分布,使得器件可承受更高电压。
本发明的方法制得的上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (11)

1.一种含可变电势多场板结构的器件,其特征在于,包括漏电极、源电极、栅电极、多个电阻、多个场板以及由下至上依次设置的衬底、叠层结构和介电层,所述漏电极、源电极位于所述叠层结构和介电层中,所述栅电极位于所述介电层中,所述电阻的数量与所述场板的数量相等,相邻所述电阻通过电阻电极串联连接;多个场板包括第一场板和剩余场板,所述第一场板与栅电极连接;每个所述剩余场板和漏电极分别连接有一个电阻电极,剩余一个所述电阻电极与所述源电极或栅电极连接;所述叠层结构包括由下至上依次设置的成核层、缓冲层、沟道层和势垒层。
2.根据权利要求1所述的器件,其特征在于,多个所述场板均位于所述介电层的上方。
3.根据权利要求1所述的器件,其特征在于,所述电阻电极、漏电极、源电极位于所述势垒层和介电层中。
4.根据权利要求3所述的器件,其特征在于,所述电阻通过如下方法制备得到:在所述势垒层上进行图形化处理,并注入离子材料,形成电性隔离区域,所述电性隔离区域外保留用于形成所述电阻的导电区域,所述电性隔离区域位于相邻所述电阻之间和电阻与未连接的电极之间。
5.根据权利要求4所述的器件,其特征在于,对应每个所述电阻的导电区域宽度50~2000nm,长度1~1e6um;每个所述电阻的阻值为1e2~5e8Ω。
6.根据权利要求1所述的器件,其特征在于,所述场板的数量为3-11个,所述电阻的数量为3-11个,所述电阻电极的数量为4-12个。
7.根据权利要求1-6任意一项所述的器件,其特征在于,所述剩余场板为两个,包括第二场板和第三场板,所述电阻电极为四个,所述栅电极或第一场板、第二场板、第三场板、漏电极分别与一个电阻电极连接,相邻所述电阻电极之间设置有电阻。
8.根据权利要求1-6任意一项所述的器件,其特征在于,所述剩余场板为两个,包括第二场板和第三场板,所述电阻电极为四个,所述源电极、第二场板、第三场板、漏电极分别与一个电阻电极连接,相邻所述电阻电极之间设置有电阻。
9.根据权利要求1-6任意一项所述的器件,其特征在于,所述剩余场板为三个,包括第二场板、第三场板和第四场板,所述电阻电极为五个,所述栅电极或第一场板、第二场板、第三场板、第四场板、漏电极分别与一个电阻电极连接,相邻所述电阻电极之间设置有电阻。
10.根据权利要求1所述的器件,其特征在于,所述电阻为设置在所述器件外的外接电阻,所述栅电极或源电极、剩余场板、漏电极分别与串联的外接电阻的不同电势端连接。
11.一种如权利要求1-10任意一项所述的器件的制备方法,其特征在于,包括如下步骤:
在所述衬底上进行氮化物外延生长,依次形成成核层、缓冲层、沟道层和势垒层,所述成核层、缓冲层、沟道层和势垒层构成所述叠层结构;
在所述势垒层上,进行图形化处理,并注入离子材料,形成电性隔离区域,所述电性隔离区域外保留用于形成所述电阻的导电区域;
在所述势垒层上,刻蚀形成源电极孔、漏电极孔以及多个电阻电极孔;
在所述源电极孔、漏电极孔和电阻电极孔中填充金属,进行退火形成欧姆接触,分别形成所述源电极、漏电极和电阻电极;
在势垒层的上方进行沉积形成介电层,并刻蚀出栅电极孔;
在所述介电层上填充金属并刻蚀掉多余金属,形成栅电极和多个场板;得到所述器件。
CN202410028746.7A 2024-01-09 2024-01-09 一种含可变电势多场板结构的器件及其制备方法 Active CN117558746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410028746.7A CN117558746B (zh) 2024-01-09 2024-01-09 一种含可变电势多场板结构的器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410028746.7A CN117558746B (zh) 2024-01-09 2024-01-09 一种含可变电势多场板结构的器件及其制备方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202410479617.XA Division CN118335780A (zh) 2024-01-09 一种器件
CN202410479493.5A Division CN118335611A (zh) 2024-01-09 含可变电势多场板结构的器件及其制备方法

Publications (2)

Publication Number Publication Date
CN117558746A true CN117558746A (zh) 2024-02-13
CN117558746B CN117558746B (zh) 2024-04-16

Family

ID=89813147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410028746.7A Active CN117558746B (zh) 2024-01-09 2024-01-09 一种含可变电势多场板结构的器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117558746B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574400A (zh) * 2003-06-11 2005-02-02 株式会社东芝 高耐压半导体器件
JP2012033941A (ja) * 2004-02-24 2012-02-16 Seiko Instruments Inc 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
CN103548147A (zh) * 2011-05-13 2014-01-29 株式会社电装 横向半导体器件
CN106653830A (zh) * 2015-10-28 2017-05-10 无锡华润上华半导体有限公司 半导体器件耐压结构
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子(重庆)有限公司 具有场板结构的hemt器件及其制备方法
WO2022095347A1 (zh) * 2020-11-06 2022-05-12 中国电子科技集团公司第二十四研究所 电阻场板电导调制场效应mos器件及其制备方法
CN116053325A (zh) * 2023-03-02 2023-05-02 安建科技有限公司 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574400A (zh) * 2003-06-11 2005-02-02 株式会社东芝 高耐压半导体器件
JP2012033941A (ja) * 2004-02-24 2012-02-16 Seiko Instruments Inc 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
CN103548147A (zh) * 2011-05-13 2014-01-29 株式会社电装 横向半导体器件
CN106653830A (zh) * 2015-10-28 2017-05-10 无锡华润上华半导体有限公司 半导体器件耐压结构
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子(重庆)有限公司 具有场板结构的hemt器件及其制备方法
WO2022095347A1 (zh) * 2020-11-06 2022-05-12 中国电子科技集团公司第二十四研究所 电阻场板电导调制场效应mos器件及其制备方法
CN116053325A (zh) * 2023-03-02 2023-05-02 安建科技有限公司 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法

Also Published As

Publication number Publication date
CN117558746B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
TWI431674B (zh) 單一或多重閘極場平板之製造
CN108604596A (zh) 用于半导体装置的场板结构
CN107452625B (zh) 高功率和高频率异质结场效应晶体管
TW201618276A (zh) 改良之氮化鎵結構
KR20070009737A (ko) 복수의 필드 플레이트를 갖는 광대역갭 트랜지스터
KR20060110002A (ko) Ⅲ-질화물 전류 제어 디바이스와 그 제조방법
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
CN108649071A (zh) 半导体器件及其制造方法
KR20200144496A (ko) 반도체 장치 및 웨이퍼 제조 방법
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN117558746B (zh) 一种含可变电势多场板结构的器件及其制备方法
US11024707B2 (en) Charge balance semiconductor device, in particular for high efficiency RF applications, and manufacturing process thereof
CN116190438A (zh) 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法
US20220254913A1 (en) Semiconductor Device and Method of Fabricating a Semiconductor Device
CN118335780A (zh) 一种器件
CN118335611A (zh) 含可变电势多场板结构的器件及其制备方法
CN115050813A (zh) 一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114303247A (zh) 具有场板的场效应晶体管
CN117976701A (zh) 一种含半导体场板的器件及其制备方法
CN117913135B (zh) 一种耗尽型GaN器件及其制备方法、HEMT级联型器件
US8120139B2 (en) Void isolated III-nitride device
KR100629020B1 (ko) SiC 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법
CN116435355A (zh) 多指高电子迁移率晶体管
CN117438456A (zh) 一种增强型垂直环栅GaN HEMT器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant