CN103548147A - 横向半导体器件 - Google Patents
横向半导体器件 Download PDFInfo
- Publication number
- CN103548147A CN103548147A CN201280023653.0A CN201280023653A CN103548147A CN 103548147 A CN103548147 A CN 103548147A CN 201280023653 A CN201280023653 A CN 201280023653A CN 103548147 A CN103548147 A CN 103548147A
- Authority
- CN
- China
- Prior art keywords
- resistive field
- region
- semiconductor region
- plate portion
- field plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract 6
- 239000002344 surface layer Substances 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种横向半导体器件包括半导体层（16）、绝缘层（37）以及电阻性场板（30）。所述半导体层（16）包括表面部分处的第二半导体区（23）和第一半导体区（28），所述第二半导体区（23）构成所述第一半导体区（28）周围的电路。所述绝缘层（37）形成在所述半导体层（16）的表面上并且布置在所述第一半导体区和所述第二半导体区（28，23）之间。所述电阻性场板（30）形成在所述绝缘层（37）的表面上。在所述第一半导体区和所述第二半导体区（28，23）之间，第一部分和第二部分沿着所述第一半导体区（28）周围的外周方向彼此相邻。所述电阻性场板（30）包括分别形成在所述第一部分和第二部分中的第一和第二电阻性场板部分（34），并且所述第一和第二电阻性场板部分（34）彼此分离。
Description
相关申请的交叉引用
本申请基于2011年5月13日提交的日本专利申请No.2011-108485以及2012年4月9日提交的日本专利申请No.2012-88455，在这里通过引用将其公开内容并入本文。
技术领域
本公开涉及一种包括电阻性场板的横向半导体器件。
背景技术
例如使用绝缘体上硅（SOI）衬底来形成横向半导体器件。作为横向半导体器件的示例，横向二极管是公知的。在横向二极管的半导体层的表面部分处，形成阴极区和阳极区。阳极区构成阴极区周围的电路。
横向二极管还包括硅（LOCOS）层的局部氧化物和电阻性场板。LOCOS层形成在半导体层的表面上并且布置在阴极区和阳极区之间。电阻性场板形成在LOCOS层的表面上。电阻性场板的端部与阴极区电连接，电阻性场板的另一端部与阳极区电连接。在电阻性场板中，微电流流动。因此，在阴极区和阳极区之间的半导体层的表面上的电势分布相等并且使得半导体层的表面电场能够发生弛豫。
如专利文件1中所述，当在平面中观察时，电阻性场板包括在阴极区和阳极区之间具有螺旋形或同心圆形的电阻性场板部分。
[现有文件]
[专利文件]
[专利文件1]JP-A-2000-22175
发明内容
本公开的目的在于提供一种横向半导体器件，其能够增大电阻性场板部分的布设的自由度。
根据本公开的一方面的横向半导体器件包括半导体层、绝缘层以及电阻性场板。所述半导体层包括第一半导体区和第二半导体区。所述第一半导体区形成在所述半导体层的表面部分中。所述第二半导体区形成在所述半导体层的表面部分中并且构成所述第一半导体区周围的电路。所述绝缘层形成在所述半导体层的表面上并且布置在所述第一半导体区和所述第二半导体区之间。所述电阻性场板形成在所述绝缘层的表面上。所述电阻性场板形成在所述绝缘层的表面上。所述电阻性场板的一个端部与所述第一半导体区电连接，并且所述电阻性场板的另一端部与所述第二半导体区电连接。当在平面中观察时，在所述第一半导体区和第二半导体区之间，第一部分和第二部分沿着所述第一半导体区周围的外周方向彼此相邻。所述电阻性场板包括第一电阻性场板部分和第二电阻性场板部分。所述第一电阻性场板部分形成在所述第一部分中并且沿着所述外周方向重复往返（repeats a round trip）。所述第二电阻性场板部分形成在所述第二部分中并且沿着所述外周方向重复往返。形成在所述第一部分中的所述第一电阻性场板部分和形成在所述第二部分中的所述第二电阻性场板部分彼此分离。根据上述横向半导体器件，不同的布设能够应用至所述第一部分中的所述第一电阻性场板部分以及所述第二部分中的所述第二电阻性场板部分。
附图说明
从下面参考附图给出的具体描述中，本公开的上述和其它目的、特征和优点将变得更显而易见。在附图中：
[图1]图1是示出了根据本公开的实施例的横向二极管的平面图；
[图2]图2是沿着图1的线II-II截取的横向二极管的截面图；
[图3]图3是沿着图1的线III-III截取的横向二极管的截面图；
[图4]图4是示出了横向二极管的拐角部分和线性部分的示意图；
[图5]图5是示出了根据第一变型的横向二极管的示意图；
[图6]图6是示出了根据第二变型的横向二极管的线性部分C和D的边界的示意图；
[图7]图7是示出了根据第三变型的横向二极管的线性部分C和D的边界的示意图；
[图8]图8是示出了形成根据第四变型的横向二极管的中间电阻性场板部分的每个部分的电阻值的概念的示意图；以及
[图9]图9是示出了设置在根据第五变型的横向二极管的每个部分中的中间电阻性场板部分的电阻值的概念的示意图。
具体实施方式
本申请的发明人发现了常规横向半导体器件中的以下几点。当在平面中观察时，阴极区和阳极区之间的区域具有跑道形状。因此，阴极区和阳极区之间的区域沿着外周方向是不一致的并且包括拐角部分、线性部分等等。已知电场通常不倾向于集中在对应于拐角部分的半导体层处。因此，在对应于拐角部分的半导体层中，期望径向方向上的长度长于线性部分。
然而，因为具有螺旋形或同心圆形的电阻性场板构成阴极区和阳极区之间的电路。所以对拐角部分和线性部分难以采用不同的布设。因此，当拐角部分和线性部分进行比较时，形成在拐角部分中的电阻性场板部分对于阴极区和阳极区之间的长度来说相对于较少。如果对拐角部分和线性部分采用不同的布设，只要拐角部分和线性部分中的电阻性场板部分接触，微电流就经由接触部分流至拐角部分和线性部分二者。因此，影响不是一点。考虑到这种影响，必须采用对拐角部分和线性部分来说不是最优的折衷布设。本申请的发明人集中在上述几点作出了本发明。
根据本公开的以下实施例的横向半导体器件形成在多层衬底中，在所述多层衬底中叠置了支撑层、掩埋绝缘层以及有源层。多层衬底是SOI衬底是优选的。横向半导体器件形成在由构成有源层的电路的绝缘隔离沟槽围绕的岛屿区域中。横向半导体器件包括形成在半导体层中的半导体结构。半导体结构包括多种半导体区域并且控制在半导体层中流动的电流。作为半导体结构，使用二极管结构、绝缘栅极双极晶体管（IGBT）结构、金属氧化物半导体场效应晶体管（MOSFET）结构等。在二极管结构的情况下，第一半导体区是n型阴极区，并且第二半导体区是p型阳极区。在IGBT的情况下，第一半导体区是p型集电极区，并且第二半导体区是n型发射极区。在MOSFET的情况下，第一半导体区是n型漏极区，并且第二半导体区是n型源极区。
如图1至图3中所示，根据本公开的实施例的横向二极管1形成在SOI衬底10中，在SOI衬底10中，叠置n型或p型的支撑层12、掩埋绝缘层14、以及n-型的有源层16。如图1中所示，二极管1形成在由绝缘隔离沟槽18围绕的有源层16的岛屿区域中。绝缘隔离沟槽18通过有源层16从有源层16的表面延伸至掩埋绝缘层14。当从平面中观察时，绝缘隔离沟槽18构成有源层16的部分电路。在示例中，支撑层12和有源层16由单晶硅制成并且掩埋绝缘层14由硅氧化物制成。
二极管1包括n型的阴极区28、p型的阳极区23、以及n-型的漂移区26。阴极区28、阳极区23以及漂移区26形成二极管结构并且控制沿着有源层16中的水平方向流动的电流。具体而言，当在阴极区28和阳极区23之间施加正向偏压时（当阳极区23连接至高电势侧时），电流在阴极区28和阳极区23之间流动。另一方面，当在阴极区28和阳极区23之间施加反向偏压时（当阴极区28连接至高电势侧时），阴极区28与阳极区23断开电连接。
如图1中所示，阴极区28布置在岛屿区域的中心部分并且沿着一个方向延伸。阴极区28能够例如通过使用离子注入技术向有源层的表面部分注入磷离子来形成。尽管在该示例中阴极区28是通过一个扩散区域形成的，但是阴极区28可以沿着一个方向散布。另外，p+型的区域可以部分形成以便与阴极区28接触。
阳极区23布置在岛屿区域的外周部分。阳极区23构成阴极区28周围的电路，其与绝缘隔离沟槽18接触。阳极区23包括高浓度阳极区22和低浓度阳极区24。低浓度阳极区24形成至比高浓度阳极区22更深的深度，并且围绕高浓度阳极区22。高浓度阳极区22和低浓度阳极区24的形状不限于本示例。例如，高浓度阳极区22的面积可以更小，并且低浓度阳极区24的一部分可以与阳极电极32接触。可以部分改变低浓度阳极区24的深度。例如可以通过使用离子注入技术向有源层16的表面部分注入硼离子来形成阳极区23。
漂移区26形成在阴极区28和阳极区23之间。漂移区26是在有源层16中形成阴极区28和阳极区23的剩余部分。在漂移区26中，可以形成用于增大击穿电压的半导体区域（例如，RESURF区）。
二极管1还包括形成在有源层16的表面上的电阻性场板30、阴极电极36、阳极电极32、以及硅（LOCOS）层37的局部氧化物。
阴极电极36布置在岛屿区域的中心部分并且直接与阴极区28接触。阳极电极32布置在岛屿区域的外周部分并且与阳极区域23直接接触。
LOCOS层37形成在有源层16的表面上并且布置在阴极区28和阳极区23之间。LOCOS层37布置在漂移区26之上。LOCOS层37例如由氧化硅制成。
电阻性场板30形成在LOCOS层37的表面上。电阻性场板30包括内周电阻性场板部分35、中间电阻性场板34以及外周电阻性场板部分33。布置内周电阻性场板部分35以构成岛屿区域的中心部分的电路。内周电阻性场板部分35经由阴极电极36与阴极区域28电连接。布置外周电阻性场板部分33以构成岛屿部分的外周部分的电路。外周电阻性场板部分33经由阳极区23与阳极区23连接。中间电阻性场板部分34与内周电阻性场板部分35和外周电阻性场板部分33二者连接。
如图1和图4中所示，当在平面中观察时，阴极区28和阳极区23之间的区域具有跑道形状。如图4中所示，具有跑道形状的区域包括拐角部分A、B、E、F和线性部分C、D、G、H。
如图1和图4中所示，在形成于部分A-H的每一个中的中间电阻性场板部分34中，一个端部与内周电阻性场板部分35接触并且另一端部与外周电阻性场板部分33接触。另外，形成在部分A-H的每一个中的中间电阻性场板部分34与形成在相邻部分中的中间电阻性场板部分34分离。
形成在拐角部分A、B、E、F中的中间电阻性场板部分34在阴极区28和阳极区23之间沿着阴极区28的外周方向重复往返。在该示例中，中间电阻性场板部分34在阴极区域28和阳极区域23之间构成五次往返。当在连接阴极区28和阳极区23的方向上观察时，相邻的中间电阻性场板部分34之间的长度是恒定的并且固定至预定值。
形成在线性部分C、D、G、H中的中间电阻性场板部分34在阴极区28和阳极区23之间沿着阴极区28的外周方向重复往返。在该示例中，中间电阻性场板部分34在阴极区28和阳极区23之间构成四次往返。当沿着连接阴极区28和阳极区23的方向观察时，相邻的中间电阻性场板部分34之间的长度是恒定的并且固定至预定值。当沿着连接阴极区28和阳极区23的方向观察时在拐角部分A、B、E、F中的相邻中间电阻性场板部分34之间的长度与沿着连接阴极区28和阳极区23的方向观察时在线性部分C、D、G、H中的相邻电阻性场板部分34之间的长度是相同的。
图2示出了形成在拐角部分A、B、E、F中的中间电阻性场板部分34的示例。图3示出了形成在线性部分C、D、G、H中的电阻性场板部分34的示例。电场倾向于集中在对应于拐角部分A、B、E、F的漂移区26处。因此，漂移区26的水平长度（即，阴极区28和阳极区23之间的长度）在拐角部分A、B、E、F中比在线性部分C、D、G、H中要大。如上所述，形成在拐角部分A、B、E、F中的中间电阻性场板部分34的往返次数大于形成在线性部分C、D、G、H中的中间电阻性场板部分34的往返次数。因此，在拐角部分A、B、E、F和线性部分C、D、G、H中的任一个当中，中间电阻性场板部分34均匀地形成在漂移区26的所有部分之上。换言之，在拐角部分A、B、E、F和线性部分C、D、G、H中，中间电阻性场板部分34相对于漂移区26的水平长度的设置间隔是相同的。因此，在拐角部分A、B、E、F和线性部分C、D、G、H中的任一个当中，使得漂移区26的表面电场发生弛豫并且实现具有高击穿电压的二极管1。
在图5中示出了根据本实施例的第一变型的二极管1。在二极管1中，在相邻的中间电阻性场板34之间形成具有高电阻的半导体区38。二极管1的特征在于使用离子注入技术来形成电阻性场板30和半导体区38。具体而言，在LOCOS层37的表面上形成高电阻半导体层之后，对在对应于电阻性场板30的形成部分的部分处具有开口的掩模进行构图。接下来，通过所述开口将杂质引入至高电阻半导体层，以选择性地将杂质引入至电阻性场板30的形成部分。在这之后，执行退火处理以单独形成电阻性场板30和半导体区38。因为在使用这种制造方法时不需要蚀刻工艺，所以可以限制处理变化。
图6是示出了根据本实施例的第二变型的横向二极管1的线性部分C、D的边界的示意图。如图6中所示，线性部分C中的中间电阻性场板部分34具有朝着线性部分D突出的突出部分34a。类似地，线性部分D中的中间电阻性场板部分34具有朝着线性部分C突出的突出部分34a。因此，在线性部分C和F之间的区域处，沿着阳极和阴极之间的方向（图6中的上下方向）反复形成突出部分34a。图7是示出了根据本实施例的第三变型的横向二极管1的线性部分C、D的边界的示意图。如图7中所示，突出部分34a可以具有台阶形状。当突出部分34a被设置为第二和第三变型时，在线性部分C和D的边界之间不存在空白部分，在所述空白部分处不存在中间电阻性场板部分34。因此，使得在线性部分C和D的边界部分处也使得漂移区26的表面电场发生弛豫，并且能够实现具有高击穿电压的二极管1。尽管在图6和7中示出了线性部分C和D的边界部分，但是在其它部分也形成类似的结构是优选的。
图8是示出了形成根据本实施例的第四变型的横向二极管1的中间电阻性场板部分34的每个部分的电阻值的概念的示意图。中间电阻性场板部分34包括沿着外周方向（在这之后，称为弧形部分）延伸的多个部分。最接近于阴极的（最内侧）弧形部分的电阻值被设置为R1，并且最接近于阳极的（最外侧）弧形部分的电阻值被设置为RN。在拐角部分A、B、E、F中形成的中间电阻性场板部分34中，沿着外周方向弧形部分的长度从阴极侧向阳极侧增大。因此，当中间电阻性场板部分34的宽度恒定时，满足R1<R2<R3<...<RN的关系。在二极管1中，中间电阻性场板部分34的宽度从阴极侧（最内侧）朝着阳极侧（最外侧）增大，使得满足R1=R2=R3=...=RN的关系。因此，在阳极和阴极之间的方向上漂移区26的表面电势分布相等，并且使得表面电场发生弛豫。
图9是示出了设置在根据本实施例的第五变型的横向二极管1的每个部分中的中间电阻性场板部分的电阻值的概念的示意图。在内周电阻性场板部分35和外周电阻性场板部分33之间并联连接形成在部分A-H中的中间电阻性场板部分34。形成在拐角部分A中的中间电阻性场板部分34的电阻值为Ra，并且形成在线性部分H中的中间电阻性场板部分34的电阻值为Rh。在二极管1中，尽管中间电阻性场板部分34的布设在拐角部分A、B、E、F和线性部分C、D、G、H之间是不同的，但是满足Ra=Rb=...=Rh的关系。因此，在每个中间电阻性场板部分34中流动的电路变为相同，限制了电流的不平衡，使得漂移区26的表面电场发生弛豫，并且实现了具有高击穿电压的二极管1。
在上述实施例中，有源层16是半导体层的示例，阴极区是第一半导体区的示例，阳极区是第二半导体区的示例，并且LOCOS层37是绝缘层的示例。在部分A-H中，相邻的两部分别是第一部分和第二部分的示例，形成在第一部分中的中间电阻性场板部分34是第一电阻性场板部分的示例，形成在第二部分中的中间电阻性场板部分34是第二电阻性场板部分的示例。
尽管在上面具体地描述了本发明的示例，但是这些仅仅是示范性的并且不限制权利要求的范围。示例的各种修改和变型也包括在权利要求描述的技术中。
例如，尽管在上述实施例中描述了硅被用作半导体材料的示例，但是替代该示例，可以使用宽间隙半导体。
说明书和附图中描述的技术元素通过其自身或各种组合来实现技术效果，并且不限于提交的权利要求中描述的组合。说明书和附图中示例出的技术能够同时实现多个目的，并且通过实现这些目的中的一个而具有技术效果。
Claims (6)
1.一种横向半导体器件，包括：
半导体层（16），所述半导体层（16）包括表面部分处的第二半导体区（23）和第一半导体区（28），所述第二半导体区（23）构成所述第一半导体区周围的电路；
绝缘层（37），所述绝缘层（37）形成在所述半导体层（16）的表面上并且布置在所述第一半导体区（28）和所述第二半导体区（23）之间；以及
电阻性场板（30），所述电阻性场板（30）形成在所述绝缘层（37）的表面上，所述电阻性场板（30）的一个端部与所述第一半导体区（28）电连接，所述电阻性场板（30）的另一端部与所述第二半导体区（23）电连接，其中
当在平面中观察时，在所述第一半导体区（28）和所述第二半导体区（23）之间，第一部分和第二部分沿着所述第一半导体区（28）周围的外周方向彼此相邻，
所述电阻性场板（30）包括第一电阻性场板部分（34）和第二电阻性场板部分（34），所述第一电阻性场板部分（34）形成在所述第一部分中并且沿着所述外周方向重复往返，所述第二电阻性场板部分（34）形成在所述第二部分中并且沿着所述外周方向重复往返，并且
形成在所述第一部分中的所述第一电阻性场板部分（34）与形成在所述第二部分中的所述第二电阻性场板部分（34）彼此分离。
2.根据权利要求1所述的横向半导体器件，其中
形成在所述第一部分中的所述第一电阻性场板部分（34）的往返次数与形成在所述第二部分中的所述第二电阻性场板部分（34）的往返次数不同。
3.根据权利要求2所述的横向半导体器件，其中
当在平面中观察时，所述第一半导体区（28）和所述第二半导体区之间的区域（23）包括拐角部分和线性部分，
所述第一部分被包括在所述拐角部分中，
所述第二部分被包括在所述线性部分中，并且
形成在所述第一部分中的所述第一电阻性场板部分（34）的往返次数大于形成在所述第二部分中的所述第二电阻性场板部分（34）的往返次数。
4.根据权利要求3所述的横向半导体器件，其中
沿着所述外周方向延伸的所述第一电阻性场板部分（34）的各部分的电阻值基本彼此相等。
5.根据权利要求1-4中的任一项所述的横向半导体器件，其中
所述第一电阻性场板部分（34）包括朝着所述第二部分突出的第一电阻性场板突出部分（34a），
所述第二电阻性场板部分（34）包括朝着所述第一部分突出的第二电阻性场板突出部分（34a），并且
当在平面中观察时，沿着连接所述第一半导体区（28）和所述第二半导体区（23）的方向重复形成所述第一电阻性场板突出部分（34a）和所述第二电阻性场板突出部分（34a）。
6.根据权利要求1-5中的任一项所述的横向半导体器件，其中
所述第一电阻性场板部分（34）的电阻值和所述第二电阻性场板部分（34）的电阻值基本彼此相等。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-108485 | 2011-05-13 | ||
| JP2011108485 | 2011-05-13 | ||
| JP2012088455A JP5748353B2 (ja) | 2011-05-13 | 2012-04-09 | 横型半導体装置 |
| JP2012-088455 | 2012-04-09 | ||
| PCT/JP2012/003065 WO2012157223A1 (ja) | 2011-05-13 | 2012-05-10 | 横型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103548147A true CN103548147A (zh) | 2014-01-29 |
Family
ID=47176575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280023653.0A Pending CN103548147A (zh) | 2011-05-13 | 2012-05-10 | 横向半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9240445B2 (zh) |
| JP (1) | JP5748353B2 (zh) |
| CN (1) | CN103548147A (zh) |
| DE (1) | DE112012002075T5 (zh) |
| WO (1) | WO2012157223A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735737A (zh) * | 2017-04-24 | 2018-11-02 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN117558746A (zh) * | 2024-01-09 | 2024-02-13 | 润新微电子(大连)有限公司 | 一种含可变电势多场板结构的器件及其制备方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6134219B2 (ja) | 2013-07-08 | 2017-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6597269B2 (ja) | 2015-12-15 | 2019-10-30 | 富士電機株式会社 | 半導体装置 |
| US10396167B2 (en) | 2015-12-15 | 2019-08-27 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP6649102B2 (ja) * | 2016-02-05 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6690336B2 (ja) | 2016-03-18 | 2020-04-28 | 富士電機株式会社 | 半導体装置 |
| JP6414861B2 (ja) * | 2017-09-12 | 2018-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6910907B2 (ja) | 2017-09-25 | 2021-07-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE102017130213B4 (de) * | 2017-12-15 | 2021-10-21 | Infineon Technologies Ag | Planarer feldeffekttransistor |
| JP7140349B2 (ja) * | 2018-07-18 | 2022-09-21 | 株式会社東海理化電機製作所 | 半導体装置及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326775A (ja) * | 1994-05-31 | 1995-12-12 | Sanken Electric Co Ltd | 半導体装置 |
| US20010048122A1 (en) * | 2000-05-18 | 2001-12-06 | Gen Tada | Semiconductor device |
| US20020048122A1 (en) * | 2000-10-24 | 2002-04-25 | Mitsumi Electric Co. Ltd. | Head sending mechanism, backlash eliminating mechanism therefor and actuator assembly |
| JP2003031791A (ja) * | 2001-05-07 | 2003-01-31 | Sanken Electric Co Ltd | 半導体装置 |
| CN1649169A (zh) * | 2004-01-29 | 2005-08-03 | 三菱电机株式会社 | 半导体器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304836A (en) * | 1992-05-04 | 1994-04-19 | Xerox Corporation | High voltage field effect transistor having a small ratio of channel width to channel length and method of manufacture |
| JP3905981B2 (ja) | 1998-06-30 | 2007-04-18 | 株式会社東芝 | 高耐圧半導体装置 |
| JP4960540B2 (ja) * | 1998-11-05 | 2012-06-27 | 富士電機株式会社 | 半導体装置 |
| US6603185B1 (en) | 1999-02-01 | 2003-08-05 | Fuji Electric Co., Ltd. | Voltage withstanding structure for a semiconductor device |
| JP4857458B2 (ja) * | 2000-06-07 | 2012-01-18 | 富士電機株式会社 | 高耐圧半導体装置 |
| GB0107408D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
| JP2005005443A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Corp | 高耐圧半導体装置 |
| JP2007096006A (ja) * | 2005-09-29 | 2007-04-12 | Nippon Inter Electronics Corp | ガードリングの製造方法および半導体装置 |
| DE112010005272B4 (de) | 2010-02-16 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
-
2012
- 2012-04-09 JP JP2012088455A patent/JP5748353B2/ja not_active Expired - Fee Related
- 2012-05-10 WO PCT/JP2012/003065 patent/WO2012157223A1/ja active Application Filing
- 2012-05-10 CN CN201280023653.0A patent/CN103548147A/zh active Pending
- 2012-05-10 DE DE112012002075.8T patent/DE112012002075T5/de not_active Withdrawn
- 2012-05-10 US US14/113,419 patent/US9240445B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326775A (ja) * | 1994-05-31 | 1995-12-12 | Sanken Electric Co Ltd | 半導体装置 |
| US20010048122A1 (en) * | 2000-05-18 | 2001-12-06 | Gen Tada | Semiconductor device |
| US20020048122A1 (en) * | 2000-10-24 | 2002-04-25 | Mitsumi Electric Co. Ltd. | Head sending mechanism, backlash eliminating mechanism therefor and actuator assembly |
| JP2003031791A (ja) * | 2001-05-07 | 2003-01-31 | Sanken Electric Co Ltd | 半導体装置 |
| CN1649169A (zh) * | 2004-01-29 | 2005-08-03 | 三菱电机株式会社 | 半导体器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735737A (zh) * | 2017-04-24 | 2018-11-02 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN108735737B (zh) * | 2017-04-24 | 2024-02-27 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN117558746A (zh) * | 2024-01-09 | 2024-02-13 | 润新微电子(大连)有限公司 | 一种含可变电势多场板结构的器件及其制备方法 |
| CN117558746B (zh) * | 2024-01-09 | 2024-04-16 | 润新微电子(大连)有限公司 | 一种含可变电势多场板结构的器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140048911A1 (en) | 2014-02-20 |
| JP2012256854A (ja) | 2012-12-27 |
| US9240445B2 (en) | 2016-01-19 |
| DE112012002075T5 (de) | 2014-03-06 |
| WO2012157223A1 (ja) | 2012-11-22 |
| JP5748353B2 (ja) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103548147A (zh) | 横向半导体器件 | |
| KR101933244B1 (ko) | 절연형 게이트 바이폴라 트랜지스터 | |
| JP5196766B2 (ja) | 半導体装置 | |
| JP5849882B2 (ja) | 縦型半導体素子を備えた半導体装置 | |
| JP6576926B2 (ja) | 半導体装置のエッジ終端および対応する製造方法 | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| CN104112769B (zh) | 半导体功率器件 | |
| CN110556388A (zh) | 一种可集成功率半导体器件及其制造方法 | |
| JP2012089822A (ja) | 半導体装置 | |
| JP2019503591A (ja) | パワー半導体デバイス | |
| CN104518007A (zh) | 半导体装置 | |
| US20220231161A1 (en) | Termination for trench field plate power mosfet | |
| JP2011249712A (ja) | 半導体装置及びその製造方法 | |
| JP2021145026A (ja) | 半導体装置 | |
| JPWO2016039070A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN109273519B (zh) | 半导体装置和半导体装置的制造方法 | |
| TW200425528A (en) | Semiconductor device | |
| JP2020043301A (ja) | 半導体装置 | |
| JP2008060152A (ja) | 半導体装置及びその製造方法 | |
| TWI798254B (zh) | 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法 | |
| CN104282755A (zh) | 半导体器件 | |
| TWI532165B (zh) | 半導體元件及其製造方法 | |
| JP5655052B2 (ja) | 半導体装置 | |
| US11114553B2 (en) | Lateral insulated gate turn-off device with induced emitter | |
| KR101875634B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140129 |