JP7140349B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7140349B2 JP7140349B2 JP2018135262A JP2018135262A JP7140349B2 JP 7140349 B2 JP7140349 B2 JP 7140349B2 JP 2018135262 A JP2018135262 A JP 2018135262A JP 2018135262 A JP2018135262 A JP 2018135262A JP 7140349 B2 JP7140349 B2 JP 7140349B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- active layer
- channel stopper
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 174
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 238000002955 isolation Methods 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 48
- 238000002161 passivation Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 145
- 238000000034 method Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000005685 electric field effect Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66393—Lateral or planar thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ここで、一般的に、SOI基板のシリコン基板は電位が印加されていないフローティング状態とされているか、又はシリコン基板にはグランド電位が印加されている。
さらに、アノード領域の主面部にはコンタクト領域が配設され、コンタクト領域には配線の一端部が接続される。コンタクト領域は、アノード領域と同一導電型に設定され、かつ、アノード領域よりも不純物密度が高く設定される。配線はpn接合ダイオード上にパッシベーション膜を介して配設され、配線の他端部はパッシベーション膜上を延設する。
このため、仮に、アノード領域に配線を通して負のサージ電圧が印加されても、アノード領域の主面部であってコンタクト領域と素子分離領域との間の配線下において、チャネルストッパ領域により蓄積層の生成を効果的に抑制又は防止することができる。蓄積層の生成が効果的に抑制又は防止されることによって、素子分離領域からコンタクト領域へ空乏層を広げることができ、pn接合ダイオードの接合耐圧を向上させることができる。
さらに、アノード領域の主面部であって配線下にチャネルストッパ領域を単に配設する簡易な構成により、pn接合ダイオードの接合耐圧を向上させることができる。
このため、配線下にのみにチャネルストッパ領域が配設される場合に比し、配線の幅方向へ電界効果が広がっても、この電界効果が広がった領域におけるアノード領域の主面部において、蓄積層の生成を効果的に抑制又は防止することができる。従って、配線下以外においても、素子分離領域からコンタクト領域へ空乏層を広げることができるので、pn接合ダイオードの接合耐圧をより一層向上させることができる。
このため、第2実施態様に係る半導体装置により得られる作用に加えて、コンタクト領域に一端部が接続される配線の他端部をどのようにレイアウトしても、アノード領域の主面部であって配線下にはチャネルストッパ領域が必ず配設される。すなわち、配線レイアウトの自由度を向上させることができると共に、pn接合ダイオードの接合耐圧を向上させることができる。
一方、チャネルストッパ領域の不純物密度がアノード領域の不純物密度よりも高く設定されることにより、チャネルストッパ領域の接合深さが、アノード領域の深さよりも浅く設定し易い。
このため、素子分離領域のアノード領域側の側面に沿って、コンタクト領域の深さよりも深い領域にチャネルストッパ領域が形成され、この深い領域での空乏層を広げることができるので、pn接合ダイオードの接合耐圧をより一層向上させることができる。
次に、カソード領域がアノード領域の主面部に形成され、アノード領域及びカソード領域を有するpn接合ダイオードが形成される。カソード領域はアノード領域とは逆導電型に設定される。
アノード領域のカソード領域とは異なる主面部にコンタクト領域が形成される。コンタクト領域はアノード領域と同一導電型に設定され、かつ、コンタクト領域の不純物密度はアノード領域の不純物密度よりも高く設定される。
次に、pn接合ダイオード上にパッシベーション膜を介して配線が形成される。配線の一端部はコンタクト領域に接続され、配線の他端部はパッシベーション膜上を延設する。
このため、チャネルストッパ領域がカソード領域を形成する工程を利用して形成されるので、チャネルストッパ領域を形成する工程に相当する分、製造工程数を削減することができる。しかも、pn接合ダイオードの接合耐圧を向上させることができる。
以下、図1及び図2を用いて、本発明の第1実施の形態に係る半導体装置及びその製造方法について説明する。
図1及び図2に示されるように、本実施の形態に係る半導体装置1は基板(半導体ペレット又は半導体チップ)2を主体に構成されている。基板2の主面部には保護素子としてのpn接合ダイオードD(以下、単に「ダイオードD」という。)が配設され、ダイオードDは順方向接続において外部端子BPに電気的に接続されている。
絶縁層21は、埋込み酸化膜(BOX:Buried Oxide)として形成され、具体的にはシリコン酸化膜により形成されている。絶縁層21は、例えば、イオン注入法を用いて、支持基板20の内部に酸素を注入し、支持基板20内部のシリコンを部分的に酸化させることにより形成されている。
活性層22は、ここでは支持基板20と同様にシリコン単結晶層により形成され、低不純物密度のp型に設定されている。活性層22は、支持基板20の表面層の一部を用いて形成され、絶縁層21が形成されることによってこの絶縁層21を境として支持基板20と区画(電気的に分離)されている。活性層22には、ダイオードDが配設されると共に、ダイオードD以外であって回路を構築する半導体素子が配設されている。
半導体素子としては、例えば絶縁ゲート型電界効果トランジスタ(IGFET:Insulated Gate Field Effect Transistor)、バイポーラトランジスタ、抵抗素子、容量素子等が含まれる。また、IGFETは、MOSFET、MISFET(Metal Insulator Semiconductor Field Effect Transistor)のいずれも含む意味において使用され、更にnチャネル導電型、pチャネル導電型のいずれも含む意味において使用されている。
図1及び図2に示されるように、ダイオードDの周囲を取り囲む領域であって、活性層22には素子分離領域3が配設されている。素子分離領域3は、ダイオードDと、その周囲に配設されたダイオードD以外の半導体素子との間等、素子間を電気的に分離する構成とされている。本実施の形態において、素子分離領域3は、トレンチ30と、絶縁体31と、導電体32とを含んで構成され、所謂、トレンチアイソレーション構造として構成されている。
図1及び図2に示されるように、ダイオードDは、アノード領域としてのp型活性層22と、カソード領域としてのn型半導体領域4とのpn接合部に構成されている。
アノード領域としての活性層22は、底面を絶縁層21により囲まれ(図1参照)、側面の周囲全体を素子分離領域3により囲まれている(図1及び図2参照)。特に平面形状が限定されるものではないが、ここでは、図2に示されるように、活性層22の平面形状は、左右に細長い矩形状に形成されている。詳しく説明すると、活性層22は、カソード領域としてのn型半導体領域4及び後述するコンタクト領域(p型半導体領域5)が左右方向に配置されるので、左右方向を長手方向とする長方形状に形成されている。
ここで、図1に示されるように、アノード領域は活性層22を使用しているので、アノード領域の活性層22からの表面の深さd1は活性層22の厚さに相当する。
p型半導体領域5が配設されることにより、アノード領域としての活性層22とそれに電気的に接続される配線(図1に示される配線12)との接触抵抗(接続抵抗)を小さくすることができる。
図1及び図2に示されるように、パッシベーション膜10上には配線12が配設されている。配線12は、ここでは単層配線構造を示しているが、2層以上の配線構造であってもよい。配線12には、例えば、銅(Cu)、シリコン(Si)が添加されたアルミニウム合金膜が使用されている。
図1及び図2中、左側に示される配線12の一端部は、パッシベーション膜10に膜厚方向に貫通して形成された接続孔11を通してカソード領域としてのn型半導体領域4に電気的に接続されている。この配線12の他端部は、活性層22上をパッシベーション膜10を介して延設し、素子分離領域3を跨いで、図示省略の内部回路に接続されている。
また、右側に示される配線12の一端部は、接続孔11を通してp型半導体領域5に電気的に接続され、p型半導体領域5はアノード領域としてのp型活性層22に電気的に接続されている。この配線12の他端部は、活性層22上をパッシベーション膜10を介して延設し、素子分離領域3を跨いで、図示省略の外部端子BPに接続されている。
このように構成される半導体装置1では、図1及び図2に示されるように、アノード領域としてのp型活性層22の主面部にチャネルストッパ領域4Cが配設されている。
詳しく説明すると、チャネルストッパ領域4Cは、コンタクト領域としてのp型半導体領域5と素子分離領域3との間であって、p型半導体領域5に接続された配線(図1及び図2中、右側の配線)12下に配設されている。ここで、チャネルストッパ領域4Cは、p型半導体領域5に対して、活性層22を介在させて離間され、素子分離領域3に対しては接して配設されている。また、チャネルストッパ領域4Cは、配線12の幅方向において、配線12下以外のp型半導体領域5の周囲の一部を取り囲んで配設されている。本実施の形態では、チャネルストッパ領域4Cは、配線12に負のサージ電圧が印加された場合、配線12からその幅方向の活性層22の主面部に電界効果が及ぶ範囲内において、少なくとも配設されている。
なお、チャネルストッパ領域4Cは、素子分離領域3と離間して配設されてもよい。
本実施の形態では、チャネルストッパ領域4Cは、カソード領域としてのn型半導体領域4の不純物密度と同一の不純物密度に設定され、かつ、n型半導体領域4のpn接合深さd3と同一のpn接合深さd3に設定されている。
本実施の形態に係る半導体装置1の製造方法、特にチャネルストッパ領域4Cの製造方法は以下の通りである。
まず、基板2が準備される(図3参照)。基板2にはSOI基板が使用され、基板2は支持基板20上に絶縁層21を介して活性層22を有する。活性層22は、p型に設定され、低不純物密度に設定される。
素子分離領域3が形成されると、形成領域DRにおいて、素子分離領域3により活性層22の周囲が取り囲まれ、この周囲が取り囲まれた活性層22がアノード領域として形成される。すなわち、本実施の形態に係る半導体装置1の製造方法では、アノード領域としての活性層22を形成する工程の後に、素子分離領域3を形成する工程が組み込まれる。
また、形成領域DRだけにアノード領域が形成されるとすれば、この製造方法では、素子分離領域3を形成する工程と同一工程において、アノード領域が形成される。
なお、活性層22、素子分離領域3のそれぞれを形成した後、適正な不純物密度に設定されたp型不純物を活性層22に注入することによって、素子分離領域3を形成する工程の後にアノード領域を形成することができる。
次に、一端部が接続孔11を通してn型半導体領域4に接続される配線12、一端部が接続孔11を通してp型半導体領域5に接続される配線12のそれぞれがパッシベーション膜10上に形成される。
図示並びに説明は省略するが、この後、上層配線や最終パッシベーション膜等が形成される。
これら一連の製造工程が終了すると、本実施の形態に係る、ダイオードDを含んで構成される保護素子を有する半導体装置1が完成する。
本実施の形態に係る半導体装置1は、図1及び図2に示されるように、基板2に保護素子及び素子分離領域3を備える。
基板2は、支持基板20と、この支持基板20上の絶縁層21と、絶縁層21上の活性層22とを有する。保護素子は、活性層22に配設され、アノード領域とカソード領域とのpn接合部に形成されるダイオードDを含んで構成される。素子分離領域3は、ダイオードDの周囲を取り囲んで活性層22に配設される。この素子分離領域3は、ダイオードDをその周囲に配設される素子から電気的に分離する。
仮に、アノード領域(p型活性層22)に配線12を通して負のサージ電圧が印加されたとする。アノード領域の主面部であってコンタクト領域(p型半導体領域5)と素子分離領域3との間の配線12下において、配線12からの電界効果により、本来なら、蓄積層が生成される。ところが、本実施の形態では、配線12下にはチャネルストッパ領域4Cが配設されているので、このチャネルストッパ領域4Cにより蓄積層の生成を効果的に抑制又は防止することができる。
一方、pn接合部からアノード領域側へ空乏層Ipが広がる。ここで、基板2の支持基板20、素子分離領域3の導電体32のそれぞれには、例えば接地電位(0V)が印加される。すると、基板2の支持基板20、絶縁層21及び活性層22はフィールドプレート構造を構築し、更に素子分離領域3の導電体32、絶縁体31及び活性層22は同様にフィールドプレート構造を構築する。このため、空乏層Ipの広がりを向上させることができる。
そして、チャネルストッパ領域4Cが配設され、配線12下においてアノード領域の主面部の蓄積層の生成が効果的に抑制又は防止されているので、素子分離領域3からコンタクト領域2への空乏層Ipの広がりを向上させることができる。従って、サージ電圧に対して、ダイオードDの接合耐圧を向上させることができる。
さらに、アノード領域の主面部であって配線12下にチャネルストッパ領域4Cを単に配設する簡易な構成により、ダイオードDの接合耐圧を向上させることができる。
ところが、アノード領域の主面部、特にコンタクト領域(p型半導体領域5)と素子分離領域3との間には、配線12からの電界効果により蓄積層が生成されるので、空乏層Ipが広がらない領域が発生する。図6に示される半導体装置60では、アノード領域において、素子分離領域3からコンタクト領域へ空乏層Ipが広がっていない。このため、カソード領域から活性層22へ流れ込んだサージ電流iは、活性層22と絶縁層21との界面に沿って、更に活性層22と絶縁体31との界面であって活性層22のトレンチ30に沿って、これらを電流パス経路として流れる。結果的に、サージ電流iはコンタクト領域へ流れ込むので、ダイオードDの接合耐圧を向上させることができない。
本実施の形態に係る半導体装置1では、図6に示される比較例に係る半導体装置60における電流パス経路がチャネルストッパ領域4Cを備えることにより実質的に無くなるので、ダイオードDの接合耐圧を向上させることができる。
このため、配線12下にのみにチャネルストッパ領域4Cが配設される場合に比し、配線12の幅方向へ電界効果が広がっても、この電界効果が広がった領域におけるアノード領域の主面部において、蓄積層の生成を効果的に抑制又は防止することができる。従って、配線12下以外においても、素子分離領域3からコンタクト領域へ空乏層Ipを広げることができるので、ダイオードDの接合耐圧をより一層向上させることができる。
一方、チャネルストッパ領域4Cの不純物密度がアノード領域の不純物密度よりも高く設定されることにより、チャネルストッパ領域4Cの接合深さd3が、アノード領域の深さd1よりも浅く設定し易い。
このため、素子分離領域3のアノード領域側の側面に沿って、コンタクト領域の深さd2よりも深い領域にチャネルストッパ領域4Cが形成され、この深い領域での空乏層Ipを広げることができるので、ダイオードDの接合耐圧をより一層向上させることができる。
このため、素子分離領域3のアノード領域側の側面に沿って、コンタクト領域の深さd2よりも深い領域にチャネルストッパ領域4Cが形成され、この深い領域での空乏層Ipを広げることができるので、ダイオードDの接合耐圧をより一層向上させることができる。
このため、チャネルストッパ領域4Cがカソード領域と同一構造により簡易に構成されるので、簡単にダイオードDの接合耐圧を向上させることができる。
次に、図4に示されるように、カソード領域がアノード領域の主面部に形成され、アノード領域及びカソード領域を有するダイオードDが形成される。カソード領域は、アノード領域とは逆導電型に設定され、n型半導体領域4により形成される。
図5に示されるように、アノード領域のカソード領域とは異なる主面部にコンタクト領域が形成される。コンタクト領域はアノード領域と同一導電型に設定されたp型半導体領域5により形成され、かつ、コンタクト領域の不純物密度はアノード領域の不純物密度よりも高く設定される。
次に、図1に示されるように、ダイオードD上にパッシベーション膜10を介して配線12が形成される。図1及び図2に示されるように、配線12の一端部はコンタクト領域に接続され、配線12の他端部はパッシベーション膜10上を延設する。
このため、チャネルストッパ領域4Cがカソード領域を形成する工程を利用して形成されるので、チャネルストッパ領域4Cを形成する工程に相当する分、製造工程数を削減することができる。しかも、ダイオードDの接合耐圧を向上させることができる。
以下、図7を用いて、本発明の第2実施の形態に係る半導体装置1及びその製造方法について説明する。なお、本実施の形態並びに後述する実施の形態において、第1実施の形態に係る半導体装置1と同一の構成要素又は実質的に同一の構成要素には同一符号を付し、重複する説明は省略する。
詳しく説明すると、チャネルストッパ領域4Cは、平面視において、矩形状に形成されたコンタクト領域(p型半導体領域5)のカソード領域側の辺部分を除いて、コンタクト領域の周囲の一部を取り囲んで配設されている。つまり、チャネルストッパ領域4Cは、図7中、コンタクト領域のカソード領域とは反対側の右辺、上辺及び下辺に沿って延設され、コンタクト領域の周囲の約4分の3を取り囲んで配設されている。
このため、コンタクト領域(p型半導体領域5)に一端部が接続される配線12の他端部を、図7中、上下方向へどのように延設させるレイアウトにしても、アノード領域の主面部であって配線12下にはチャネルストッパ領域4Cが必ず配設される。すなわち、配線レイアウトの自由度を向上させることができると共に、ダイオードDの接合耐圧を向上させることができる。
次に、図8を用いて、本発明の第3実施の形態に係る半導体装置1及びその製造方法について説明する。本実施の形態は、第2実施の形態に係る半導体装置1及びその製造方法の変形例である。
詳しく説明すると、チャネルストッパ領域4Cは、平面視において、矩形状に形成されたコンタクト領域(p型半導体領域5)のすべての辺部分に沿って終端が無い矩形リング形状に形成されている。
このため、空乏層Ipはチャネルストッパ領域4Cに沿って活性層22の深さ方向へ迂回し、空乏層Ipの広がりを促進させることができるので、ダイオードDの接合耐圧をより一層向上させることができる。
次に、図9を用いて、本発明の第4実施の形態に係る半導体装置1及びその製造方法について説明する。本実施の形態は、第2実施の形態に係る半導体装置1及びその製造方法の変形例である。
詳しく説明すると、チャネルストッパ領域4Cは、図9中、平面視において、矩形状に形成されたコンタクト領域(p型半導体領域5)の右辺、上辺及び下辺に沿って延設されている。さらに、チャネルストッパ領域4Cは、矩形状に形成されたカソード領域(n型半導体領域4)の左辺、上辺及び下辺に沿って延設されている。チャネルストッパ領域Cは、カソード領域とコンタクト領域との間を除き、終端が無い矩形リング形状に形成されている。
本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において、例えば下記の通り変形可能である。
本発明は、半導体装置の基板において、支持基板はシリコン単結晶基板に限定されるものではなく、例えば金属基板や化合物半導体基板を使用してもよい。
また、本発明は、保護素子として、pn接合ダイオードを含む、IGFET、バイポーラトランジスタ、拡散抵抗のいずれかであってもよい。具体的には、IGFETの一方の主電極と活性層とのpn接合部にダイオードが形成されている。バイポーラトランジスタでは、エミッタ領域又はコレクタ領域とベース領域(活性層)とのpn接合部にダイオードが形成されている。拡散抵抗では、拡散抵抗と活性層とのpn接合部にダイオードが形成されている。
さらに、本発明は、2以上の素子、例えばダイオードとIGFETとを組み合わせて、又は拡散抵抗とIGFETとを組み合わせて保護素子を構築してもよい。
また、本実施の形態では、素子分離領域はトレンチアイソレーション構造とされているが、本発明は、基板の選択酸化技術を用いて形成されたフィールド絶縁膜を素子分離領域として使用してもよい。
Claims (6)
- 支持基板上に絶縁層を介在して活性層が形成された基板の前記活性層に配設され、アノード領域とカソード領域とのpn接合ダイオードを含んで構成される保護素子と、
前記pn接合ダイオードの周囲を取り囲み前記活性層に配設され、前記pn接合ダイオードをその周囲に配設される素子から電気的に分離する素子分離領域と、
前記アノード領域の主面部に配設され、前記アノード領域と同一導電型に設定され、かつ、前記アノード領域よりも不純物密度が高く設定されたコンタクト領域と、
前記pn接合ダイオード上にパッシベーション膜を介して配設され、一端部が前記コンタクト領域に接続され、他端部が前記パッシベーション膜上を延設する配線と、
前記コンタクト領域と前記素子分離領域との間の前記配線下において前記アノード領域の主面部に配設され、前記コンタクト領域とは反対導電型に設定されたチャネルストッパ領域と、
を備え、
前記チャネルストッパ領域は、前記コンタクト領域の不純物密度よりも低く、かつ、前記アノード領域の不純物密度よりも高く設定されている、半導体装置。 - 支持基板上に絶縁層を介在して活性層が形成された基板の前記活性層に配設され、アノード領域とカソード領域とのpn接合ダイオードを含んで構成される保護素子と、
前記pn接合ダイオードの周囲を取り囲み前記活性層に配設され、前記pn接合ダイオードをその周囲に配設される素子から電気的に分離する素子分離領域と、
前記アノード領域の主面部に配設され、前記アノード領域と同一導電型に設定され、かつ、前記アノード領域よりも不純物密度が高く設定されたコンタクト領域と、
前記pn接合ダイオード上にパッシベーション膜を介して配設され、一端部が前記コンタクト領域に接続され、他端部が前記パッシベーション膜上を延設する配線と、
前記コンタクト領域と前記素子分離領域との間の前記配線下において前記アノード領域の主面部に配設され、前記コンタクト領域とは反対導電型に設定されたチャネルストッパ領域と、
を備え、
前記チャネルストッパ領域の不純物密度は、前記カソード領域の不純物密度と同一に設定され、前記チャネルストッパ領域の前記アノード領域との接合深さは、前記カソード領域の前記アノード領域との接合深さと同一に設定されている、半導体装置。 - 前記チャネルストッパ領域は、前記配線下以外の前記コンタクト領域の周囲の一部又は周囲のすべてを取り囲んで配設されている請求項1又は請求項2に記載の半導体装置。
- 前記チャネルストッパ領域は、前記アノード領域及び前記カソード領域の周囲を取り囲んで配設されている請求項1又は請求項2に記載の半導体装置。
- 前記チャネルストッパ領域の前記アノード領域との接合深さは、前記コンタクト領域の主面からの深さよりも深く設定されている請求項1~請求項4のいずれか1項に記載の半導体装置。
- 支持基板上に絶縁層を介在して活性層が形成された基板の前記活性層において、保護素子を構成するpn接合ダイオードの形成領域を取り囲んで素子分離領域を形成し、当該素子分離領域により周囲が取り囲まれた前記活性層にアノード領域を形成する工程と、
前記アノード領域の主面部に、前記pn接合ダイオードの前記アノード領域とは逆導電型のカソード領域を形成し、前記pn接合ダイオードを形成する工程と、
前記アノード領域の前記カソード領域とは異なる主面部に、前記アノード領域と同一導電型に設定され、かつ、前記アノード領域よりも不純物密度が高く設定されたコンタクト領域を形成する工程と、
一端部が前記コンタクト領域に接続され、他端部が前記pn接合ダイオード上をパッシベーション膜を介して延設する配線を形成する工程と、
前記アノード領域の前記コンタクト領域と前記素子分離領域との間の主面部において前記配線下に、前記カソード領域を形成する工程と同一工程によって前記カソード領域と同一導電型のチャネルストッパ領域を形成する工程と、
を備えた半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135262A JP7140349B2 (ja) | 2018-07-18 | 2018-07-18 | 半導体装置及びその製造方法 |
PCT/JP2019/027015 WO2020017383A1 (ja) | 2018-07-18 | 2019-07-08 | 半導体装置及びその製造方法 |
US17/260,702 US11532608B2 (en) | 2018-07-18 | 2019-07-08 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135262A JP7140349B2 (ja) | 2018-07-18 | 2018-07-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020013901A JP2020013901A (ja) | 2020-01-23 |
JP7140349B2 true JP7140349B2 (ja) | 2022-09-21 |
Family
ID=69164367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018135262A Active JP7140349B2 (ja) | 2018-07-18 | 2018-07-18 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11532608B2 (ja) |
JP (1) | JP7140349B2 (ja) |
WO (1) | WO2020017383A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7193053B2 (ja) * | 2018-07-18 | 2022-12-20 | 株式会社東海理化電機製作所 | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153403A (ja) | 2006-12-15 | 2008-07-03 | Denso Corp | 半導体装置 |
JP2009026987A (ja) | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922997A (ja) * | 1995-07-04 | 1997-01-21 | Toyota Autom Loom Works Ltd | 半導体装置 |
EP1138082A1 (en) * | 1999-09-16 | 2001-10-04 | Koninklijke Philips Electronics N.V. | Semiconductor device |
JP4354876B2 (ja) | 2004-06-10 | 2009-10-28 | パナソニック株式会社 | 半導体装置 |
US8164869B2 (en) * | 2007-08-08 | 2012-04-24 | Sofics Bvba | Diode chain with a guard-band |
JP5748353B2 (ja) * | 2011-05-13 | 2015-07-15 | 株式会社豊田中央研究所 | 横型半導体装置 |
-
2018
- 2018-07-18 JP JP2018135262A patent/JP7140349B2/ja active Active
-
2019
- 2019-07-08 US US17/260,702 patent/US11532608B2/en active Active
- 2019-07-08 WO PCT/JP2019/027015 patent/WO2020017383A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153403A (ja) | 2006-12-15 | 2008-07-03 | Denso Corp | 半導体装置 |
JP2009026987A (ja) | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210280573A1 (en) | 2021-09-09 |
US11532608B2 (en) | 2022-12-20 |
JP2020013901A (ja) | 2020-01-23 |
WO2020017383A1 (ja) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9559195B2 (en) | Semiconductor device | |
US8952430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9159807B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5511308B2 (ja) | 半導体装置およびその製造方法 | |
JP6666671B2 (ja) | 半導体装置 | |
JP6958575B2 (ja) | 半導体装置およびその製造方法 | |
JP7299769B2 (ja) | 半導体装置 | |
JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
KR20180111534A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005311075A (ja) | 誘電体分離型半導体装置 | |
US9324829B2 (en) | Method of forming a trench electrode device with wider and narrower regions | |
JP2012238741A (ja) | 半導体装置及びその製造方法 | |
WO2020017384A1 (ja) | 半導体装置及びその製造方法 | |
JP7140349B2 (ja) | 半導体装置及びその製造方法 | |
JP7368121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004193535A (ja) | 半導体装置およびその製造方法 | |
JP2000260990A (ja) | 高電圧素子及びその製造方法 | |
JP2016152255A (ja) | 半導体装置 | |
JP2009176884A (ja) | 半導体装置 | |
JP7193053B2 (ja) | 半導体装置及びその製造方法 | |
CN215731715U (zh) | 集成电路 | |
JP2011171420A (ja) | 半導体装置及びその製造方法 | |
US20210351272A1 (en) | Transistor structure and related inverter | |
JP2008210899A (ja) | 半導体装置及びその製造方法 | |
KR20240111521A (ko) | 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7140349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |