CN104282755A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104282755A
CN104282755A CN201310606199.8A CN201310606199A CN104282755A CN 104282755 A CN104282755 A CN 104282755A CN 201310606199 A CN201310606199 A CN 201310606199A CN 104282755 A CN104282755 A CN 104282755A
Authority
CN
China
Prior art keywords
mentioned
electrode
semiconductor
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310606199.8A
Other languages
English (en)
Inventor
浦秀幸
山下浩明
小野昇太郎
泉沢优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104282755A publication Critical patent/CN104282755A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

提供一种半导体器件，能够变更导通电阻和对恢复电流的耐性。实施方式的半导体器件具有：第1电极；与第1电极对置的第2电极；第1半导体层，具有在与从第1电极朝着第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在第1电极上；第2导电类型的第2半导体层，设置在第1半导体层上，与第2半导体区相接；第1导电类型的第3半导体层，在第1区域中，设置在第2半导体层上，与第2电极连接；以及第3电极，在第1区域中，隔着绝缘膜与第2半导体层相接。在第1区域中，第1半导体区包含：位于第1电极侧且含有氢的第1部分和被第1部分和第2半导体层夹着且具有比第1部分低的杂质浓度的第2部分。

Description

半导体器件
（相关申请）
本申请享受将日本专利申请2013-145372（申请日：2013年7月11日）作为基础申请的优先权，本申请通过参照该基础申请而包含其全部内容。
技术领域
本发明的实施方式涉及半导体器件。
背景技术
在家用电器、通信设备、车载用马达等中的电力变换、控制等中使用具有高速开关特性和数十～数百伏的反向阻止电压（耐压）的半导体器件（功率半导体器件）。在这样的半导体器件中，兼具高耐压和低导通电阻的超结结构的半导体器件引人注目。
在超结结构的半导体器件中，作为漂移层的n型柱区的杂质浓度设定得越高，其导通电阻越低。但是，n型柱区的杂质浓度由晶片工艺中使用的半导体晶片的规格、或形成超结结构的工艺条件决定。而且，在形成超结结构之后，不能事后变更导通电阻。
发明内容
本发明要解决的问题是，提供可以在形成超结结构之后变更导通电阻和对恢复电流的耐性的半导体器件。
实施方式的半导体器件具有：第1电极；与上述第1电极对置的第2电极；第1半导体层，具有在与从上述第1电极朝着上述第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在上述第1电极上；第2导电类型的第2半导体层，设置在上述第1半导体层上，与上述第2半导体区相接；第1导电类型的第3半导体层，在第1区域中，设置在上述第2半导体层上，与上述第2电极连接；以及第3电极，在上述第1区域中，隔着绝缘膜与上述第2半导体层相接。在上述第1区域中，上述第1半导体区包含：位于上述第1电极侧且含有氢的第1部分和被上述第1部分和上述第2半导体层夹着且具有比上述第1部分低的杂质浓度的第2部分。
附图说明
图1是示出第1实施方式的半导体器件的示意性的剖面图。
图2是示出第1实施方式的半导体器件的示意性的平面图。
图3是示出第2实施方式的半导体器件的示意性的剖面图。
图4是示出第3实施方式的半导体器件的示意性的剖面图。
具体实施方式
以下，参照附图说明实施方式。在以下的说明中，对相同的部件赋予相同的附图标记，对曾经说明过的部件适当地省略其说明。
（第1实施方式）
图1是示出第1实施方式的半导体器件的示意性的剖面图。
图2是示出第1实施方式的半导体器件的示意性的平面图。
在图1中示出图2所示的半导体器件1的有源区域1a（第1区域）中的A-A’线的剖面、和半导体器件1的周边区域1p（第2区域）中的B-B’线的剖面。另外，在图1左边示出半导体器件1截止时的有源区域1a和周边区域1p中的深度与电场强度的关系。半导体器件1的深度指后述的n型的半导体区13n和p型的半导体区13p的接合部附近的深度。
在本实施方式中，把从漏极电极50朝着半导体层15（或源极电极51）的方向作为Z方向（第1方向），把与Z方向交叉的方向作为Y方向（第2方向），把与Z方向和Y方向交叉的方向作为X方向。
第1实施方式的半导体器件1是上下电极结构的功率半导体器件。半导体器件1具有有源区域1a和周边区域1p。周边区域1p包围有源区域1a。在有源区域1a中配置多个MOSFET（Metal Oxide SemiconductorField Effect Transistor，金属氧化物半导体场效应晶体管）。漏极电极50和源极电极51夹着半导体而对置。在半导体器件1中，通过控制栅极电极的电压而使漏极电极50与源极电极51之间通电（导通状态）或不通电（截止状态）。在导通状态下，经由有源区域1a在源极与漏极间流过电流。
在半导体器件1中，在漏极电极50（第1电极）上设置n+型的漏极层10。在漏极电极50的上侧设置半导体层15（第1半导体层）。在漏极电极50与半导体层15之间设置漏极层10。
半导体层15具有例如n型的半导体区13n（第1半导体区）和p型的半导体区13p（第2半导体区）在Y方向上交互排列的超结结构。半导体区13n是MOSFET的漂移层。在Y方向上，半导体区13p的宽度与被半导体区13p夹着的半导体区13n的宽度相同。半导体区13p在X方向上延伸。
在半导体层15上设置p型的基极层20（第2半导体层）。基极层20与超结结构的半导体区13p相接。
另外，在有源区域1a中，在基极层20上设置n+型的源极层21（第3半导体层）。在源极层21上设置源极电极51（第2电极）。在有源区域1a中，源极层21与源极电极51连接。在周边区域1p中不设置源极电极51。在有源区域1a中，栅极电极30（第3电极）隔着栅极绝缘膜31与半导体区13n、基极层20和源极层21相接。栅极电极30在X方向上延伸。栅极电极30与栅极焊盘52电连接。
在有源区域1a和周边区域1p中，半导体区13n具有：位于漏极电极50侧的第1部分11n、和被第1部分11n和基极层20夹着的第2部分12n。
在本实施方式中，把n+型、n型称为“第1导电类型”，把p型称为“第2导电类型”。另外，杂质浓度以n+型、n型的顺序降低。作为n+型、n型的杂质元素，可举出例如磷（P）、砷（As）、锑（Sb）等。作为p型的杂质元素，可举出例如硼（B）等。
例如，在有源区域1a和周边区域1p中，向超结结构的半导体区13n中注入磷（P）。另外，向半导体区13p中注入硼（B）。进而，向第1部分11n中注入氢（质子（H+）），进行热处理。形成了超结结构之后从漏极层10侧注入氢。不向第2部分12n注入氢。
通过向第1部分11n注入氢，第1部分的杂质浓度变得比第2部分12n的杂质浓度高。另外，氢的浓度分布为越靠近漏极电极50侧越浓。第2部分12n的杂质浓度与半导体区13p的杂质浓度相同。
在此，“杂质浓度”指赋予半导体材料的导电性的杂质元素的有效浓度。例如，在半导体材料中含有作为施主的杂质元素和作为受主的杂质元素时，将激活了的杂质元素中的、排除了施主和受主相抵消部分的浓度作为杂质浓度。
由此，第2部分12n与半导体区13p的接合部的电场强度在Z方向（深度方向）上示出恒定的值。另外，第1部分11n与半导体区13p的接合部的电场强度在Z方向上形成梯度。
漏极层10、半导体区13n、13p、基极层20和源极层21的材料包含例如硅（Si）等。向漏极层10、半导体区13n、13p、基极层20和源极层21中导入上述的杂质元素。另外，在漏极层10、半导体区13n、13p、基极层20和源极层21中，实施用来激活杂质元素的退火处理。
源极电极51和漏极电极50的材料包含例如铝（Al）、镍（Ni）、铜（Cu）、钛（Ti）、钨（Ｗ）等中的至少某一种金属。
栅极电极30的材料包含导入了杂质元素的半导体（例如添加硼的多晶硅）、或金属（例如钨）。栅极绝缘膜31包含二氧化硅（SiＯx）、氮化硅（SiNx）等。
通过在硅晶片上利用晶片工艺形成多个半导体器件1之后，把这些多个半导体器件1分别单片化而形成半导体器件1。硅晶片是所谓的市售商品，硅晶片的杂质浓度是根据其规格预先确定的浓度。
另外，在晶片工艺中形成超结结构时也可以变更超结结构中包含的杂质浓度。但是，为了得到杂质浓度与工艺条件的对应关系，需要预先进行实验、模拟等。另外，如果半导体器件的设计有变更，有时该对应关系需要重新设定。在此，设计变更指例如半导体器件的尺寸变更等。而且，在形成了超结结构之后，就不能变更其杂质浓度了。
与此不同，在第1实施方式中，形成硅晶片的规格和超结结构的工艺条件相互独立，通过把氢导入半导体区13n、进行热处理（温度：300℃～500℃（以下相同）），可以简便地变更第1部分11n的浓度。即，可以与硅晶片的规格和超结结构的工艺条件无关地控制导通电阻。例如，通过把第1部分11n中包含的氢浓度设定得高，实现低导通电阻的半导体器件。另外，也可以在形成了超结结构之后事后变更第1部分11n的浓度。
另外，在第1实施方式中，通过使第1部分11n含有氢，可以控制漂移层中的载流子寿命。例如，如果寄生二极管成为通电接通状态，则从寄生二极管注入的空穴可能会停留在漂移层。在此，寄生二极管指例如由基极层20和第2部分12n形成的pn二极管。
如果寄生二极管成为通电截止状态（反向回复时、恢复时），空穴h经由例如基极层20向源极电极51排出。把此时的空穴电流称为恢复电流。在此，漂移层对空穴电流没有足够的耐性时，半导体器件1有被击穿的可能性。
在半导体器件1中，作为尽快消除空穴的方法，使第1部分11n含有氢。由此，第1部分11n中的空穴的寿命缩短，对内置二极管的空穴注入被抑制。其结果，实现了具有高的恢复电流耐量的半导体器件1。
（第2实施方式）
图3是示出第2实施方式的半导体器件的示意性的剖面图。
在图3左边示出半导体器件2截止时的有源区域1a中的深度与电场强度的关系。在图3右边示出半导体器件2截止时的周边区域1p中的、深度与电场强度的关系。
在半导体器件2中，向有源区域1a选择地注入氢，进行热处理。即，在半导体器件2中，在有源区域1a中，半导体区13n具有第1部分11n和第2部分12n。在周边区域1p中，半导体区13n不具有第1部分11n。在周边区域1p中，半导体区13n由第2部分12n构成。
在周边区域1p中，半导体区13n的杂质浓度与半导体区13p的杂质浓度在Z方向上均衡。因此，在周边区域1p中，半导体区13n与半导体区13p的接合部的电场强度在深度方向上成为恒定的值。换言之，在半导体器件2的截止时，半导体区13n中延伸的空乏层的长度与半导体区13p中延伸的空乏层的长度变得相同。因此，在半导体器件2中，与半导体器件1相比截止时的周边区域1p的耐压进一步提高。
（第3实施方式）
图4是示出第3实施方式的半导体器件的示意性的剖面图。
在图4左边示出半导体器件3截止时的有源区域1a中的深度与电场强度的关系。在图4右边示出半导体器件3截止时的周边区域1p中的深度与电场强度的关系。
在半导体器件3中，向周边区域1p选择地注入氢，进行热处理。即，在半导体器件3中，在周边区域1p中，半导体区13n具有第1部分11n和第2部分12n。在有源区域1a中，半导体区13n不具有第1部分11n。在有源区域1a中，半导体区13n由第2部分12n构成。
上述的空穴电流容易停留在周边区域1p。因为在周边区域1p中没有能够排出空穴电流的源极电极51。因此，在半导体器件3中，作为在周边区域1p尽快消除空穴的方法，使周边区域1p含有氢。由此，在周边区域1p中第1部分11n中的空穴的寿命缩短。其结果，实现了周边区域1p处具有高的恢复电流耐量的半导体器件3。
（第4实施方式）
从漏极侧注入的氢，除了被注入半导体区13n以外，还被注入半导体区13p。然后进行热处理。因此，有时在注入氢之后，半导体区13p中包含的p型杂质被氢抵消，半导体区13p的杂质浓度降低。
在这样的情况下，以半导体区13p的杂质浓度分布越靠近漏极侧越浓的方式预先调整半导体区13p的杂质浓度即可。
另外，在实施方式中，在说“在部位B上设置部位A”时的“在…上”，除了用于指部位A与部位B接触地将部位A设置在部位B上的情况以外，有时也用于指在部位A与部位B不接触地将部位A设置在部位B的上方的情况。另外，“在部位B上设置部位A”，有时也适用于在部位A和部位B反转从而部位A位于部位B之下的情况、部位A和部位B在横向上并排的情况。这是因为，即使旋转实施方式中的半导体器件，半导体器件的结构在旋转前后并不变化。
以上，参照具体例说明了实施方式。但是，实施方式不限于这些具体例。即，本领域普通技术人员可以对这些具体例进行适当设计变更，只要具有实施方式的特征，就包含在实施方式的范围内。上述的各具体例具有的各要素和其配置、材料、条件、形状、尺寸等不限于例示出的情况，可以适当变更。
另外，上述的各实施方式具有的各要素，在技术上允许的前提下可以复合，将这些组合后的方案只要具有实施方式的特征，就包含在实施方式的范围内。此外，在实施方式的思想范畴内，本领域普通技术人员可以想到各种的变更例和修正例，这些变更例和修正例也属于实施方式的范围。
虽然说明了本发明的几个实施方式，但这些实施方式都是作为例子提出的，并非用来限定本发明的范围。这些新的实施方式可以以其它的各种方式实施，在不脱离发明的主要构思的范围内，可以进行各种省略、改写、变更。这些实施方式及其变形都包含在发明的范围和主要构思内，且包含在权利要求书记载的发明及其等价的范围内。

Claims (4)

1.一种半导体器件，其特征在于具有：
第1电极；
与上述第1电极对置的第2电极；
第1半导体层，具有在与从上述第1电极朝着上述第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在上述第1电极上；
第2导电类型的第2半导体层，设置在上述第1半导体层上，与上述第2半导体区相接；
第1导电类型的第3半导体层，在第1区域中，设置在上述第2半导体层上，与上述第2电极连接；以及
第3电极，在上述第1区域中，隔着绝缘膜与上述第2半导体层相接，且
在上述第1区域和第2区域中，上述第1半导体区包含：位于上述第1电极侧且含有氢的第1部分和被上述第1部分和上述第2半导体层夹着且具有比上述第1部分低的杂质浓度的第2部分。
2.一种半导体器件，其特征在于具有：
第1电极；
与上述第1电极对置的第2电极；
第1半导体层，具有在与从上述第1电极朝着上述第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在上述第1电极上；
第2导电类型的第2半导体层，设置在上述第1半导体层上，与上述第2半导体区相接；
第1导电类型的第3半导体层，在第1区域中，设置在上述第2半导体层上，与上述第2电极连接；以及
第3电极，在上述第1区域中，隔着绝缘膜与上述第2半导体层相接，且
在上述第1区域中，上述第1半导体区包含：位于上述第1电极侧且含有氢的第1部分和被上述第1部分和上述第2半导体层夹着且具有比上述第1部分低的杂质浓度的第2部分。
3.如权利要求2所述的半导体器件，其特征在于：
在包围上述第1区域的第2区域中，上述第1半导体区包含：位于上述第1电极侧且含有氢的第1部分和被上述第1部分和上述第2半导体层夹着且具有比上述第1部分低的杂质浓度的第2部分。
4.一种半导体器件，其特征在于，具有：
第1电极；
与上述第1电极对置的第2电极；
第1半导体层，具有在与从上述第1电极朝着上述第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在上述第1电极上；
第2导电类型的第2半导体层，设置在上述第1半导体层上，与上述第2半导体区相接；
第1导电类型的第3半导体层，在第1区域中，设置在上述第2半导体层上，与上述第2电极连接；以及
第3电极，在上述第1区域中，隔着绝缘膜与上述第2半导体层相接，且
在包围上述第1区域的第2区域中，上述第1半导体区包含：位于上述第1电极侧且含有氢的第1部分和被上述第1部分和上述第2半导体层夹着且具有比上述第1部分低的杂质浓度的第2部分。
CN201310606199.8A 2013-07-11 2013-11-25 半导体器件 Pending CN104282755A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-145372 2013-07-11
JP2013145372A JP2015018951A (ja) 2013-07-11 2013-07-11 半導体装置

Publications (1)

Publication Number Publication Date
CN104282755A true CN104282755A (zh) 2015-01-14

Family

ID=52257464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310606199.8A Pending CN104282755A (zh) 2013-07-11 2013-11-25 半导体器件

Country Status (3)

Country Link
US (1) US20150014826A1 (zh)
JP (1) JP2015018951A (zh)
CN (1) CN104282755A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496334B2 (en) 2015-03-16 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584062B2 (ja) * 2014-10-27 2019-10-02 キヤノン株式会社 再生産方法
CN106129108B (zh) * 2016-08-29 2023-08-22 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967374B1 (en) * 2004-07-07 2005-11-22 Kabushiki Kaisha Toshiba Power semiconductor device
US20080246096A1 (en) * 2007-04-03 2008-10-09 Denso Corporation Semiconductor device including schottky barrier diode and method of manufacturing the same
CN101983431A (zh) * 2008-03-31 2011-03-02 三菱电机株式会社 半导体装置
CN102473705A (zh) * 2010-04-02 2012-05-23 丰田自动车株式会社 半导体装置
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP3925319B2 (ja) * 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
JP5135759B2 (ja) * 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法
CN103762243B (zh) * 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
WO2011007560A1 (en) * 2009-07-15 2011-01-20 Fuji Electric Systems Co., Ltd. Super-junction semiconductor device
JP5532758B2 (ja) * 2009-08-31 2014-06-25 富士電機株式会社 半導体装置の製造方法および半導体装置
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP5959162B2 (ja) * 2011-06-09 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE102012201911B4 (de) * 2012-02-09 2022-09-22 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
JP5863574B2 (ja) * 2012-06-20 2016-02-16 株式会社東芝 半導体装置
US8866221B2 (en) * 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US9184277B2 (en) * 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US20140231928A1 (en) * 2013-02-18 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with an Edge Area Having a Reverse Blocking Capability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967374B1 (en) * 2004-07-07 2005-11-22 Kabushiki Kaisha Toshiba Power semiconductor device
US20080246096A1 (en) * 2007-04-03 2008-10-09 Denso Corporation Semiconductor device including schottky barrier diode and method of manufacturing the same
CN101983431A (zh) * 2008-03-31 2011-03-02 三菱电机株式会社 半导体装置
CN102473705A (zh) * 2010-04-02 2012-05-23 丰田自动车株式会社 半导体装置
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496334B2 (en) 2015-03-16 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20150014826A1 (en) 2015-01-15
JP2015018951A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
CN100474616C (zh) 具有增加的导通电阻的沟槽mosfet器件
CN103828058B (zh) 包括垂直半导体元件的半导体器件
TWI602300B (zh) 超接面半導體裝置及製造其之方法
CN105977290A (zh) 半导体器件、集成电路和制造半导体器件的方法
CN103489913A (zh) 半导体装置及其制造方法
CN103348478A (zh) 碳化硅半导体器件及其制造方法
JP2009259896A (ja) 炭化珪素半導体装置の製造方法
CN101752421A (zh) 半导体器件及其制造方法
KR102068842B1 (ko) 반도체 전력소자
JP2020141130A (ja) 炭化珪素半導体装置およびその製造方法
CN105321819B (zh) 半导体装置的制造方法
CN103548147A (zh) 横向半导体器件
US7405128B1 (en) Dotted channel MOSFET and method
CN104637821A (zh) 超级结器件的制造方法
US9123549B2 (en) Semiconductor device
CN109786464A (zh) 具有缓冲区的半导体器件
JP2019521529A (ja) パワーデバイス及びその製造方法
CN109923663A (zh) 半导体装置
CN100463122C (zh) 具有低导通电阻的高电压功率mosfet
CN108231593A (zh) 开关元件的制造方法
CN104282755A (zh) 半导体器件
JP4990140B2 (ja) パワー半導体デバイス
JP7127389B2 (ja) 炭化珪素半導体装置
CN106252413A (zh) 具有改进的雪崩击穿特性的晶体管
CN105793987A (zh) 沟槽栅极沟槽场板半垂直半横向mosfet

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114