CN103035676A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103035676A
CN103035676A CN2012103709203A CN201210370920A CN103035676A CN 103035676 A CN103035676 A CN 103035676A CN 2012103709203 A CN2012103709203 A CN 2012103709203A CN 201210370920 A CN201210370920 A CN 201210370920A CN 103035676 A CN103035676 A CN 103035676A
Authority
CN
China
Prior art keywords
layer
hydrogen ion
drift layer
semiconductor device
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103709203A
Other languages
English (en)
Inventor
山崎信也
亀山悟
坂根仁
伊藤成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103035676A publication Critical patent/CN103035676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，半导体装置包括半导体衬底，半导体衬底包括：n型漂移层；在漂移层的上表面侧上的p型主体层；以及在漂移层的下表面侧上的高杂质n层。高杂质n层包括作为掺杂剂的氢离子施主，并且高杂质n层具有比漂移层更高浓度的n型杂质。在漂移层的一部分和高杂质n层中形成包括作为寿命扼杀剂的晶体缺陷的寿命控制区域。施主峰值位置与缺陷峰值位置邻近或相同，施主峰值位置为在半导体衬底的深度方向上高杂质n层中氢离子施主浓度最高的位置，缺陷峰值位置为在半导体衬底的深度方向上寿命控制区域中晶体缺陷浓度最高的位置。在寿命控制区域的缺陷峰值位置中的晶体缺陷浓度为1×1012原子/立方厘米以上。

Description

半导体装置及其制造方法
交叉引用
本申请要求2011年9月28日提交的申请号为No.2011-213006的日本专利申请的优先权，该专利申请的内容特此通过引用合并到本申请中。
技术领域
本教导涉及一种半导体装置及其制造方法。
背景技术
在半导体装置中，为了控制载流子的寿命，有时在半导体衬底上形成具有局部形成的晶体缺陷的区域（在本说明书中，以下称为寿命控制区域）。例如，公开号为No.H9-121052的日本专利申请公开了一种用于在绝缘栅型双极晶体管（IGBT）的漂移层或者集电极层中形成寿命控制区域以减少IGBT的关断时间和关断损耗的技术。通过将诸如氢离子或者氦离子的轻离子植入IGBT的漂移层或者集电极层来形成寿命控制区域。
在IGBT中，有时在漂移层与集电极层之间形成缓冲层。通常通过将杂质离子植入漂移层来形成缓冲层。例如，在n型漂移层和n型缓冲层的情况下，通过植入磷离子、砷离子等来形成缓冲层。在公开号为No.H9-121052的日本专利申请中，通过在半导体衬底上形成漂移层和缓冲层之后，将诸如氢离子或者氦离子的轻离子辐射到半导体衬底的IGBT的漂移层中来形成寿命控制区域。
此外，公开号为No.2001-160559的日本专利申请描述了一种通过以1MeV以下的加速能量将氢离子辐射至n型漂移层并且接着在低温下执行退火来形成缓冲层的方法。在公开号为No.2001-160559的日本专利申请中，因为氢离子的加速能量被设定的较低，所以即使能够形成缓冲层也不能形成寿命控制区域。
在公开号为No.H9-121052的日本专利申请的情况下，制造诸如缓冲层的高浓度n层和形成寿命控制区域被常规地作为单独的处理执行。在公开号为No.2001-160559的日本专利申请中，为了制造缓冲层而辐射氢离子。然而，其既未明示也未暗示通过利用用于制造缓冲层的氢离子的辐射来形成寿命控制区域。如在公开号为No.2001-160559的日本专利申请的情况下，当以1MeV以下的加速能量辐射氢离子时，即使保留晶体缺陷，晶体缺陷的浓度也很低。因此，晶体缺陷不能充分起到寿命扼杀剂的作用并且无法有利于改善半导体装置的特性。
发明内容
本发明人发现，当在寿命控制区域中的晶体缺陷峰值位置处的晶体缺陷的浓度为1×1012原子/立方厘米以上时能够有助于改善半导体装置的开关特性。本发明人还发现，通过以2MeV以上的加速能量将氢离子辐射至半导体衬底并且随后将氢离子转换成施主，能够在半导体衬底中形成其中晶体峰值位置处的晶体缺陷的浓度为1×1012原子/立方厘米以上的寿命控制区域。
在本教导的一个方案中，一种半导体装置可以包括：n型漂移层；在所述漂移层的上表面侧上的p型主体层；以及在所述漂移层的下表面侧上的高杂质n层，所述高杂质n层包括作为掺杂剂的氢离子施主，并且所述高杂质n层具有比所述漂移层更高浓度的n型杂质。在所述漂移层的一部分和所述高杂质n层中形成包括作为寿命扼杀剂的晶体缺陷的寿命控制区域。施主峰值位置与缺陷峰值位置邻近或相同，所述施主峰值位置为在所述半导体衬底的深度方向上所述高杂质n层中氢离子施主浓度最高的位置，所述缺陷峰值位置为在所述半导体衬底的深度方向上所述寿命控制区域中晶体缺陷浓度最高的位置。在所述寿命控制区域的所述缺陷峰值位置中的所述晶体缺陷浓度为1×1012原子/立方厘米以上。
在如上所述的半导体装置中，所述寿命控制区域的所述晶体缺陷是通过在形成所述高杂质n层时所辐射的氢离子而形成的。因此，施主峰值位置与缺陷峰值位置邻近或相同，所述施主峰值位置为在所述半导体衬底的深度方向上所述高杂质n层中氢离子施主浓度最高的位置，所述缺陷峰值位置为在所述半导体衬底的深度方向上所述寿命控制区域中晶体缺陷浓度最高的位置。此外，在所述寿命控制区域的所述缺陷峰值位置中的所述晶体缺陷浓度为1×1012原子/立方厘米以上，并且具有能够改善所述半导体装置的特性的晶体缺陷浓度分布。根据如上所述的半导体装置，能够通过利用制造所述高杂质n层的工艺来形成有效地改善所述半导体装置的特性的所述寿命控制区域。
附图说明
图1是根据第一实施例的半导体装置的横截面视图。
图2是图示出晶体缺陷形成率与氢离子辐射的加速能量之间的关系的图。
图3是图示出氢离子至施主的转换率与缺陷浓度/氢离子浓度之间的关系的图。
图4是图示出开关损耗与氢离子辐射的加速能量之间的关系的图。
图5是图示出氢离子施主的浓度分布的半最大值全宽度与氢离子辐射的加速能量之间的关系的图。
图6是图示出模拟中使用的二极管的图。
图7是图6所示的二极管的能级图。
图8是图示出模拟结果的图。
图9是图示出模拟结果的图。
图10是图示出制造根据第一实施例的半导体装置的方法的图。
图11是图示出制造根据第一实施例的半导体装置的方法的图。
图12是图示出制造根据第一实施例的半导体装置的方法的图。
图13是图示出由在辐射过程中辐射的氢离子形成的一定量晶体缺陷在半导体衬底的深度方向的分布的图。
图14是图示出根据第一实施例的半导体装置的晶体缺陷浓度分布和氢离子施主浓度分布的图。
图15是图示出根据第一实施例的半导体装置和根据常规示例的半导体装置在关断期间的电流值和电压值的图。
图16是图示出根据第一实施例的半导体装置关断时的氢离子施主浓度分布和电场强度的图。
图17是图示出根据第一实施例的半导体装置的载流子浓度分布和载流子寿命分布的图。
图18是图示出半导体装置的快速回弹现象的图。
图19是图示出集电极-发射极击穿电压与半导体装置的瑕疵深度之间的关系的图。
图20是图示出制造根据变型例的半导体装置的方法的图。
图21是图示出根据变型例的半导体装置的晶体缺陷浓度分布和氢离子施主浓度分布的图。
图22是图示出根据变型例的半导体装置的横截面视图。
图23是图示出根据第二实施例的半导体装置的横截面视图。
图24是图示出根据第二实施例的半导体装置的晶体缺陷浓度分布和氢离子施主浓度分布的图。
图25是图示出根据第二实施例的半导体装置的晶体缺陷浓度分布和氢离子施主浓度分布的图。
图26是图示出根据在第二实施例的半导体装置和根据常规示例的半导体装置的二极管反向恢复时的电流值和电压值的图。
具体实施方式
本说明书中公开的半导体装置适用于包括这样的半导体衬底的半导体装置，所述半导体衬底包括：n型漂移层；在漂移层的上表面侧上的p型主体层；以及在漂移层的下表面上的高杂质n层，高杂质n层具有比漂移层更高浓度的n型杂质。尽管未特别指出，半导体装置例如可以是二极管、包括缓冲层的IGBT或者在其中IGBT和续流二极管形成在同一个半导体衬底上的RC-IGBT。
当半导体装置是二极管时，高杂质n层和主体层分别作用为二极管的阴极和阳极。
当半导体装置是IGBT时，高杂质n层是缓冲层。p型集电极层形成在半导体衬底的下表面（即缓冲层的下表面侧）上。n型发射极层形成在主体层的上表面的一部分中。主体层和发射极层暴露在半导体衬底的上表面处。在主体层的将发射极层和漂移层彼此隔离的部分处与主体层接触的绝缘栅形成在半导体衬底的上表面侧。IGBT可以是场终止（FS）（field-stop）型IGBT或者穿透（PT）型IGBT。
当半导体装置是在其中IGBT和续流二极管形成在同一个半导体衬底上的RC-IGBT时，集电极层或者阴极层形成在半导体衬底的下表面（即，漂移层的下表面侧）上。有时缓冲层可以形成在集电极层与漂移层之间或者形成在阴极层与漂移层之间。缓冲层和阴极层对应于高杂质n层。主体层形成在半导体衬底的上表面（即，漂移层的上表面侧）上。发射极层形成在主体层的上表面的一部分中。主体层和发射极层暴露在半导体衬底的上表面处。在主体层的将发射极层和漂移层彼此隔离的部分处与主体层接触的栅电极形成在半导体衬底的上表面侧。RC-IGBT可以是这样的半导体装置：该半导体装置包括其中形成有二极管元件的二极管区域以及其中形成有IGBT元件的IGBT区域，其中二极管区域与IGBT区域彼此分离。可替代地是，RC-IGBT可以是这样的半导体装置：该半导体装置中半导体衬底的上表面侧具有相同的结构，半导体衬底的下表面侧被构造为集电极层或者阴极层，并且二极管和IGBT元件共存。
用于制造本说明书公开的半导体装置的方法包括：制备、辐射以及激活，作为形成高杂质n层和晶体缺陷的步骤。在制备过程中，制备包括漂移层的半导体晶片。在辐射过程中，将氢离子辐射至半导体晶片以形成晶体缺陷。在激活过程中，激活在辐射中所辐射的氢离子以形成高杂质n层，以及将在辐射中形成的晶体缺陷的至少部分留在半导体晶片中（例如，在漂移层的一部分以及高杂质n层中）。按此顺序执行制备、辐射和激活，并且可以在其间执行其他步骤（例如，晶片清洗或者离子植入）。
第一实施例
半导体装置
如图1所示的半导体装置10是包括作为高杂质n层的缓冲层102的IGBT。半导体装置10包括半导体衬底100、设置在半导体衬底100的上表面上的发射极电极121以及设置在半导体衬底100的下表面上的集电极电极122。IGBT形成在半导体衬底100上。半导体衬底100从半导体衬底100的下表面侧起依次包括：p型集电极层101、n型缓冲层102、n型漂移层103、p型主体层104、n型发射极层105以及p型主体接触层106。主体层104将发射极层105和主体接触层106与漂移层103隔离。半导体衬底100进一步包括与位于发射极层105与漂移层103之间的主体层104接触的绝缘栅110。每个绝缘栅110均包括：沟槽111、形成在沟槽111的内壁上的绝缘膜112以及被绝缘膜112覆盖并且形成在沟槽111的内侧的栅电极113。
集电极层101和主体接触层106具有比主体层104更高浓度的p型杂质。缓冲层102设置在漂移层103与集电极层101之间，并且具有比漂移层103更高浓度的n型杂质。缓冲层102包括氢离子施主。具有高浓度晶体缺陷的寿命控制区域2形成在缓冲层102和漂移层103中。缓冲层102的氢离子施主浓度在1×1014和1×1016原子/立方厘米之间是有利的。寿命控制区域2形成在漂移层103的缓冲层侧的一部分和整个缓冲层102中。寿命控制区域2包括：包括在漂移层103中的区域2a和包括在缓冲层102中的区域2b。寿命控制区域2在半导体衬底100的深度方向上的宽度大于缓冲层102在半导体衬底100的深度方向上的宽度（对应于缓冲层102的厚度）。寿命控制区域2的平均晶体缺陷浓度远大于漂移层103的不包括在寿命控制区域2中的部分的晶体缺陷浓度。晶体缺陷浓度的峰值包括在寿命控制区域2中。寿命控制区域2的晶体缺陷峰值浓度为1×1012原子/立方厘米以上。因此，寿命控制区域2能够充分产生改善半导体装置10的特性的效果（例如，减少开关损耗）。调整寿命控制区域2中的晶体缺陷浓度和晶体缺陷量，以使寿命控制区域2中的载流子（例如，作为少数载流子的空穴）的寿命为漂移层103的不包括在寿命控制区域2中的部分中的载流子的寿命的1/1000以上和1/10以下。此外，缓冲层102在半导体衬底100的深度方向上的宽度D为2μm以上和70μm以下。
制造半导体装置的方法
将集中在形成缓冲层102和寿命控制区域2的步骤上来描述制造半导体装置10的方法。因为半导体装置10的其他部件能够使用常规已知的方法形成，所以将省略其描述。形成缓冲层102和寿命控制区域2的步骤包括制备、辐射以及激活。在制备过程中，制备包括漂移层103的半导体晶片。在辐射过程中，将氢离子辐射至半导体晶片以形成晶体缺陷。在激活过程中，激活在辐射过程中所辐射的氢离子。于是，形成缓冲层102并且同时在辐射过程中形成的晶体缺陷中的至少部分留在漂移层103的部分和缓冲层102中。
现在将更加详细地描述在辐射过程中的氢离子的加速能量。在辐射过程中，通过以2MeV以上的加速能量将氢离子辐射至半导体衬底的漂移层来形成晶体缺陷。如图2所示，在辐射过程中对氢离子进行辐射的加速能量（由图2中的横坐标表示）越大，作为形成晶体缺陷的比率的缺陷形成率（由图2中的纵坐标表示）则越大。换句话说，氢离子的加速能量越大，“缺陷浓度/氢离子浓度”，即晶体缺陷浓度与氢离子浓度之间的比例，则越大。
在激活过程中，通过退火等来激活在辐射中所辐射的氢离子。假设氢离子被转换成由被辐射的氢离子、半导体衬底中的硅（Si）以及通过氢离子的辐射而形成的晶体缺陷共同组成的施主。如图3所示，“缺陷浓度/氢离子浓度（由图3中的横坐标表示）”越大，氢离子转换成施主的转换率（由图3中的纵坐标表示）则越大。如图2所示，在辐射过程中所辐射的氢离子的加速能量越大，“缺陷浓度/氢离子浓度”则越大。因此，加速能量越大，氢离子转换成施主的转换率则越大。
此外，在辐射中所辐射的氢离子的加速能量越大，寿命控制区域2中的晶体缺陷的峰值浓度则越大。为了寿命控制区域2能产生减小半导体装置10的开关损耗的效果，要求寿命控制区域2的晶体缺陷的峰值浓度为1×1012原子/立方厘米以上。在辐射过程中，当以2MeV以上的加速能量辐射氢离子时，寿命控制区域2的晶体缺陷峰值浓度为1×1012原子/立方厘米。如图4所示，当被辐射的氢离子的加速能量的值为2MeV以上时（换句话说，当晶体缺陷峰值浓度为1×1012原子/立方厘米以上时），加速能量（由图4中的横坐标表示）越大，寿命控制区域2减少开关损耗的效果（由图4中的纵坐标表示）则越好。另一方面，当被辐射的氢离子的加速能量的值小于2MeV时（换句话说，当晶体缺陷峰值浓度小于1×1012原子/立方厘米时），无法产生减少开关损耗的效果。
此外，如图5所示，在辐射过程中对氢离子进行辐射的加速能量（由图5中的横坐标表示）越大，已经被转换成施主的氢离子浓度的半最大值全宽度（FWHM）（由图5中的纵坐标表示）则越大。例如，当氢离子的加速能量大约为2MeV、4MeV、8MeV和20MeV时，被转换成施主的氢离子浓度的FWHM相应地为2μm、7μm、20μm和70μm。换句话说，被辐射的氢离子的加速能量越大，通过将氢离子转换成施主来形成的缓冲层102的厚度则越大。因此，不需要执行在高温（大约900摄氏度）下退火等操作，通常在这样的高温下执行这样的退火等是为了保证缓冲层102的厚度。例如，当所辐射的氢离子的加速能量的值为2MeV以上时，能够通过在200摄氏度以上和500摄氏度以下的晶片温度下执行退火来形成具有2μm以上厚度的缓冲层102。
图6至图9是示出用其上形成有二极管元件的半导体装置来执行的模拟的结果的图。如图6所示，使用包括这样的半导体衬底的二极管40来进行模拟：所述半导体衬底包括p型半导体层41和n型半导体层42，并且其中晶体缺陷形成在区域43中。图7示出二极管40的能带隙结构。费米级Ei位于导电带Ec与价带Ev之间的禁带中。如图7所示，晶体缺陷的级4略微大于费米级。在模拟中，通过使晶体峰值浓度变化来研究晶体缺陷峰值浓度与二极管40的开关特性之间的关系。模拟的结果如图8所示。图8所示的绘制点分别代表1×1011原子/立方厘米、1×1012原子/立方厘米、1×1013原子/立方厘米、1×1014原子/立方厘米、1×1015原子/立方厘米、1×1016原子/立方厘米和1×1017原子/立方厘米的二极管40的晶体缺陷峰值浓度。如图8所示，已经发现，当二极管40的晶体缺陷峰值浓度为1×1012原子/立方厘米以上时，晶体缺陷峰值浓度越高，二极管40的反向恢复时间trr则越短。此外，图9示出执行关于氢离子在辐射过程中被辐射的加速能量和通过辐射过程在二极管40中形成的半导体装置的晶体缺陷的峰值浓度的模拟结果。如图9所示，加速能量越大，晶体缺陷的峰值浓度则越大。如果加速能量在2MeV以上，则晶体缺陷峰值浓度能够设定为1×1012原子/立方厘米以上。因为二极管40的反向恢复时间trr越短，二极管的开关损耗（有时简称为SW损耗）则越小，所以能够从如图8和图9所示的结果获得如图4所示的加速能量与开关损耗之间的关系。
如上所述，在辐射过程中所辐射的氢离子的加速能量为2MeV以上。当氢离子的加速能量为2MeV以上时，通过随后执行激活，能够形成具有减少开关损耗效果的寿命控制区域2，并且同时能够形成具有2μm以上厚度的缓冲层102。更为有利的是，氢离子的加速能量为2MeV以上和20MeV以下。通过以20MeV以下的加速能量来辐射氢离子，能够充分产生寿命控制区域的降低载流子寿命的功能。另一方面，如果加速能量超过20MeV，则增加用于辐射氢离子的设备的负荷，导致更高的制造成本。
下面，将参照图10至图14更加详细地描述半导体装置10的制造方法的示例。如图10所示，在制备过程中，制备包括漂移层103和与漂移层103的下表面接触的集电极层101的半导体衬底300。虽然在图10中省略了在相对于漂移层103的上表面侧上的半导体衬底300的结构，但是图1中所示的半导体装置10的相应部件形成在漂移层103的上表面上。当将n型半导体晶片用作漂移层103时，能够通过在n型半导体晶片上执行离子植入等来形成集电极层、主体层等的结构。此外，当将p型半导体晶片用作集电极层101时，可以通过将作为漂移层103的n型外延层形成在p型半导体晶片的上表面上并且接着在外延层上执行离子植入等来形成主体层等的结构。
如图10所示，在辐射过程中，经由吸收器150以2MeV以上的加速能量将氢离子辐射到漂移层103的在集电极层101的一侧的区域。图10图示出从半导体300的上表面侧辐射氢离子的情况。有利的是，使用能够相对容易地获得高加速能量的加速器来辐射氢离子。例如，能够有利地使用回旋加速器。将辐射位置（即，氢离子的平均停止位置）设定在距离集电极层101的上表面的距离为X（X≥0）的位置处。能够通过调整被辐射氢离子的加速能量和吸收器150的厚度来将辐射位置调整至预定的位置。有利的是，氢离子的辐射水平为5×1013cm-2以上和1×1016cm-2以下。
因此，如图11所示，能够形成在其中辐射氢离子的离子层142和在其中形成晶体缺陷的区域22以使离子层142和区域22与集电极层101的上表面侧形成接触。区域22包括：包括在漂移层103中的区域22a和包括在离子层142中的区域22b。晶体缺陷浓度的峰值位于区域22b中。
如图12所示，在激活过程中，为了形成缓冲层102，激活在辐射过程中被辐射的氢离子以将该氢离子转换成氢离子施主。在激活过程中，通过对半导体衬底300进行退火来激活氢离子。退火包括在氮环境中在200摄氏度以上和500摄氏度以下范围的温度下进行加热。通过执行退火，产生由通过辐射氢离子形成的晶体缺陷、氢离子和硅（Si）组成的组合物，并且将氢离子转换成施主。因此，如图12所示，能够在集电极层101和漂移层103之间形成缓冲层。此外，在执行退火之后，在辐射过程中形成的晶体缺陷留在缓冲层102和漂移层103中。因此，如图12所示，在缓冲层102中以及漂移层103的在集电极层101的一侧的一部分中形成寿命控制区域2。
如图13所示，在辐射过程中被辐射的氢离子的量在深度方向上具有对称模式，中央为氢离子量的峰值位置。如果以P标记由纵坐标表示的氢离子量的峰值，则在半导体衬底的深度方向上具有P/2以上的氢离子量的区域的宽度可以以d标记。换句话说，以d标记如图13所示的波形的FWHM。图10和图11所示的辐射位置X被设定为使其满足X<d/2。如图11所示，离子层142从辐射位置X向半导体衬底的上表面侧延伸d/2的距离。通过将辐射位置X设定为使其满足X<d/2，能够形成与集电极层101接触的具有P/2以上的氢离子量的离子层142。
并且，通过调整辐射期间的氢离子的辐射条件（例如，氢离子的辐射水平、加速能量等）和调整激活期间的退火条件（例如，退火温度、加热方法等），能够调整氢离子施主的浓度分布曲线和晶体缺陷的浓度分布曲线的峰值位置、峰值浓度、FHWM等。此外，如有必要能够在两个以上阶段中执行氢离子的辐射。当在两个以上阶段中执行氢离子的辐射时，可以在辐射阶段之间改变辐射位置和辐射方向。
图14是在其中绘出在辐射位置X被设定为0的情况下（在图10中，当集电极层101与漂移层103之间的交接处的位置被设定为氢离子的辐射位置时），相对于距半导体衬底300的上表面的距离绘制晶体缺陷浓度的分布和氢离子施主浓度的分布的图。晶体缺陷浓度通过由附图标记81标记的虚线来表示，并且氢离子施主浓度通过由附图标记91标记的实线来表示。距离D1与距离E1之间的区域为集电极层101。距离B1与距离D1之间的区域为缓冲层102。比距离B1窄的区域（在半导体衬底300的上表面侧）是漂移层103。当从半导体衬底300的上表面侧将氢离子辐射至距离D1的位置时，能够根据由加速能量确定的FWHM来获得在距离D1与距离C1之间描绘出的氢离子施主浓度的类高斯分布。该分布与辐射氢离子时形成的氢离子的浓度分布一致。在距离C1与距离B1之间的区域中，氢离子施主分布得比在距离D1与距离C1之间的区域中分布得更加平缓。氢离子施主在距离C1与距离B1之间的区域中分布得更加平缓是由于由在激活过程中的诸如退火的激活操作造成的氢离子的扩散。晶体缺陷散布在距离A1与距离E1之间的区域中。因为以2MeV以上的高加速能量执行氢离子的辐射，所以即使在氢离子穿过的区域中也容易形成晶体缺陷。因此，晶体缺陷在诸如图14所示的宽范围中平缓地分布。
在距离C1与D1距离之间的区域具有高氢离子施主浓度并且当对半导体装置10施加高电压时有效地抑制电场的迅速扩展。在距离C1与距离D1之间的区域连续于具有平缓分布的在距离B1与距离C1之间的区域，并且具有使得电场的整体散布更加平缓并且使载流子在关断时缓慢地消散的效果。图15示出半导体装置关断时的电流值和电压值。如图15所示，与常规的半导体装置的电压值（附图标记901）相比，具有半导体装置10的电压值（附图标记801）具有诸如图14的施主分布，减小了关断时的浪涌电压。现在将详细描述减小浪涌电压的机械装置。如图16所示，对于具有诸如图14的施主分布的半导体装置10，由在距离B1与距离E1之间的区域中以高浓度分布的氢离子施主（附图标记91）来显著地降低在关断时形成的电场的强度（附图标记821）。此外，如图17所示，在关断时，在距离B1与距离E1之间的区域中载流子浓度（附图标记832）增加。其结果是，留在漂移层103中的载流子迅速消散并且减少了开关损耗。
此外，在距离A1与距离E1之间的区域中，晶体缺陷以D1为峰值位置平缓地分布。晶体缺陷浓度分布具有使得过量植入的电子和空穴消散的效果。如图15所示，与常规的半导体装置的电流值（附图标记902）相比，半导体装置10的电流值（附图标记802）具有诸如图14所示的晶体缺陷浓度分布，减小了关断时的尾电流。其结果是，减少了开关损耗。特别地，在距离A1至距离B1之间的区域中，当形成晶体缺陷时，不形成氢离子施主。因此，在距离A1至距离B1之间的区域中，晶体缺陷具有使得载流子消散的显著效果。因为具有如图14所示的分布的半导体装置具有在其中分布晶体缺陷但是基本上不分布氢离子施主的区域，所以具有如图14所示的分布的半导体装置产生减少开关损耗的显著效果并且能够有利地使用在执行高速开关的应用中。此外，如图17所示，分布在区域中的晶体缺陷的量越大，由附图标记831描绘的该区域中的载流子的寿命则越短。在半导体衬底的具有更多的残留载流子（附图标记832）的下表面侧上载流子具有更短的寿命，并且在半导体衬底的具有更少的残留载流子的上表面侧上载流子具有更长的寿命。换句话说，保留在距离B1至距离E1之间的载流子具有短寿命并且迅速消散。其结果是，减少了开关损耗。
此外，根据本教导的半导体装置还提供了防止接通电压的快速回弹现象的效果。图18示出当半导体装置接通时正常的波形803，以及表示已经发生快速回弹现象的快速回弹波形903。如图18所示，快速回弹波形903表明，当半导体装置10接通时，随着所施加的电压升高，电流开始增加，但是一旦所施加的电压达到特定的开关电压，则暂时地发生随着所施加的电压升高电流值下降（负电阻）的现象。此外，当所施加的电压随后进一步升高并且达到特定的保持电压时，电流再次增加。在根据本教导的半导体装置和制造半导体装置的方法中，辐射氢离子并且将氢离子转换成施主以形成高杂质n层，并且在高杂质n层中以及高杂质n层附近形成寿命控制区域。因此，根据本教导的半导体装置能够产生即使寿命控制区域的晶体缺陷浓度相对低也能够在诸如图11所示的关断期间减小尾电流并且减少开关损耗的效果。对于根据本教导的半导体装置，因为能够相对降低寿命控制区域的晶体缺陷浓度，所以不太可能发生快速回弹现象。
此外，根据如上所述的制造方法，能够将在半导体衬底100的深度方向上的半导体装置10的缓冲层102的宽度D设置为2μm以上和70μm以下。因此，能够抑制由于在半导体装置的下表面上形成的瑕疵而使集电极-发射极击穿电压下降。图19示出当在包括缓冲层的IGBT的下表面（集电极层侧）上形成瑕疵时集电极电极和发射极电极之间的击穿电压（即集电极-发射极击穿电压）。横坐标上越向右，在半导体装置的下表面上形成的瑕疵则越深。标记为试验性示例1的试验数据表示半导体装置10的缓冲层102具有2μm的厚度的情况。标记为比较性示例1的数据表示半导体装置被配置为类似于试验性示例1，除了缓冲层具有1μm的厚度的情况。如图19所示，在比较性示例1中，当在半导体装置的下表面上形成瑕疵时，集电极-发射极击穿电压显著下降。另一方面，在试验性示例1中，当瑕疵的深度在一定深度以下时，集电极-发射极击穿电压不下降。对于根据试验性示例1的半导体装置，能够抑制由于在半导体装置的下表面上形成的瑕疵导致的集电极-发射极击穿电压下降。尽管缓冲层102越厚，抑制由于在下表面上形成的瑕疵导致的集电极-发射极击穿电压下降的效果越大，但是如果缓冲层102过厚，则在IGBT操作期间的电阻值增加。因此，在半导体衬底100的深度方向上的缓冲层102的宽度D为2μm以上和70μm以下。
虽然以上已经示例并且描述了在辐射过程中从半导体衬底300的上表面侧辐射氢离子的情况（图10），但是如图20所示，氢离子可以选择性地从半导体衬底300的下表面侧辐射。当在辐射过程中从下表面侧辐射氢离子时，可以如图21所示绘制晶体缺陷浓度分布和氢离子施主浓度分布相对于距半导体衬底300的上表面的距离的图。晶体缺陷浓度通过由附图标记82标记的虚线表示，并且氢离子施主浓度通过由附图标记92标记的实线表示。在距离D2和距离E2之间的区域为集电极层101。在距离B2和距离D2之间的区域为缓冲层102。比距离B2窄的区域为漂移层103。当从半导体衬底的上表面侧将氢离子辐射至距离D2的位置时，能够根据由加速能量确定的FWHM来获得在距离D2与距离B2之间描绘出的施主浓度的类高斯分布。该氢离子施主的浓度分布与由辐射氢离子时形成的氢离子的分布一致，并且具有分布在距离B2和距离E2之间并且根据由被辐射的氢离子的加速能量确定的FWHM的类高斯模式。
晶体缺陷散布在距离A2至距离E2之间的区域中并且分布在半导体衬底300的深度方向上比氢离子施主宽的区域中。如图2和图3所示，虽然晶体缺陷的形成率和氢离子转换成施主的转换率取决于氢离子的加速能量，但是在相同的加速能量下晶体缺陷的形成率高于氢离子转换成施主的转换率。例如，在以2MeV的加速能量辐射氢离子的情况下，当对每一个氢离子来说形成30个晶体缺陷时，转换成施主的氢离子大约为每10个氢离子形成一个施主。即使在以少量氢离子辐射的区域中晶体缺陷也具有相对较高的浓度。另一方面，在以少量氢离子辐射的区域中氢离子施主具有相对较低的浓度，有时低至可以忽略不计的程度。其结果是，晶体缺陷变成分布于在半导体衬底的深度方向上比氢离子施主更宽的区域中。
将描述具有如图21所示的分布的半导体装置10的情况。距离B2与距离E2之间的区域具有氢离子施主的高浓度分布，并且当对半导体装置10施加高电压时有效地抑制电场的迅速扩展。此外，氢离子施主在距离B2和距离E2之间的区域中总体呈平缓分布。因此，产生了使得电场平缓地散布并且使得在关断期间载流子缓慢地消散的效果。即使对于具有诸如图21的氢离子施主浓度的半导体装置，也能够以与图14所示的情况相类似的方式产生降低诸如如图15所示的浪涌电压的效果。此外，能够防止诸如图18所示的快速回弹现象。此外，在图21中，在距离A2与距离E2之间的区域中，晶体缺陷以与图10相类似的方式以距离D2为峰值位置平缓地分布。其结果是，能够产生如图15所示的减少尾电流的效果。
并且，缓冲层不限于如图1所示的缓冲层102的情况的具有平坦的上表面和下表面的那些缓冲层。例如，可以采用诸如图22所示的在与漂移层103接触的表面上具有不规则性的缓冲层202。在这种情况下，采用这样的设计：在缓冲层202的较薄部分的深度方向上的宽度y1和在缓冲层202的较厚部分的深度方向上的宽度y2均在关于之前描述的宽度D所示的范围内。寿命控制区域222包括区域222a和区域222b。区域222a包括在漂移层103中，并且区域222b包括在缓冲层202中.
第二实施例
根据本教导的半导体装置不限于IGBT，而是可以替代为二极管、MOSFET和RC-IGBT等。作为一个替代示例，将描述如图23所示的半导体装置50。半导体装置50是包括缓冲层502和作为高杂质n层的阴极层531的RC-IGBT。半导体装置50包括半导体衬底500、设置在半导体衬底500的上表面上的上表面电极521以及设置在半导体衬底500的下表面上的下表面电极522。在半导体衬底500上形成IGBT和二极管。半导体衬底500从半导体衬底500的下表面侧起依次包括：p型集电极层501和n型阴极层531、n型缓冲层502、n型漂移层503、p型主体层504、n型发射极层505以及p型主体接触层506。主体层504将发射极层505和主体接触层506与漂移层503隔离。半导体衬底500进一步包括与位于发射极层505与漂移层503之间的主体层504接触的绝缘栅510。每个绝缘栅510均包括：沟槽511、形成在沟槽511的内壁上的绝缘膜512以及被绝缘膜512覆盖并且形成在沟槽511的内部的栅电极513。缓冲层502设置在漂移层503与集电极层501之间。阴极层531与集电极层501彼此邻近。集电极层501与主体接触层506具有比主体层504更高浓度的p型杂质。缓冲层502具有比漂移层503更高浓度的n型杂质，并且阴极层531具有比缓冲层502更高浓度的n型杂质。缓冲层502包括氢离子施主。具有高浓度的晶体缺陷的寿命控制区域52形成在缓冲层502和漂移层503中。寿命控制区域52包括：包括在漂移层503中的区域52a和包括在缓冲层502中的区域52b。寿命控制区域52的晶体缺陷峰值浓度为1×1012原子/立方厘米以上。
图24和图25是绘制出在半导体装置50的阴极层531形成在下表面的部分中，晶体缺陷浓度的分布和氢离子施主浓度的分布相对于距半导体衬底500的上表面的距离的图。图24示出在辐射过程中以与图10相类似的方式从半导体衬底的上表面侧辐射氢离子的情况下的分布。图25示出在辐射过程中以与图20相类似的方式从半导体衬底的下表面侧辐射氢离子的情况下的分布。并且，在半导体装置50的集电极层501形成在下表面的部分中，晶体缺陷浓度的分布和氢离子施主浓度的分布类似于图14和图21所示的分布。
在图24中，晶体缺陷浓度通过由附图标记83标记的虚线表示，并且氢离子施主浓度通过由附图标记93标记的实线表示。距离D3与距离E3之间的区域为阴极层531。距离B3与距离D3之间的区域为缓冲层502。比距离B3窄的区域为漂移层503。当从半导体衬底500的上表面侧将氢离子辐射至距离D3的位置时，能够根据由加速能量确定的FWHM来获得在距离D3与距离C3之间描绘出的氢离子施主浓度的类高斯分布。该分布与辐射氢离子时形成的氢离子的分布一致。在距离C3与距离B3之间的区域中，氢离子施主分布得比在距离D3与距离C3之间的区域中分布得更加平缓。由于由在激活过程中的诸如退火的激活操作造成的氢离子的扩散，氢离子施主在距离C3与距离B3之间的区域中分布得更加平缓。晶体缺陷散布在距离A3与距离E3之间的区域中。
在图25中，晶体缺陷浓度通过由附图标记84标记的虚线表示，并且氢离子施主浓度通过由附图标记94标记的实线表示。距离D4与距离E4之间的区域为阴极层531。距离B4与距离D4之间的区域为缓冲层502。比距离B4窄的区域为漂移层503。当从半导体衬底500的上表面侧将氢离子辐射至距离D4的位置时，能够根据由加速能量确定的FWHM来获得在距离D4与距离B4之间描绘出的施主浓度的类高斯分布。该氢离子施主的浓度分布与辐射氢离子时形成的氢离子的分布一致，并具有分布在距离B4与距离E4之间且根据由所辐射的氢离子的加速能量确定的FWHM的类高斯模式。晶体缺陷散布在距离A4至距离E4之间的区域中，并且在半导体衬底的深度方向上比氢离子施主分布在更宽的区域中。
图26示出在半导体装置50的二极管的反向恢复期间（在恢复期间）的电流值（附图标记805）和电压值（附图标记804）。为了比较，图26还示出常规半导体装置的电流值（附图标记905）和电压值（附图标记904）。当半导体装置50具有如图24或图25所示的分布时，以与参照图16和图17描述的半导体装置10的情况相类似的方式，通过在距离B3与距离E3之间或者在距离B4与距离E4之间高浓度分布的氢离子施主来减少在关断期间形成的电场的强度。其结果是，如图26所示，减小了二极管的反向恢复期间的恢复浪涌电压。此外，以与参照图17描述的半导体装置10的情况相类似的方式，因为残留载流子在半导体衬底500的下表面侧上聚积，所以能够实现软关断和软恢复。此外，在一区域中分布的晶体缺陷的量越大，在该区域中的载流子的寿命则越短。因此，如图26所示，能够减小恢复电流。并且，在IGBT操作期间半导体装置50的效果和对于作为具有如图14和图21所示的分布的IGBT的半导体装置10的描述一样。此外，能够以与包括作为半导体元件的二极管的半导体装置（例如，仅包括作为半导体元件的二极管的半导体装置）类似的方式产生在如上所述的RC-IGBT的二极管的反向恢复期间的效果。
将描述上述实施例的一些特征。有利地，在上述半导体装置中，高杂质n层在半导体衬底的深度方向上的宽度为2μm以上和70μm以下。
此外，本说明书还公开了制造包括半导体衬底的半导体装置的方法，所述半导体衬底包括n型漂移层、在漂移层的上表面侧的p型主体层以及在漂移层的下表面侧上的高杂质n层，所述高杂质n层包括作为掺杂剂的氢离子施主，并且具有比漂移层更高浓度的n型杂质。所述制造方法包括：制备包括漂移层的半导体晶片；以2MeV以上的加速能量从半导体晶片的集电极层侧的表面将氢离子辐射至半导体晶片的漂移层的集电极层侧的区域以形成晶体缺陷；以及激活所辐射的氢离子以形成高杂质n层并且留下通过在半导体晶片中辐射所形成的晶体缺陷的至少部分。
有利地，在辐射中，以2MeV以上和20MeV以下的加速能量将氢离子辐射至半导体晶片的漂移层。在辐射过程中，可以从半导体晶片的漂移层的下表面侧或者从半导体晶片的漂移层的上表面侧辐射氢离子。有利地，激活过程包括以200摄氏度以上和500摄氏度以下的晶体温度对半导体晶片进行退火。
虽然已经详细描述了本教导的实施例，但是这样的实施例仅仅是说明性的，并且无意限制权利要求的范围。在权利要求的范围内描述的技术包括对上述具体实施例进行的各种变型和变化。
应理解的是，在本说明书和附图中描述的技术元素单独或者在其各种组合中展示了技术有用性，并且不应限于在申请时权利要求中所描述的组合。此外，在本说明书和附图中描述的技术是为了同时实现多个目标，由此通过达到任何一个这样的目标来展示技术有用性。

Claims (8)

1.一种半导体装置，包括：
半导体衬底，其包括：
n型漂移层；
在所述漂移层的上表面侧上的p型主体层；以及
在所述漂移层的下表面侧上的高杂质n层，所述高杂质n层包括作为掺杂剂的氢离子施主，并且所述高杂质n层具有比所述漂移层更高浓度的n型杂质，其中
在所述漂移层的一部分和所述高杂质n层中形成包括作为寿命扼杀剂的晶体缺陷的寿命控制区域，
施主峰值位置与缺陷峰值位置邻近或相同，所述施主峰值位置为在所述半导体衬底的深度方向上所述高杂质n层中氢离子施主浓度最高的位置，所述缺陷峰值位置为在所述半导体衬底的深度方向上所述寿命控制区域中晶体缺陷浓度最高的位置，并且
在所述寿命控制区域的所述缺陷峰值位置中的所述晶体缺陷浓度为1×1012原子/立方厘米以上。
2.根据权利要求1所述的半导体装置，其中
在所述半导体衬底的所述深度方向上的所述高杂质n层的宽度为2μm以上和70μm以下。
3.根据权利要求1或2所述的半导体装置，其中
所述寿命控制区域的所述晶体缺陷是通过以2MeV以上的加速能量将氢离子辐射至所述半导体衬底而形成的，并且
所述高杂质n层中的所述氢离子施主是通过将在形成所述晶体缺陷的过程中所辐射的所述氢离子转换成所述氢离子施主而形成的。
4.一种制造半导体装置的方法，所述半导体装置包括半导体衬底，所述半导体衬底包括：n型漂移层；在所述漂移层的上表面侧上的p型主体层；以及在所述漂移层的下表面侧上的高杂质n层，所述高杂质n层包括作为掺杂剂的氢离子施主，并且所述高杂质n层具有比所述漂移层更高浓度的n型杂质，
所述方法包括：
制备包括所述漂移层的半导体晶片；
以2MeV以上的加速能量将氢离子辐射至所述半导体晶片的所述漂移层以形成晶体缺陷；以及
激活所辐射的所述氢离子以形成所述高杂质n层，并且在所述半导体晶片中留下由所述辐射形成的至少部分所述晶体缺陷。
5.根据权利要求4所述的制造半导体装置的方法，其中
在所述辐射中，以2MeV以上和20MeV以下的加速能量将所述氢离子辐射至所述半导体晶片的所述漂移层。
6.根据权利要求4或5所述的制造半导体装置的方法，其中
所述激活包括在200摄氏度以上和500摄氏度以下的晶片温度下对所述半导体晶片进行退火。
7.根据权利要求4所述的制造半导体装置的方法，其中
在所述辐射中，从所述半导体晶片的所述漂移层的下表面侧辐射所述氢离子。
8.根据权利要求4所述的制造半导体装置的方法，其中
在所述辐射中，从所述半导体晶片的所述漂移层的上表面侧辐射所述氢离子。
CN2012103709203A 2011-09-28 2012-09-28 半导体装置及其制造方法 Pending CN103035676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011213006A JP2013074181A (ja) 2011-09-28 2011-09-28 半導体装置とその製造方法
JP2011-213006 2011-09-28

Publications (1)

Publication Number Publication Date
CN103035676A true CN103035676A (zh) 2013-04-10

Family

ID=47828181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103709203A Pending CN103035676A (zh) 2011-09-28 2012-09-28 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20130075783A1 (zh)
JP (1) JP2013074181A (zh)
CN (1) CN103035676A (zh)
DE (1) DE102012217562A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730356A (zh) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 功率半导体器件背面制造方法
CN104282755A (zh) * 2013-07-11 2015-01-14 株式会社东芝 半导体器件
CN105723513A (zh) * 2013-11-12 2016-06-29 株式会社电装 绝缘栅双极型晶体管及其制造方法
CN106158928A (zh) * 2015-03-25 2016-11-23 三垦电气株式会社 半导体装置及其制造方法
CN107251205A (zh) * 2015-06-17 2017-10-13 富士电机株式会社 半导体装置和半导体装置的制造方法
CN107408576A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108604602A (zh) * 2016-08-12 2018-09-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN109713041A (zh) * 2018-12-27 2019-05-03 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN110504167A (zh) * 2018-05-17 2019-11-26 上海先进半导体制造股份有限公司 绝缘栅双极型晶体管及其制造方法
CN110546767A (zh) * 2017-11-15 2019-12-06 富士电机株式会社 半导体装置
CN110892514A (zh) * 2017-07-19 2020-03-17 三菱电机株式会社 半导体装置的制造方法以及半导体装置
CN111033711A (zh) * 2017-08-24 2020-04-17 住友化学株式会社 半导体层的电性缺陷浓度评价方法以及半导体元件
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法
CN117650162A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
US9627517B2 (en) * 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
US9252292B2 (en) 2013-09-16 2016-02-02 Infineon Technologies Ag Semiconductor device and a method for forming a semiconductor device
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
US9640610B2 (en) * 2014-02-28 2017-05-02 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2015201476A (ja) * 2014-04-04 2015-11-12 三菱電機株式会社 半導体装置およびその製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
US20180151709A1 (en) * 2015-06-01 2018-05-31 Hitachi, Ltd. Semiconductor device, substrate and electrical power conversion device
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017098318A (ja) * 2015-11-19 2017-06-01 三菱電機株式会社 半導体装置およびその製造方法
JP6660611B2 (ja) * 2016-01-15 2020-03-11 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
DE102016114264A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
CN110574146B (zh) * 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
JP7276407B2 (ja) * 2017-11-28 2023-05-18 富士電機株式会社 炭化珪素半導体装置
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN111954926B (zh) * 2018-04-11 2024-04-30 三菱电机株式会社 半导体装置、半导体晶片及半导体装置的制造方法
WO2020080295A1 (ja) * 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
CN111129133B (zh) * 2018-10-30 2021-03-02 比亚迪半导体股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
WO2021232548A1 (zh) * 2020-05-21 2021-11-25 华大半导体有限公司 功率半导体装置及其制备方法
JP2022047844A (ja) * 2020-09-14 2022-03-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2022094415A (ja) * 2020-12-15 2022-06-27 富士電機株式会社 炭化珪素からなるトレンチゲート構造の縦型ｍｏｓｆｅｔ
WO2022265061A1 (ja) * 2021-06-17 2022-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
US20010011745A1 (en) * 1996-11-13 2001-08-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2004039842A (ja) * 2002-07-03 2004-02-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
CN1701439A (zh) * 2003-08-22 2005-11-23 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680820B2 (ja) * 1989-10-16 1994-10-12 株式会社東芝 過電圧保護機能付半導体装置及びその製造方法
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP3282550B2 (ja) * 1996-11-13 2002-05-13 トヨタ自動車株式会社 半導体装置およびその製造方法
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
DE102006055885B4 (de) * 2006-11-27 2018-02-15 Infineon Technologies Austria Ag Verfahren zum Dotieren eines Halbleiterkörpers
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
US8791547B2 (en) * 2008-01-21 2014-07-29 Infineon Technologies Ag Avalanche diode having an enhanced defect concentration level and method of making the same
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2011086883A (ja) * 2009-10-19 2011-04-28 Denso Corp 絶縁ゲートバイポーラトランジスタおよびその設計方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
US20010011745A1 (en) * 1996-11-13 2001-08-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2004039842A (ja) * 2002-07-03 2004-02-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
CN1701439A (zh) * 2003-08-22 2005-11-23 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282755A (zh) * 2013-07-11 2015-01-14 株式会社东芝 半导体器件
CN105723513B (zh) * 2013-11-12 2018-10-23 株式会社电装 绝缘栅双极型晶体管及其制造方法
CN105723513A (zh) * 2013-11-12 2016-06-29 株式会社电装 绝缘栅双极型晶体管及其制造方法
CN103730356A (zh) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 功率半导体器件背面制造方法
CN106158928A (zh) * 2015-03-25 2016-11-23 三垦电气株式会社 半导体装置及其制造方法
CN106158928B (zh) * 2015-03-25 2019-11-29 三垦电气株式会社 半导体装置及其制造方法
CN107251205B (zh) * 2015-06-17 2020-09-25 富士电机株式会社 半导体装置和半导体装置的制造方法
US10629678B2 (en) 2015-06-17 2020-04-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107251205A (zh) * 2015-06-17 2017-10-13 富士电机株式会社 半导体装置和半导体装置的制造方法
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408576A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108604602A (zh) * 2016-08-12 2018-09-28 富士电机株式会社 半导体装置及半导体装置的制造方法
US11094810B2 (en) 2016-08-12 2021-08-17 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN110892514A (zh) * 2017-07-19 2020-03-17 三菱电机株式会社 半导体装置的制造方法以及半导体装置
CN111033711A (zh) * 2017-08-24 2020-04-17 住友化学株式会社 半导体层的电性缺陷浓度评价方法以及半导体元件
CN110546767A (zh) * 2017-11-15 2019-12-06 富士电机株式会社 半导体装置
CN110546767B (zh) * 2017-11-15 2022-07-29 富士电机株式会社 半导体装置
CN110504167A (zh) * 2018-05-17 2019-11-26 上海先进半导体制造股份有限公司 绝缘栅双极型晶体管及其制造方法
CN109713041A (zh) * 2018-12-27 2019-05-03 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN109713041B (zh) * 2018-12-27 2022-05-24 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法
CN117650162A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
DE102012217562A1 (de) 2013-03-28
JP2013074181A (ja) 2013-04-22
US20130075783A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN103035676A (zh) 半导体装置及其制造方法
US10867790B2 (en) Semiconductor device and method for manufacturing the same
US10707321B2 (en) Power device with multiple field stop layers
US7538412B2 (en) Semiconductor device with a field stop zone
JP2003318412A (ja) 半導体装置およびその製造方法
US9887190B2 (en) Semiconductor device and method for manufacturing the same
CN109075213A (zh) 半导体装置
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
US9209027B1 (en) Adjusting the charge carrier lifetime in a bipolar semiconductor device
JP2009141304A (ja) 半導体装置とその製造方法
KR102070959B1 (ko) 파워 소자 및 그 제조방법
JP6639739B2 (ja) 半導体装置
US9673308B2 (en) Semiconductor device manufacturing method
WO2018195698A1 (en) Advanced field stop thyristor structure and manufacture methods
CN114300544A (zh) 一种快恢复二极管及其制作方法
JP2003264288A (ja) 半導体装置
CN113517330A (zh) 垂直功率半导体器件及制造方法
JP2003163357A (ja) 半導体装置およびその製造方法
KR100299912B1 (ko) 절연 게이트 바이폴라 트랜지스터의 제조 방법
CN104465792A (zh) 半导体装置
JP2015090953A (ja) Ｍｏｓ型半導体装置の製造方法
JP7415913B2 (ja) 半導体装置及びその製造方法
JP2003249662A (ja) 半導体装置
JP5446158B2 (ja) 半導体装置及びその製造方法
CN115966615A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410