CN110892514A - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN110892514A
CN110892514A CN201880037604.XA CN201880037604A CN110892514A CN 110892514 A CN110892514 A CN 110892514A CN 201880037604 A CN201880037604 A CN 201880037604A CN 110892514 A CN110892514 A CN 110892514A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor device
field stop
stop layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880037604.XA
Other languages
English (en)
Other versions
CN110892514B (zh
Inventor
清井明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110892514A publication Critical patent/CN110892514A/zh
Application granted granted Critical
Publication of CN110892514B publication Critical patent/CN110892514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

在步骤(T1)中，从半导体基板的背面进行受主离子的注入。在步骤(T2)中，通过进行将半导体基板浸渍到含氢氟酸的药液的湿处理，对半导体基板导入氢原子。在步骤(T3)中，通过对半导体基板的背面照射质子，对半导体基板导入氢原子，并且形成照射缺陷。在步骤(T4)中，通过对半导体基板进行退火处理，氢原子和照射缺陷反应而形成氢关联施主，并且照射缺陷减少。

Description

半导体装置的制造方法以及半导体装置
技术领域
本发明涉及半导体装置的制造方法以及半导体装置，特别涉及具备场阻止层的半导体装置的制造方法和半导体装置。
背景技术
在例如具备绝缘栅型双极性晶体管(Insulated Gate Bipolar Transistor：IGBT)或者二极管等作为功率用半导体元件的半导体装置中，作为针对低损耗化要求的改善对策，有具备场阻止层(Field Stop层)的构造。
场阻止层在位于远离漂移层的耐压主结的一侧的漂移层的内部，被设置成电阻比漂移层低并且相同的导电类型(通常n型)的层。场阻止层在硅晶片的表面侧制造半导体元件等半导体功能层之后形成。因此，作为形成场阻止层时的制约，需要通过不对形成于硅晶片的表面侧的半导体功能层造成恶劣影响的条件形成。
在形成场阻止层时，在导入杂质之后进行热处理。近年来，为了功率器件的节能化，使硅晶片(半导体基板)的厚度变薄。在硅晶片变薄时，有可能由于热处理而硅晶片破裂。因此，为了抑制由于形成场阻止层时的热处理而硅晶片破裂，提出了热处理的温度低的手法。即，提出了通过利用质子照射的施主化而形成场阻止层的手法(专利文献1以及专利文献2)。
在专利文献1中，提出了如下手法：通过热处理使对单晶硅晶片照射质子(氢原子)而生成的照射缺陷恢复，并且在质子的平均射程的位置附近，使照射缺陷和氢原子反应来形成复合缺陷(氢关联施主)，从而形成高浓度的场阻止层。
在专利文献2中，提出了通过从n型半导体基板的背面将质子照射反复进行多次，形成n型的场阻止层的手法。在将质子分别照射多次时，以由于前1次的质子照射残留的照射缺陷的位置为目标，进行接下来的质子照射。由此，对由于前1次的质子照射形成的照射缺陷多的区域供给氢原子，悬空键封端，从而照射缺陷被施主化。其结果，能够在抑制由残留的照射缺陷所致的漏电流的增加的同时，形成具有高浓度的氢关联度施主层的n型的场阻止层。
现有技术文献
专利文献
专利文献1：日本特开2001-160559号公报
专利文献2：日本特开2015-130523号公报
发明内容
在通过质子照射形成场阻止层的手法中，伴随对硅晶片照射质子而在硅晶片产生的照射缺陷在进行退火处理之后也残留成为问题。
本发明是为了解决这样的问题而完成的，一个目的在于提供一种残留的照射缺陷减少的半导体装置的制造方法，另一目的在于提供一种残留的照射缺陷减少的半导体装置。
本发明所涉及的半导体装置的制造方法具有以下的工序。针对具有第1主面以及第2主面且具有第1载流子浓度的第1导电类型的半导体基板，形成在第1主面与第2主面之间进行电流的导通的半导体元件。形成半导体元件的工序具备以下的工序。从半导体基板的第2主面注入受主离子。从半导体基板的第2主面，进行在被注入受主离子的半导体基板的区域内积蓄氢原子的湿处理。从半导体基板的第2主面照射质子。在进行湿处理的工序以及照射质子的工序之后，对半导体基板进行退火处理，从而形成具有比半导体基板的第1载流子浓度高的第2载流子浓度的第1导电类型的场阻止层。
本发明所涉及的半导体装置具备在第1导电类型的半导体基板中的第1主面与第2主面之间进行电流的导通的半导体元件，其中，该半导体装置具备杂质区域和第1导电类型的场阻止层。杂质区域从具有第1载流子浓度的半导体基板的第2主面形成到第1深度。场阻止层从半导体基板中的第1深度的位置形成到比第1深度深的第2深度，具有比半导体基板的第1载流子浓度高的第2载流子浓度。在场阻止层中，在第1深度与第2深度之间有所述第2载流子浓度的最大值。第2载流子浓度呈现从第2载流子浓度的最大值所处的部分朝向第2主面降低的分布。在场阻止层残留的照射缺陷的浓度比半导体基板的第1载流子浓度低。在杂质区域内积蓄有氢原子。
根据本发明所涉及的半导体装置的制造方法，通过进行湿处理和质子照射，能够制造在场阻止层内残留的照射缺陷减少的半导体装置。
根据本发明所涉及的半导体装置，能够减少在场阻止层内残留的照射缺陷。
附图说明
图1是实施方式1所涉及的具备IGBT的半导体装置的剖面图。
图2是在该实施方式中示出半导体装置的制造工序的流程图。
图3是在该实施方式中示出半导体基板的背面侧的扩散层的形成工序的流程图。
图4是在该实施方式中示出进行受主离子的注入和湿处理之后的半导体基板内的硼的分布和氢原子的分布的图。
图5是在该实施方式中包括照射质子之后的半导体基板内的氢原子的分布和照射缺陷的分布的图。
图6是在该实施方式中包括进行退火处理之后的通过半导体基板内的质子照射导入的氢原子的分布和通过湿处理导入的氢原子的分布的图。
图7是在该实施方式中包括设计上的场阻止层的载流子浓度的分布的图。
图8是在该实施方式中包括完成的半导体装置中的场阻止层的载流子浓度的分布的图。
图9是示出实施方式2所涉及的半导体装置中的半导体基板的背面侧的扩散层的形成工序的流程图。
图10是在该实施方式中示出照射氦离子之后的半导体基板内的氢原子的分布和照射缺陷的分布的图。
图11是在该实施方式中包括进行退火处理之后的通过湿处理导入的氢原子的分布的图。
图12是在该实施方式中包括设计上的场阻止层的载流子浓度的分布的图。
图13是在该实施方式中包括完成的半导体装置中的场阻止层的载流子浓度的分布的图。
图14是实施方式3所涉及的具备二极管的半导体装置的剖面图。
图15是在该实施方式中示出半导体基板的背面侧的扩散层的形成工序的流程图。
图16是示出实施方式4所涉及的半导体装置中的半导体基板的背面侧的扩散层的形成工序的流程图。
(符号说明)
1：半导体装置；2a：IGBT；2b：二极管；3：半导体基板；3a：沟槽；5：n-型漂移层；7：p+型接触层；9：p型基极层；11：n+型发射极层；13：栅绝缘膜；15：栅电极；17：层间绝缘膜；19：发射极电极；21：n型场阻止层；23：p+型集电极层；25：集电极电极；31：p+型阳极层；33：阳极电极；35：n+型阴极层；37：阴极电极。
具体实施方式
实施方式1.
在此，作为半导体装置，以具备IGBT的半导体装置为例子进行说明。首先，在本说明书以及附图中，记载有“n”的区域意味着电子是多数载流子。记载有“p”的区域意味着空穴是多数载流子。另外，对“n”或者“p”附加“+”或者“-”。“+”表示载流子浓度比较高的情况。“-”表示载流子浓度比较低的情况。
如图1所示，在具备IGBT2a的半导体装置1中，从半导体基板3的第1主面到一定的深度(深度A)，形成有p型基极层9。在该p型基极层9形成有n+型发射极层11以及p+型接触层7。n+型发射极层11从p型基极层9的表面形成到比深度A浅的深度(深度B)。p+型接触层7从p型基极层9的表面形成到比深度A浅且比深度B深的位置。
在从半导体基板3的第1主面到达比深度A深的位置的沟槽3a内，隔着栅绝缘膜13形成有栅电极15(MOS栅构造)。以覆盖栅电极15的方式形成有层间绝缘膜17。以覆盖该层间绝缘膜17的方式形成有发射极电极19。发射极电极19与n+型发射极层11和p+型接触层7接触。
p+型集电极层23从半导体基板3的第2主面形成到一定的深度(深度C)。n型场阻止层21从深度C形成到比深度C深的位置。以与p+型集电极层23接触的方式形成有集电极电极25。n-型漂移层5(半导体基板3的区域)位于n型场阻止层21与p型基极层9之间。此外，在具备IGBT的半导体装置中，除了形成有IGBT的单元区域以外，在外周部分还形成有用于保持耐压的封端构造(未图示)。
在具备上述IGBT2a的半导体装置1中，如后所述，n型场阻止层21的载流子浓度的分布图和制造方法与以往的具备IGBT的半导体装置的n型场阻止层的载流子浓度的分布图和制造方法不同。
在利用质子照射所形成的氢关联施主来形成n型场阻止层的以往的手法中，需要使伴随质子照射产生的照射缺陷通过质子照射后的退火处理不完全恢复而残留一部分。因此，在以往的手法中，使照射缺陷在n型场阻止层内残留。
例如，在通过光致发光法检查通过质子照射形成的n型场阻止层时，能够确认间隙硅对等照射缺陷在n型场阻止层残存。另外，为了使照射缺陷恢复，试着探讨了退火时间的长时间化或者退火温度的高温化，但得知虽然照射缺陷恢复，但施主的活性化率降低。
因此，在仅使用质子照射来形成n型场阻止层的情况下，存在无法避免大量的照射缺陷的残留，由于其影响而IGBT的漏电流大的课题。另外，在仅使用质子照射来形成n型场阻止层的情况下，施主的活性化率低。因此，为了形成n型场阻止层，存在质子的照射量变多，工序成本变高的课题。
为了解决这样的课题，作为上述半导体装置的特征，为了减少在n型场阻止层3内残留的照射缺陷，在背面工序中，与带电粒子(质子或者氦离子)的照射并用湿处理。
因此，接下来，说明上述半导体装置的制造方法的一个例子。在此，说明作为带电粒子照射质子的情况。此外，以下，例如关于制造作为MOS栅构造等IGBT发挥功能的部分的工序，由于能够使用公知的制造方法来制造，所以简单地说明。
首先，根据图2，说明半导体装置的制造方法的流程图。首先，在步骤S1中，在半导体基板的表面侧(第1主面侧)形成各种扩散层。在投入半导体基板之后，通过光刻工序、离子注入工序以及退火工序等，在半导体基板3的第1主面侧形成包括p+型接触层7、p型基极层9、n+型发射极层11、栅绝缘膜13以及栅电极15的沟槽MOS栅构造等(参照图1)。
接下来，在步骤S2中，在半导体基板的表面侧形成电极。例如，通过真空溅射法等，以覆盖p+型接触层7以及n+型发射极层11等的方式形成金属膜。通过利用光刻工序以及蚀刻工序对金属膜进行构图，形成发射极电极19。发射极电极19与p+型接触层7和n+型发射极层11欧姆接触(参照图1)。
接下来，在步骤S3中，形成覆盖半导体基板的第1主面的表面保护膜。作为表面保护膜，例如形成氮化硅膜等。另外，例如也可以通过旋涂法形成保护膜。进而，也可以使用片材状的保护膜。接下来，在步骤S4中，使半导体基板的厚度变薄。通过磨削半导体基板的背面(第2主面)，进行半导体基板的薄板化。半导体基板的厚度由与耐压的关系决定。
接下来，在步骤S5中，在半导体基板的背面侧(第2主面侧)形成扩散层。从半导体基板的背面注入第13族元素的离子。此外，“第13族元素”在短周期型周期表中被记载为“III族元素”。在半导体基板的表面侧(第2主面侧)形成保护膜之后，进行利用药液的湿处理和质子照射。之后，通过进行退火处理，形成n型场阻止层21以及p+型集电极层23(参照图1)。该工序是本发明的特征性的部分，详细情况后述。
接下来，在步骤S6中，在半导体基板的背面侧形成电极。通过利用真空溅射法等以覆盖p+型集电极层23的方式形成金属膜，形成集电极电极25。集电极电极25与p+型集电极层23欧姆接触。由此，具有n型场阻止层21的、具备IGBT的半导体装置完成(参照图1)。
在该手法中，通过具备步骤S5，减少n型场阻止层内的照射缺陷，进而，形成氢关联施主的活性化率高的n型场阻止层。接下来，详细说明在该半导体基板的背面侧形成扩散层的工序。
在使用质子照射来形成氢关联施主的工序中，导入到半导体基板的照射缺陷的浓度和氢原子的浓度的平衡影响氢关联施主的活性化率。在此，活性化是指，通过质子照射在半导体基板形成的照射缺陷和氢原子反应。具体而言，推测为通过带负电的氢原子结合到照射缺陷的硅的悬空键而形成共价键，从悬空键或者氢原子释放1个多余的电子，而形成施主。另外，活性化率是指，新产生的施主的量(分子)相对照射的质子的量(分母)的比例。
在质子照射中，氢原子的分布集中到质子照射的平均射程附近。因此，在比该平均射程更接近半导体基板的背面侧的区域，氢原子不足。即，在该区域仅形成照射缺陷。其结果，氢关联施主的活性化率变低。
另外，悬空键未由氢原子封端的照射缺陷在半导体的能带的禁带内成为杂质能级，影响半导体装置的迁移率降低或者漏电流的增加。此外，漏电流是指，在对半导体芯片(半导体装置)施加反向偏压时流过的电流，通过从照射缺陷产生电子和空穴而流过电流。
因此，通过发明者的研究可知，为了减少悬空键未封端而残留的照射缺陷并且形成活性化率高的n型场阻止层，优选在半导体基板内扩散的氢原子多。发明者根据该发现找出在步骤S5中除了质子照射以外，使用湿处理对半导体基板的内部供给氢原子这样的手法。
如图3所示，首先，在步骤T1中，从半导体基板的背面进行受主离子的注入。作为受主离子，例如有硼离子，只要是第13族元素的离子，则不限于硼离子。接下来，通过利用激光退火，进行不影响半导体基板的表面侧的局部的热处理，使注入的受主离子活性化。
接下来，在步骤T2中，进行将半导体基板浸渍到药液的湿处理。在该步骤T2中，为了从药液保护在半导体基板的表面侧形成的IGBT的发射极电极19(参照图1)，在半导体基板的表面粘贴保护膜。作为该保护膜，也可以使用在使半导体基板的厚度变薄的工序中为了保护半导体基板的表面而使用的保护膜。
接下来，在半导体基板的表面粘贴保护膜的状态下，进行使氢原子从半导体基板的背面向半导体基板的内部扩散的湿处理。在该湿处理中使用的药液例如优选为含氢氟酸等酸的药液。该湿处理虽然也可以在室温下进行，但为了增加氢原子的扩散量，优选在将药液的温度加热到50～90℃程度的状态下进行。此外，作为酸，除了氢氟酸以外，也可以使用盐酸、硫酸或者硝酸。
通过该湿处理，向半导体基板的内部导入氢原子。可知氢原子与在质子离子的注入中导入的硼原子化学键合而形成B-H键。B-H键在室温下稳定。因此，即使在进行湿处理之后在室温下保持半导体基板，氢原子也不会从半导体基板的内部蒸发。这样，通过进行湿处理，在被注入受主离子的半导体基板的区域积蓄氢原子。
接下来，在步骤T3中，对半导体基板的背面照射质子。在半导体装置的一连串的工序中，质子照射仅进行这1次，所以质子的平均射程成为从半导体基板的背面最隔开距离的n型场阻止层的深度的位置。因此，关于质子照射的能量，需要考虑IGBT所要求的耐压来决定深度。在由发明者使用模拟软件的计算中，估计例如在质子的入射能量是1MeV的情况下，从半导体基板的背面至n型场阻止层的端部(深度)的距离成为约16μm。
另外，在质子的照射量多时，n型场阻止层的载流子浓度变高而优选，但随着照射量增加，照射缺陷以及工序成本也增加。另一方面，在质子的照射量少的情况下，照射缺陷变少，无法将n型场阻止层的载流子浓度设定为期望的浓度。因此，发明者将质子照射量设定为5×1011/cm2～1×1015/cm2。
这样，通过进行湿处理和质子照射，在半导体基板的背面侧的区域形成照射缺陷，氢原子被积蓄。此外，在上述手法中，说明了在进行湿处理之后进行质子照射的情况，但也可以在进行质子照射之后进行湿处理。
接下来，在步骤T4中，为了使积蓄于半导体基板的氢原子扩散，对半导体基板进行退火处理。例如，使用扩散炉来进行退火处理。对半导体基板，在惰性气体环境中，在300℃～500℃的温度下，进行0.5小时～5小时的退火处理。为了使氢关联施主高效地活性化，作为退火处理的温度，更优选为350℃～450℃。另一方面，发明者确认，在温度比300℃低的情况和比500℃高的情况、时间比0.5小时短的情况和比5小时长的情况下，无法高效地形成氢关联施主。
通过该退火处理，通过质子照射供给的氢原子从半导体基板的内部朝向背面扩散，并且从半导体基板的内部朝向与背面相反的一侧扩散。另外，通过湿处理供给的氢原子从半导体基板的背面朝向半导体基板的内部扩散。
如上所述，在从半导体基板的背面至质子的平均射程的位置的区域(区域R)中，通过照射质子，形成照射缺陷。在退火处理时，通过质子照射供给而扩散的氢原子中的、从平均射程的位置朝向半导体基板的背面扩散的氢原子和在湿处理中供给而从半导体基板的背面朝向半导体基板的内部扩散的氢原子被形成于该区域R的照射缺陷捕获。
通过氢原子被照射缺陷捕获，照射缺陷的硅的悬空键被封端。由此，除了一部分的照射缺陷变化为氢关联施主以外，使迁移率降低的照射缺陷成为电惰性，能够减少照射缺陷。另外，由于质子照射是1次，相比于将质子照射进行多次的情况，还能够削减制造成本。
接下来，示出浓度分布图，补充说明上述步骤S5。首先，在图4中，示出注入受主离子并进行湿处理之后的、杂质(硼)的浓度以及氢原子的浓度各自的从半导体基板的背面起的深度方向的分布。如图4所示可知，硼(受主离子)分布于从半导体基板的背面至约1μm程度的比较浅的区域(参照BP、HWP)。硼捕获氢原子而形成B-H键。因此，氢原子具有与硼的深度方向的分布相似的深度方向的分布。
接下来，在图5中，示出质子照射后的、杂质(硼)的浓度以及氢原子的浓度各自的从半导体基板的背面起的深度方向的分布。在进行质子照射时，在半导体基板的内部积蓄氢原子并且形成照射缺陷。此外，积蓄氢原子的状态并非如在半导体制造工序中混入那样的微量的氢存在的状态，而是指处于与注入的受主离子相同的程度的浓度的1×1016～1×1021atoms/cm3的范围内的状态。如图5所示，氢原子集中分布于从半导体基板的背面起约16μm程度的平均射程的位置(参照HPP)。照射缺陷集中分布于平均射程的位置附近并且以从该平均射程的位置附近朝向半导体基板的背面减少的样式分布(参照DP)。
接下来，在图6中，示出退火处理后的、基于质子照射的氢原子的浓度以及基于湿处理的氢原子的浓度各自的从半导体基板的背面起的深度方向的分布。如图6所示可知，基于质子照射的氢原子的浓度以及基于湿处理的氢原子的浓度各自在半导体基板的深度方向扩展分布。
由于退火处理，在从半导体基板的背面起平均射程的位置附近，照射缺陷和氢原子反应，从而产生氢关联施主。另外，通过湿处理导入而从半导体基板的背面朝向内部扩散的氢原子和在半导体基板的背面与平均射程的位置附近之间形成的照射缺陷的一部分反应，产生氢关联施主，除此以外，使迁移率降低的照射缺陷成为电惰性，照射缺陷被减少。
在上述半导体装置的制造方法中，相比于在专利文献1以及专利文献2中提出的手法，通过湿处理从半导体基板的背面供给大量的氢原子。由此，在退火处理后，氢原子和照射缺陷反应而能够产生期望量的氢关联施主，并且能够使照射缺陷有效地封端而抑制半导体装置的迁移率的降低以及漏电流。
接下来，说明通过上述制造方法制造的半导体装置中的各载流子浓度。图7示出半导体装置中的各区域的设计上的载流子浓度的分布图，图8示出实际上制造的半导体装置中的各区域的载流子浓度的分布图。载流子浓度的分布图能够通过一般的SR(SpreadingResistance Profiling，扩展电阻测试)法取得。
如图7以及图8所示，n型场阻止层21的载流子浓度的峰值处于质子的平均射程的位置。n型场阻止层21的载流子浓度从该平均射程的位置朝向半导体基板的背面连续地逐渐降低。在该n型场阻止层21的内部，氢原子使照射缺陷的硅的悬空键封端，成为载流子迁移率的降低的原因的照射缺陷消失。
实施方式2.
在实施方式2中，说明实施方式1所涉及的半导体装置的制造方法的其他例子。在此，说明作为带电粒子使用氦离子的制造方法。
图9示出在半导体基板的背面侧形成扩散层的工序的流程图。如图9所示，在步骤V1中，进行受主离子的注入。在步骤V2中，进行湿处理。在步骤V3中，照射氦离子。在步骤V4中，进行退火处理。在这些一连串的步骤V1～V4中，除了步骤V3以外，步骤V1与步骤T1实质上相同，步骤V2与步骤T2实质上相同，步骤V4与步骤T4实质上相同。因此，在此说明步骤V3，关于步骤V1、步骤V2以及步骤V4，除了必要的情况以外不重复其说明。
在步骤V3中，对半导体基板的背面照射氦离子。关于氦离子的能量，需要考虑IGBT所要求的耐压来决定深度。在由发明者使用模拟软件的计算中，估计例如作为氦离子的一个例子在同位素之中存在量也多的He4的情况下，在He4的入射能量是3.75MeV的情况下，从半导体基板的背面至n型场阻止层的端部(深度)的距离成为约16μm。
另外，即使在氦离子的情况下，在氦离子的照射量多时，n型场阻止层的载流子浓度变高而优选，但随着照射量增加，照射缺陷以及工序成本也增加。另一方面，在氦离子的照射量少的情况下，照射缺陷变少，无法将n型场阻止层的载流子浓度设定为期望的浓度。因此，发明者将氦离子的照射量设定为5×1010/cm2～1×1014/cm2。在此，使氦离子的照射量比质子的照射量少的理由在于，相比于质子，氦离子形成更多的缺陷。
这样，通过进行湿处理和氦离子照射，在半导体基板的背面侧的区域，形成照射缺陷，积蓄氢原子。此外，在上述手法中，说明了在进行湿处理之后进行氦离子照射的情况，但也可以在进行氦离子照射之后进行湿处理。
接下来，在步骤V4中，为了使积蓄于半导体基板的氢原子扩散，对半导体基板进行退火处理。例如，使用扩散炉来进行退火处理。对半导体基板，在惰性气体环境中，在300℃～500℃的温度下，进行0.5小时～5小时的退火处理。为了使氢关联施主高效地活性化，作为退火处理的温度，更优选为350℃～450℃。
通过该退火处理，通过湿处理供给的氢原子从半导体基板的背面朝向半导体基板的内部扩散。另一方面，与照射质子的情况不同，在照射氦离子的情况下氢不进入到基板内。
如上所述，在从半导体基板的背面至氦离子的平均射程的位置的区域(区域R)，通过照射氦离子形成照射缺陷。在退火处理时，由湿处理供给而从半导体基板的背面朝向半导体基板的内部扩散的氢原子被形成于该区域R的照射缺陷捕获。在氦离子照射中，没有从氦离子的平均射程的位置朝向半导体基板的背面扩散的氢原子。
通过氢原子被照射缺陷捕获，照射缺陷的硅的悬空键被封端。由此，除了一部分的照射缺陷变化为氢关联施主以外，使迁移率降低的照射缺陷成为电惰性，能够减少照射缺陷。另外，由于氦离子照射是1次，相比于将质子照射进行多次的情况，还能够削减制造成本。
上述步骤V1～V4与图2所示的步骤S5对应。接下来，示出浓度分布图，补充说明该步骤S5。如上所述，首先，在图4中，示出注入受主离子并进行湿处理之后的、杂质(硼)的浓度以及氢原子的浓度各自的从半导体基板的背面起的深度方向的分布。如图4所示，可知硼(受主离子)分布于从半导体基板的背面至约1μm程度的比较浅的区域(参照BP、HWP)。硼捕获氢原子而形成B-H键。因此，氢原子具有与硼的深度方向的分布相似的深度方向的分布。
其次，在图10中，示出氦离子照射后的、杂质(硼)的浓度以及氢原子的浓度各自的从半导体基板的背面起的深度方向的分布。在进行氦离子照射时，在半导体基板的内部形成照射缺陷。照射缺陷集中分布于平均射程的位置附近并且以从该平均射程的位置附近朝向半导体基板的背面减少的样式分布(参照DP)。
接下来，图11示出退火处理后的基于湿处理的氢原子的浓度的、从半导体基板的背面起的深度方向的分布。如图11所示，在退火处理后，基于湿处理的氢原子的浓度在半导体基板的深度方向扩展分布。
通过退火处理，在从半导体基板的背面起的平均射程的位置附近，通过湿处理导入而从半导体基板的背面朝向内部扩散的氢原子和在半导体基板的背面与平均射程的位置附近之间形成的照射缺陷的一部分反应，产生氢关联施主，除此以外，使迁移率降低的照射缺陷成为电惰性，照射缺陷减少。
在上述半导体装置的制造方法中，相比于在专利文献1以及专利文献2中提出的手法，通过湿处理，从半导体基板的背面供给大量的氢原子。由此，在退火处理后，氢原子和照射缺陷反应而能够产生期望量的氢关联施主，并且能够使照射缺陷有效地封端，抑制半导体装置的迁移率的降低以及漏电流。
接下来，说明通过上述制造方法制造的半导体装置中的各载流子浓度。图12示出半导体装置中的各区域的设计上的载流子浓度的分布图，图13示出实际上制造的半导体装置中的各区域的载流子浓度的分布图。
如图12以及图13所示，n型场阻止层21的载流子浓度的峰值处于质子的平均射程的位置。n型场阻止层21的载流子浓度从该平均射程的位置朝向半导体基板的背面连续地逐渐降低。在该n型场阻止层21的内部，氢原子使照射缺陷的硅的悬空键封端，成为载流子迁移率的降低的原因的照射缺陷消失。
实施方式3.
在此，作为半导体装置，以具备二极管的半导体装置为例子进行说明。另外，作为其制造方法，说明作为带电粒子照射质子的情况。如图14所示，在具备二极管2b的半导体装置1中，p+型阳极层31从半导体基板3的第1主面形成到一定的深度。以与p+型阳极层31相接的方式形成阳极电极33。
n+型阴极层35从半导体基板3的第2主面形成到一定的深度(深度D)。n型场阻止层21从深度D形成到比深度D深的位置。以与n+型阴极层35接触的方式形成有阴极电极37。n-型漂移层5位于n型场阻止层21与p+型阳极层31之间。此外，在具备二极管的半导体装置中，除了形成有二极管的单元区域以外，在外周部分还形成有用于保持耐压的封端构造(未图示)。
接下来，说明上述半导体装置的制造方法。具备二极管的半导体装置通过除了上述具备IGBT的半导体装置的制造方法(参照图2)中的背面扩散工序以外实质上相同的制造方法制造。此外，关于背面扩散工序的差异，后述。
首先，在半导体基板3的表面侧(第1主面侧)形成扩散层。在投入半导体基板3之后，通过光刻工序、离子注入工序以及反应性离子蚀刻工序等，在半导体基板3的第1主面侧形成p+型阳极层31(参照图2的步骤S1、图14)。
接下来，在半导体基板3的表面侧形成电极。例如，通过真空溅射法等，以覆盖p+型阳极层31等的方式形成金属膜。通过利用光刻工序以及蚀刻工序对金属膜进行构图，形成阳极电极33。阳极电极33与p+型阳极层31欧姆接触(参照图2的步骤S2、图14)。
接下来，形成覆盖半导体基板3的第1主面的表面保护膜。作为表面保护膜，例如形成聚酰亚胺膜(参照图2的步骤S3、图14)。接下来，使半导体基板3的厚度变薄。通过磨削半导体基板3的背面(第2主面)，进行半导体基板3的薄板化。半导体基板3的厚度由与耐压的关系决定(参照图2的步骤S4)。
接下来，在半导体基板3的背面侧(第2主面侧)，作为扩散层，形成n型场阻止层21和n+型阴极层35(参照图2的步骤S5)。关于形成n型场阻止层21的工序，后述。
接下来，在半导体基板3的背面侧形成电极。通过真空溅射法等，以覆盖n+型阴极层35的方式形成金属膜，从而形成阴极电极37。阴极电极37与n+型阴极层35欧姆接触。由此，具有图14所示的n型场阻止层21的、具备二极管的半导体装置完成(参照图2的步骤S6、图14)。
接下来，详细说明在半导体基板的背面侧形成扩散层的工序。一般而言，在具备二极管的半导体装置中，与具备IGBT的半导体装置不同，没有对半导体基板的背面侧注入受主离子的工序。因此，在具备二极管的半导体装置中，追加对半导体基板的背面注入受主离子的工序。
因此，如图15所示，首先，在步骤U1中，从半导体基板的背面，作为受主离子，例如注入硼离子。
接下来，在步骤U2中，注入成为n+型阴极层的施主离子。作为施主离子，例如有磷离子。接下来，通过利用激光退火，进行不影响半导体基板的表面侧的局部的热处理，使注入的施主离子活性化。此时，在使受主离子的分布和施主离子的分布重叠时，以使位于形成n+型阴极层的区域内的施主离子的浓度比位于该区域内的受主离子的浓度高100倍以上的方式，预先设定注入条件(注入能量、剂量)。
通过成为这样的浓度关系，在将n+型阴极层的导电类型维持为n型的状态下，通过接下来进行的湿处理，能够形成能够积蓄氢原子的n+型阴极层。即，能够形成能够形成B-H键的n+型阴极层。
此外，在此以使受主离子在形成n+型阴极层的区域内保留的方式设定了注入条件，但还能够使受主离子分布至从半导体基板的背面起比形成n+型阴极层的区域进一步隔开距离的区域。在该情况下，最好使比形成n+型阴极层的区域进一步隔开距离的区域中的受主离子的浓度相比于n-型漂移层的载流子浓度成为100分之1以下的浓度。由此，能够避免通过导入受主离子而产生的n-型漂移层内的载流子补偿或者缺陷对半导体装置的特性造成显著的影响。
接下来，在步骤U3中，进行将半导体基板浸渍到药液的湿处理。此时，为了从药液保护形成于半导体基板的表面侧的二极管的阳极电极33(参照图14)，在半导体基板的表面粘贴保护膜。
接下来，在步骤U4中，对半导体基板的背面照射质子。此时，如步骤T3(参照图3)说明的那样，最好将质子照射量设定为5×1011/cm2～1×1015/cm2。
接下来，在步骤U5中，为了使积蓄于半导体基板的氢原子扩散，对半导体基板进行退火处理。此时，如步骤T4(参照图3)说明的那样，对半导体基板，在惰性气体环境中，在300℃～500℃的温度下，进行0.5小时～5小时的退火处理。
在通过以上的工序制造的具备二极管的半导体装置中，n型场阻止层21的载流子浓度的分布具有与上述具备IGBT的半导体装置中的n型场阻止层的载流子浓度的分布相同的分布。因此，在n型场阻止层的内部，氢原子使照射缺陷的悬空键封端，成为载流子迁移率的降低的原因的照射缺陷消失。
实施方式4.
在实施方式4中，说明实施方式3所涉及的半导体装置的制造方法的其他例子。在此，说明作为带电粒子使用氦离子的制造方法。
图16示出在半导体基板的背面侧形成扩散层的工序的流程图。如图16所示，在步骤W1中，进行受主离子的注入。在步骤W2中，进行施主离子的注入。在步骤W3中，进行湿处理。在步骤W4中，照射氦离子。在步骤W5中，进行退火处理。在这些一连串的步骤W1～W5中，除了步骤W4以外，步骤W1与步骤U1实质上相同，步骤W2与步骤U2实质上相同，步骤W3与步骤U3实质上相同，步骤W5与步骤U5实质上相同。因此，在此说明步骤W4，关于步骤W1～步骤W3以及步骤W5，除了必要的情况以外不重复其说明。
在步骤W4中，对半导体基板的背面照射氦离子。此时，与步骤V3(参照图9)的说明同样地，最好将氦离子的照射量设定为5×1010/cm2～1×1014/cm2。
接下来，在步骤W5中，为了使积蓄于半导体基板的氢原子扩散，对半导体基板进行退火处理。此时，与步骤V4(参照图9)的说明同样地，对半导体基板，在惰性气体环境中，在300℃～500℃的温度下，进行0.5小时～5小时的退火处理。
在通过以上的工序制造的具备二极管的半导体装置中，n型场阻止层21的载流子浓度的分布具有与上述具备IGBT的半导体装置中的n型场阻止层21的载流子浓度的分布相同的分布。因此，在n型场阻止层21的内部，氢原子使照射缺陷的悬空键封端，成为载流子迁移率的降低的原因的照射缺陷消失。
此外，关于在各实施方式中说明的半导体装置，根据需要能够进行各种组合。
本次公开的实施方式仅为例示而不限制于此。本发明并非由上述中说明的范围而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。
产业上的可利用性
本发明被有效地利用于具备场阻止层的半导体装置。

Claims (13)

1.一种半导体装置的制造方法，
具有针对具有第1主面以及第2主面且具有第1载流子浓度的第1导电类型的半导体基板，形成在所述第1主面与所述第2主面之间进行电流的导通的半导体元件的工序，
形成所述半导体元件的工序具备：
从所述半导体基板的所述第2主面注入受主离子的工序；
从所述半导体基板的所述第2主面，进行在被注入所述受主离子的所述半导体基板的区域内积蓄氢原子的湿处理的工序；
从所述半导体基板的所述第2主面照射带电粒子的工序；以及
在进行所述湿处理的工序及照射所述带电粒子的工序之后，对所述半导体基板进行退火处理，从而形成具有比所述半导体基板的所述第1载流子浓度高的第2载流子浓度的第1导电类型的场阻止层的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在注入所述受主离子的工序中，作为所述受主离子，注入第13族元素的离子。
3.根据权利要求1所述的半导体装置的制造方法，其中，
在进行所述湿处理的工序中，使用含氢氟酸的药液。
4.根据权利要求1所述的半导体装置的制造方法，其中，
在照射所述带电粒子的工序中，在剂量为5×1011/cm2～1×1015/cm2的条件下，作为所述带电粒子照射质子。
5.根据权利要求1所述的半导体装置的制造方法，其中，
在照射所述带电粒子的工序中，在剂量为5×1010/cm2～1×1014/cm2的条件下，作为所述带电粒子照射氦离子。
6.根据权利要求1所述的半导体装置的制造方法，其中，
在进行所述退火处理的工序中，在惰性气体环境中，在退火温度为300℃～500℃、退火时间为0.5小时～5小时的条件下进行所述退火处理。
7.根据权利要求1所述的半导体装置的制造方法，其中，
形成所述半导体元件的工序具有形成IGBT的工序，该形成IGBT的工序包括：在从所述半导体基板的所述第2主面至所述场阻止层的区域形成第2导电类型的集电极层的工序。
8.根据权利要求1所述的半导体装置的制造方法，其中，
形成所述半导体元件的工序具有形成二极管的工序，该形成二极管的工序包括：通过从所述半导体基板的所述第2主面注入施主离子而在从所述半导体基板的所述第2主面至所述场阻止层的区域形成第1导电类型的阴极层的工序。
9.一种半导体装置，具备在第1导电类型的半导体基板中的第1主面与第2主面之间进行电流的导通的半导体元件，其中，所述半导体装置具备：
杂质区域，从具有第1载流子浓度的所述半导体基板的所述第2主面形成到第1深度；以及
第1导电类型的场阻止层，从所述半导体基板中的所述第1深度的位置形成到比所述第1深度深的第2深度，具有比所述半导体基板的所述第1载流子浓度高的第2载流子浓度，
在所述场阻止层中，
在所述第1深度与所述第2深度之间有所述第2载流子浓度的最大值，
所述第2载流子浓度呈现从所述第2载流子浓度的所述最大值所处的部分朝向所述第2主面降低的分布，
在所述场阻止层残留的照射缺陷的浓度比所述半导体基板的所述第1载流子浓度低，
在所述杂质区域内积蓄有氢原子。
10.根据权利要求9所述的半导体装置，其中，
在所述场阻止层残留的所述照射缺陷的浓度是所述半导体基板的所述第1载流子浓度的1/100以下。
11.根据权利要求9所述的半导体装置，其中，
所述氢原子具有所述氢原子的浓度从所述杂质区域的表面朝向所述杂质区域和所述场阻止层的边界连续地降低的分布。
12.根据权利要求9所述的半导体装置，其中，
所述半导体元件包含IGBT，
所述杂质区域是第2导电类型的集电极层。
13.根据权利要求9所述的半导体装置，其中，
所述半导体元件包含二极管，
所述杂质区域是第1导电类型的阴极层。
CN201880037604.XA 2017-07-19 2018-04-24 半导体装置的制造方法以及半导体装置 Active CN110892514B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-140098 2017-07-19
JP2017140098 2017-07-19
PCT/JP2018/016590 WO2019017034A1 (ja) 2017-07-19 2018-04-24 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN110892514A true CN110892514A (zh) 2020-03-17
CN110892514B CN110892514B (zh) 2023-07-28

Family

ID=65015122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880037604.XA Active CN110892514B (zh) 2017-07-19 2018-04-24 半导体装置的制造方法以及半导体装置

Country Status (5)

Country Link
US (1) US11676996B2 (zh)
JP (1) JP6833038B2 (zh)
CN (1) CN110892514B (zh)
DE (1) DE112018003666T5 (zh)
WO (1) WO2019017034A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140729A (ja) * 1987-11-27 1989-06-01 Sony Corp 微細パターンの形成方法
JPH03154378A (ja) * 1989-11-10 1991-07-02 Toshiba Micro Electron Kk 耐放射線半導体装置の製造方法
JPH06250425A (ja) * 1993-02-24 1994-09-09 Kyocera Corp 電子写真感光体
JPH06260489A (ja) * 1993-03-02 1994-09-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE19804580A1 (de) * 1998-02-05 1999-08-19 Siemens Ag Leistungshalbleiterdiode
JP2000349314A (ja) * 1999-06-02 2000-12-15 Canon Inc 光起電力素子の製造方法
DE10261424B3 (de) * 2002-12-30 2004-07-01 Infineon Technologies Ag Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
JP2005045036A (ja) * 2003-07-22 2005-02-17 Sharp Corp 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置
KR20080094558A (ko) * 2007-04-20 2008-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN103213371A (zh) * 2012-01-18 2013-07-24 旭硝子株式会社 电子器件的制造方法以及玻璃层叠体的制造方法
US20140147956A1 (en) * 2010-11-02 2014-05-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing solar cells, attenuating lid phenomena
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103959473A (zh) * 2011-11-30 2014-07-30 株式会社电装 半导体器件
CN104903997A (zh) * 2013-06-26 2015-09-09 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684962B2 (ja) 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5104314B2 (ja) * 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
KR101702942B1 (ko) 2011-12-15 2017-02-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조방법
JP6020553B2 (ja) 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN105793991B (zh) * 2014-06-12 2019-03-19 富士电机株式会社 半导体装置
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2017055015A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140729A (ja) * 1987-11-27 1989-06-01 Sony Corp 微細パターンの形成方法
JPH03154378A (ja) * 1989-11-10 1991-07-02 Toshiba Micro Electron Kk 耐放射線半導体装置の製造方法
JPH06250425A (ja) * 1993-02-24 1994-09-09 Kyocera Corp 電子写真感光体
JPH06260489A (ja) * 1993-03-02 1994-09-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE19804580A1 (de) * 1998-02-05 1999-08-19 Siemens Ag Leistungshalbleiterdiode
JP2000349314A (ja) * 1999-06-02 2000-12-15 Canon Inc 光起電力素子の製造方法
DE10261424B3 (de) * 2002-12-30 2004-07-01 Infineon Technologies Ag Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
JP2005045036A (ja) * 2003-07-22 2005-02-17 Sharp Corp 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置
KR20080094558A (ko) * 2007-04-20 2008-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
US20140147956A1 (en) * 2010-11-02 2014-05-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing solar cells, attenuating lid phenomena
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103959473A (zh) * 2011-11-30 2014-07-30 株式会社电装 半导体器件
CN103213371A (zh) * 2012-01-18 2013-07-24 旭硝子株式会社 电子器件的制造方法以及玻璃层叠体的制造方法
CN104903997A (zh) * 2013-06-26 2015-09-09 富士电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JPWO2019017034A1 (ja) 2020-03-19
JP6833038B2 (ja) 2021-02-24
DE112018003666T5 (de) 2020-05-07
WO2019017034A1 (ja) 2019-01-24
US11676996B2 (en) 2023-06-13
US20200135847A1 (en) 2020-04-30
CN110892514B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
US10566440B2 (en) Production method for semiconductor device
JP5104314B2 (ja) 半導体装置およびその製造方法
CN106062960B (zh) 半导体装置及半导体装置的制造方法
CN103946985B (zh) 半导体装置及半导体装置的制造方法
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP5781291B2 (ja) ファストリカバリーダイオード
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
US7491629B2 (en) Method for producing an n-doped field stop zone in a semiconductor body and semiconductor component having a field stop zone
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
US9397206B2 (en) Semiconductor device and method for manufacturing the same
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
US20150008478A1 (en) Semiconductor device and manufacturing method of the same
CN110892514B (zh) 半导体装置的制造方法以及半导体装置
TWI553714B (zh) 半導體裝置之製造方法
CN115483104A (zh) 一种变容二极管的制作方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
JP2023172669A (ja) 半導体装置及びその製造方法
JP2022124784A (ja) 半導体装置およびその製造方法
CN114695513A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant