JPWO2019017034A1 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JPWO2019017034A1
JPWO2019017034A1 JP2019530885A JP2019530885A JPWO2019017034A1 JP WO2019017034 A1 JPWO2019017034 A1 JP WO2019017034A1 JP 2019530885 A JP2019530885 A JP 2019530885A JP 2019530885 A JP2019530885 A JP 2019530885A JP WO2019017034 A1 JPWO2019017034 A1 JP WO2019017034A1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
main surface
irradiation
field stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019530885A
Other languages
English (en)
Other versions
JP6833038B2 (ja
Inventor
明 清井
明 清井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019017034A1 publication Critical patent/JPWO2019017034A1/ja
Application granted granted Critical
Publication of JP6833038B2 publication Critical patent/JP6833038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ステップ（Ｔ１）では、半導体基板の裏面からアクセプタイオンの注入が行われる。ステップ（Ｔ２）では、半導体基板を、フッ酸を含む薬液に浸漬するウェット処理を行うことによって、半導体基板に水素原子が導入される。ステップ（Ｔ３）では、半導体基板の裏面にプロトンを照射することによって、半導体基板に水素原子が導入されるとともに、照射欠陥が形成される。ステップ（Ｔ４）では、半導体基板にアニール処理を行うことによって、水素原子と照射欠陥とが反応して水素関連ドナーが形成されるとともに、照射欠陥が低減される。

Description

本発明は、半導体装置の製造方法および半導体装置、特に、フィールドストップ層を備えた半導体装置の製造方法と、半導体装置とに関するものである。
電力用半導体素子として、たとえば、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）またはダイオード等を備えた半導体装置では、低損失化要求に対する改善策として、フィールドストップ層（Field Stop層）を備えた構造がある。
フィールドストップ層は、ドリフト層の耐圧主接合から遠い側に位置するドリフト層の内部に、ドリフト層よりも抵抗が低く、かつ、同じ導電型（通常ｎ型）の層として設けられている。フィールドストップ層は、シリコンウェハの表面側において半導体素子等の半導体機能層を製造した後に形成される。このため、フィールドストップ層を形成する際の制約として、シリコンウェハの表面側に形成された半導体機能層に悪影響を及ぼさない条件によって形成する必要がある。
フィールドストップ層を形成する際には、不純物を導入した後に熱処理が行われる。近年では、パワーデバイスの省エネルギー化のために、シリコンウェハ（半導体基板）の厚さを薄くすることが行われている。シリコンウェハが薄くなると、熱処理によってシリコンウェハが割れてしまうおそれがある。このため、フィールドストップ層を形成する際の熱処理によって、シリコンウェハが割れてしまうのを抑制するために、熱処理の温度が低い手法が提案されている。すなわち、プロトン照射によるドナー化によって、フィールドストップ層を形成する手法が提案されている（特許文献１および特許文献２）。
特許文献１では、単結晶シリコンウェハにプロトン（水素原子）を照射して生成された照射欠陥を熱処理により回復させるとともに、プロトンの平均飛程の位置近傍において、照射欠陥と水素原子を反応させて複合欠陥（水素関連ドナー）を形成することによって、高濃度のフィールドストップ層を形成する手法が提案されている。
特許文献２では、ｎ型半導体基板の裏面からプロトン照射を複数回繰り返して行うことによって、ｎ型のフィールドストップ層を形成する手法が提案されている。プロトンを複数回それぞれ照射する際に、１回前のプロトン照射によって残された照射欠陥の位置を目標にして、次のプロトン照射が行われる。これにより、１回前のプロトン照射によって形成された照射欠陥が多い領域に水素原子が供給されて、ダングリングボンドが終端することで、照射欠陥がドナー化される。その結果、残留した照射欠陥による漏れ電流の増加を抑えながら、高濃度の水素関連度ドナー層を有するｎ型のフィールドストップ層を形成することができるとされている。
特開２００１−１６０５５９号公報 特開２０１５−１３０５２３号公報
プロトン照射によってフィールドストップ層を形成する手法では、シリコンウェハにプロトンを照射することに伴ってシリコンウェハに生じた照射欠陥が、アニール処理を行った後においても残留することが問題とされている。
本発明は、そのような問題を解決するためになされたものであり、一つの目的は残留する照射欠陥が低減される半導体装置の製造方法を提供することであり、他の目的は、残留する照射欠陥の低減が図られた半導体装置を提供することである。
本発明に係る半導体装置の製造方法は、以下の工程を有する。第１主面および第２主面を有し、第１キャリア濃度を有する第１導電型の半導体基板に対して、第１主面と第２主面との間において電流の導通を行う半導体素子を形成する。半導体素子を形成する工程は、以下の工程を備えている。半導体基板の第２主面から、アクセプタイオンを注入する。アクセプタイオンが注入された半導体基板の領域内に水素原子を蓄積させるウェット処理を、半導体基板の第２主面から行う。半導体基板の第２主面から、プロトンを照射する。ウェット処理を行う工程およびプロトンを照射する工程の後に、半導体基板にアニール処理を行うことにより、半導体基板の第１キャリア濃度よりも高い第２キャリア濃度を有する第１導電型のフィールドストップ層を形成する。
本発明に係る半導体装置は、第１導電型の半導体基板における第１主面と第２主面との間において電流の導通を行う半導体素子を備えた半導体装置であって、不純物領域と第１導電型のフィールドストップ層とを備えている。不純物領域は、第１キャリア濃度を有する半導体基板の第２主面から第１深さにわたり形成されている。フィールドストップ層は、半導体基板における第１深さの位置から第１深さよりも深い第２深さにわたり形成され、半導体基板の第１キャリア濃度よりも高い第２キャリア濃度を有する。フィールドストップ層では、第１深さと第２深さとの間に前記第２キャリア濃度の最大値がある。第２キャリア濃度の最大値が位置する部分から第２主面へ向かって、第２キャリア濃度は低下する分布を示す。フィールドストップ層に残留する照射欠陥の濃度は、半導体基板の第１キャリア濃度よりも低い。不純物領域内に水素原子が蓄積されている。
本発明に係る半導体装置の製造方法によれば、ウェット処理とプロトン照射とを行うことによって、フィールドストップ層内に残留する照射欠陥が低減された半導体装置を製造することができる。
本発明に係る半導体装置によれば、フィールドストップ層内に残留する照射欠陥を低減することができる。
実施の形態１に係る、ＩＧＢＴを備えた半導体装置の断面図である。 同実施の形態において、半導体装置の製造工程を示すフローチャートである。 同実施の形態において、半導体基板の裏面側の拡散層の形成工程を示すフローチャートである。 同実施の形態において、アクセプタイオンの注入とウェット処理を行った後の、半導体基板内におけるボロンの分布と水素原子の分布とを示す図である。 同実施の形態において、プロトンを照射した後の、半導体基板内における水素原子の分布と照射欠陥の分布とを含む図である。 同実施の形態において、アニール処理を行った後の、半導体基板内におけるプロトン照射によって導入された水素原子の分布とウェット処理によって導入された水素原子の分布とを含む図である。 同実施の形態において、設計上の、フィールドストップ層のキャリア濃度の分布を含む図である。 同実施の形態において、完成した半導体装置におけるフィールドストップ層のキャリア濃度の分布を含む図である。 実施の形態２に係る、半導体装置における半導体基板の裏面側の拡散層の形成工程を示すフローチャートである。 同実施の形態において、ヘリウムイオンを照射した後の、半導体基板内における水素原子の分布と照射欠陥の分布とを示す図である。 同実施の形態において、アニール処理を行った後の、ウェット処理によって導入された水素原子の分布を含む図である。 同実施の形態において、設計上の、フィールドストップ層のキャリア濃度の分布を含む図である。 同実施の形態において、完成した半導体装置におけるフィールドストップ層のキャリア濃度の分布を含む図である。 実施の形態３に係る、ダイオードを備えた半導体装置の断面図である。 同実施の形態において、半導体基板の裏面側の拡散層の形成工程を示すフローチャートである。 実施の形態４に係る半導体装置における半導体基板の裏面側の拡散層の形成工程を示すフローチャートである。
実施の形態１．
ここでは、半導体装置として、ＩＧＢＴを備えた半導体装置を例に挙げて説明する。まず、本明細書および図面において、「ｎ」が記載された領域では、電子が多数キャリアであることを意味する。「ｐ」が記載された領域では、ホールが多数キャリアであることを意味する。また、「ｎ」または「ｐ」に、「＋」または「−」が付されている。「＋」は、キャリア濃度が比較的高い場合を表す。「−」は、キャリア濃度が比較的低い場合を表す。
図１に示すように、ＩＧＢＴ２ａを備えた半導体装置１では、半導体基板３の第１主面から一定の深さ（深さＡ）にわたり、ｐ型ベース層９が形成されている。そのｐ型ベース層９に、ｎ＋型エミッタ層１１およびｐ＋型コンタクト層７が形成されている。ｎ＋型エミッタ層１１は、ｐ型ベース層９の表面から深さＡよりも浅い深さ（深さＢ）にわたり形成されている。ｐ＋型コンタクト層７は、ｐ型ベース層９の表面から深さＡよりも浅く、深さＢよりも深い位置にわたり形成されている。
半導体基板３の第１主面から深さＡよりも深い位置に達するトレンチ３ａ内に、ゲート絶縁膜１３を介在させてゲート電極１５が形成されている（ＭＯＳゲート構造）。ゲート電極１５を覆うように、層間絶縁膜１７が形成されている。その層間絶縁膜１７を覆うように、エミッタ電極１９が形成されている。エミッタ電極１９は、ｎ＋型エミッタ層１１とｐ＋型コンタクト層７とに接触している。
半導体基板３の第２主面から一定の深さ（深さＣ）にわたり、ｐ＋型コレクタ層２３が形成されている。深さＣから深さＣよりも深い位置にわたり、ｎ型フィールドストップ層２１が形成されている。ｐ＋型コレクタ層２３に接触するようにコレクタ電極２５が形成されている。ｎ型フィールドストップ層２１とｐ型ベース層９との間に、ｎ−型ドリフト層５（半導体基板３の領域）が位置する。なお、ＩＧＢＴを備えた半導体装置では、ＩＧＢＴが形成されているセル領域に加えて、外周部分には、耐圧保持のための終端構造（図示せず）が形成されている。
上述したＩＧＢＴ２ａを備えた半導体装置１では、後述するように、ｎ型フィールドストップ層２１のキャリア濃度のプロファイルと製造方法とが、従来のＩＧＢＴを備えた半導体装置のｎ型フィールドストップ層のキャリア濃度のプロファイルと製造方法とは異なる。
ｎ型フィールドストップ層をプロトン照射による水素関連ドナーを利用して形成する従来の手法では、プロトン照射に伴って発生する照射欠陥を、プロトン照射後のアニール処理によって完全には回復させずに残す必要がある。したがって、従来の手法では、ｎ型フィールドストップ層内に照射欠陥を残留させてしまう。
たとえば、プロトン照射によって形成したｎ型フィールドストップ層をフォトルミネセンス法によって調べると、格子間シリコン対等の照射欠陥が、ｎ型フィールドストップ層に残存していることが確認できる。また、照射欠陥を回復させるために、アニール時間の長時間化またはアニール温度の高温化を検討してみたが、照射欠陥は回復するものの、ドナーの活性化率が低下してしまうことがわかった。
このため、プロトン照射のみを使ってｎ型フィールドストップ層を形成する場合には、多量の照射欠陥の残留が避けられず、その影響によってＩＧＢＴの漏れ電流が大きい課題がある。また、プロトン照射のみを使ってｎ型フィールドストップ層を形成する場合には、ドナーの活性化率が低い。このため、ｎ型フィールドストップ層を形成するためには、プロトンの照射量が多くなり、工程コストが高くなる課題がある。
このような課題を解決するために、上述した半導体装置の特徴としては、ｎ型フィールドストップ層３内に残留する照射欠陥を減らすために、裏面工程において、ウェット処理を荷電粒子（プロトンまたはヘリウムイオン）の照射と併用することにある。
そこで、次に、上述した半導体装置の製造方法の一例について説明する。ここでは、荷電粒子として、プロトンを照射する場合について説明する。なお、以下では、たとえば、ＭＯＳゲート構造等のＩＧＢＴとして機能する部分を製造する工程については、公知の製造方法を用いて製造することができるため、簡単に説明する。
まず、半導体装置の製造方法のフローチャートについて、図２に基づいて説明する。まず、ステップＳ１では、半導体基板の表面側（第１主面側）に、種々の拡散層が形成される。半導体基板が投入された後、フォトリソグラフィ工程、イオン注入工程およびアニール工程等によって、半導体基板３の第１主面側に、ｐ＋型コンタクト層７、ｐ型ベース層９、ｎ＋型エミッタ層１１、ゲート絶縁膜１３およびゲート電極１５を含むトンレンチＭＯＳゲート構造等が形成される（図１参照）。
次に、ステップＳ２では、半導体基板の表面側に電極が形成される。たとえば、真空スパッタ法等により、ｐ＋型コンタクト層７およびｎ＋型エミッタ層１１等を覆うように、金属膜が形成される。フォトリソグラフィ工程およびエッチング工程によって、金属膜をパターニングすることで、エミッタ電極１９が形成される。エミッタ電極１９は、ｐ＋型コンタクト層７とｎ＋型エミッタ層１１とにオーミック接触する（図１参照）。
次に、ステップＳ３では、半導体基板の第１主面を覆う表面保護膜が形成される。表面保護膜として、たとえば、窒化珪素膜等が形成される。また、たとえば、スピンコート法によって保護膜を形成するようにしてもよい。さらに、シート状の保護フィルムを使用してもよい。次に、ステップＳ４では、半導体基板の厚さが薄くされる。半導体基板の裏面（第２主面）を研削することによって、半導体基板の薄板化が行われる。半導体基板の厚さは、耐圧との関係で決定される。
次に、ステップＳ５では、半導体基板の裏面側（第２主面側）に、拡散層が形成される。半導体基板の裏面から第１３族元素のイオンが注入される。なお、「第１３族元素」は、短周期型周期表では、「ＩＩＩ族元素」と表記される。半導体基板の表面側（第２主面側）に保護膜が形成された後、薬液によるウェット処理とプロトン照射とが行われる。その後、アニール処理を行うことで、ｎ型フィールドストップ層２１およびｐ＋型コレクタ層２３が形成される（図１参照）。この工程は、この発明の特徴的な部分であり、詳細については後述する。
次に、ステップＳ６では、半導体基板の裏面側に電極が形成される。真空スパッタ法等により、ｐ＋型コレクタ層２３を覆うように金属膜を形成することによって、コレクタ電極２５が形成される。コレクタ電極２５は、ｐ＋型コレクタ層２３にオーミック接触する。これにより、ｎ型フィールドストップ層２１を有する、ＩＧＢＴを備えた半導体装置が完成する（図１参照）。
この手法では、ステップＳ５を備えていることで、ｎ型フィールドストップ層内の照射欠陥が低減され、さらに、水素関連ドナーの活性化率の高いｎ型フィールドストップ層が形成される。次に、その半導体基板の裏面側に拡散層を形成する工程について、詳しく説明する。
プロトン照射を用いて水素関連ドナーを形成する工程では、半導体基板に導入される照射欠陥の濃度と水素原子の濃度とのバランスが、水素関連ドナーの活性化率に影響する。ここで、活性化とは、プロトン照射によって半導体基板に形成された照射欠陥と水素原子とが反応することをいう。具体的には、照射欠陥のシリコンのダングリングボンドに、負に帯電した水素原子が結合することによって共有結合が形成されて、ダングリングボンドまたは水素原子から余った電子が１個放出されて、ドナーが形成されると推測される。また、活性化率とは、照射されるプロトンの量（分母）に対する、新たに発生したドナーの量（分子）の割合をいう。
プロトン照射では、水素原子の分布は、プロトン照射の平均飛程付近に集中する。このため、その平均飛程よりも半導体基板の裏面側に近い領域では、水素原子が不足してしまう。つまり、その領域では、照射欠陥だけが形成されることになる。その結果、水素関連ドナーの活性化率が低くなってしまう。
また、ダングリングボンドが水素原子によって終端されなかった照射欠陥は、半導体のエネルギーバンドの禁制帯内において不純物準位となってしまい、半導体装置の移動度低下または漏れ電流の増加に影響する。なお、漏れ電流とは、半導体チップ（半導体装置）に逆バイアスが印加された際に流れる電流のことをいい、照射欠陥から電子とホールとが発生することで電流が流れることになる。
そのため、ダングリングボンドが終端されずに残留する照射欠陥を減らし、かつ活性化率の高いｎ型フィールドストップ層を形成するためには、半導体基板内に拡散する水素原子が多い方がよいことが、発明者の研究によって明らかになった。発明者は、この発見に基づき、ステップＳ５において、プロトン照射に加えて、ウェット処理を用いて、半導体基板の内部に水素原子を供給するという手法を見出した。
図３に示すように、まず、ステップＴ１では、半導体基板の裏面からアクセプタイオンの注入が行われる。アクセプタイオンとしては、たとえば、ボロンイオンがあり、第１３族元素のイオンであれば、ボロンイオンに限られない。次に、レーザーアニールにより、半導体基板の表面側に影響しない局所的な熱処理を行うことによって、注入したアクセプタイオンを活性化させる。
次に、ステップＴ２では、半導体基板を薬液に浸漬するウェット処理が行われる。このステップＴ２では、半導体基板の表面側に形成されたＩＧＢＴのエミッタ電極１９（図１参照）を薬液から保護するために、半導体基板の表面に保護フィルムが張り付けられる。この保護フィルムとしては、半導体基板の厚さを薄くする工程において、半導体基板の表面を保護するために用いられる保護フィルムを使用してよい。
次に、半導体基板の表面に保護フィルムが張り付けられた状態で、半導体基板の裏面から半導体基板の内部に、水素原子を拡散させるウェット処理を行う。このウェット処理に使用する薬液は、たとえば、フッ酸等の酸を含む薬液が好ましい。このウェット処理は、室温のもとで行ってもよいが、水素原子の拡散量を増やすために、薬液の温度を５０〜９０℃程度に加熱した状態で行うのが好ましい。なお、酸としては、フッ酸の他に、塩酸、硫酸または硝酸を用いてもよい。
このウェット処理によって、半導体基板の内部に水素原子が導入される。水素原子は、プロトンイオンの注入において導入されたボロン原子と化学結合して、Ｂ−Ｈ結合を形成することがわかっている。Ｂ−Ｈ結合は、室温のもとで安定とされている。このため、ウェット処理を行った後に半導体基板を室温のもとで保持しても、水素原子が半導体基板の内部から蒸発してしまうことがない。こうして、ウェット処理を行うことによって、アクセプタイオンが注入されている半導体基板の領域に、水素原子が蓄積されることになる。
次に、ステップＴ３では、半導体基板の裏面にプロトンが照射される。半導体装置の一連の工程では、プロトン照射はこの１回だけ行われるため、プロトンの平均飛程は、半導体基板の裏面から最も距離を隔てられたｎ型フィールドストップ層の深さの位置になる。このため、プロトン照射のエネルギーは、ＩＧＢＴに要求される耐圧を考慮して深さを決める必要がある。発明者によるシミュレーションソフトを用いた計算では、たとえば、プロトンの入射エネルギーが１ＭｅＶの場合、半導体基板の裏面からｎ型フィールドストップ層の端部（深さ）までの距離は約１６μｍになることが見積もられた。
また、プロトンの照射量は多い方が、ｎ型フィールドストップ層のキャリア濃度が高くなって望ましいが、照射量が増えるにしたがい、照射欠陥および工程コストも増加することになる。一方、プロトンの照射量が少ない場合には、照射欠陥が少なくなってしまい、ｎ型フィールドストップ層のキャリア濃度を所望の濃度に設定することができなくなる。このため、発明者は、プロトン照射量を５×１０１１／ｃｍ２〜１×１０１５／ｃｍ２に設定した。
こうして、ウェット処理とプロトン照射とを行うことによって、半導体基板の裏面側の領域には、照射欠陥が形成され、水素原子が蓄積される。なお、上述した手法では、ウェット処理を行った後にプロトン照射を行う場合について説明したが、プロトン照射を行った後に、ウェット処理を行ってもよい。
次に、ステップＴ４では、半導体基板に蓄積された水素原子を拡散させるために、半導体基板にアニール処理が行われる。アニール処理は、たとえば、拡散炉を使用して行われる。半導体基板には、不活性ガス雰囲気中において、３００℃〜５００℃の温度のもとで、０．５時間〜５時間のアニール処理が行われる。水素関連ドナーを効率よく活性化させるために、アニール処理の温度としては、３５０℃〜４５０℃がより好ましい。一方、発明者は、温度が３００℃よりも低い場合と５００℃よりも高い場合、時間が０．５時間よりも短い場合と５時間よりも長い場合には、水素関連ドナーを効率的に形成することができないことを確認した。
このアニール処理によって、プロトン照射により供給された水素原子は、半導体基板の内部から裏面に向かって拡散するとともに、半導体基板の内部から裏面とは反対側に向かって拡散する。また、ウェット処理により供給された水素原子は、半導体基板の裏面から半導体基板の内部に向かって拡散する。
上述したように、半導体基板の裏面からプロトンの平均飛程の位置に至る領域（領域Ｒ）には、プロトンが照射されることによって、照射欠陥が形成されている。アニール処理の際には、プロトン照射により供給されて拡散する水素原子のうち、平均飛程の位置から半導体基板の裏面に向かって拡散する水素原子と、ウェット処理で供給されて、半導体基板の裏面から半導体基板の内部に向かって拡散する水素原子とが、その領域Ｒに形成された照射欠陥に捕獲されることになる。
照射欠陥に水素原子が捕獲されることで、照射欠陥のシリコンのダングリングボンドが終端される。これにより、一部の照射欠陥が水素関連ドナーに変化されるのに加えて、移動度を低下させていた照射欠陥が電気的に不活性にされて、照射欠陥を低減することができる。また、プロトン照射が１回であることで、プロトン照射を複数回行う場合と比べて、製造コストの削減も図ることができる。
次に、上述したステップＳ５について、濃度プロファイルを示して補足説明する。まず、図４に、アクセプタイオンを注入し、ウェット処理を行った後の、不純物（ボロン）の濃度および水素原子の濃度のそれぞれの、半導体基板の裏面からの深さ方向の分布を示す。図４に示すように、ボロン（アクセプタイオン）は、半導体基板の裏面から、約１μｍ程度までの比較的浅い領域に分布していることがわかる（ＢＰ、ＨＷＰ参照）。ボロンは、水素原子を捕獲してＢ−Ｈ結合を形成する。そのため、水素原子は、ボロンの深さ方向の分布と相似した深さ方向の分布を有する。
次に、図５に、プロトン照射後の、不純物（ボロン）の濃度および水素原子の濃度のそれぞれの、半導体基板の裏面からの深さ方向の分布を示す。プロトン照射を行うと、半導体基板の内部には、水素原子が蓄積されるとともに照射欠陥が形成される。なお、水素原子が蓄積されている状態とは、半導体製造工程において混入するような微量な水素が存在する状態ではなく、注入されたアクセプタイオンと同程度の濃度の１×１０１６〜１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内にある状態のことをさす。図５に示すように、水素原子は、半導体基板の裏面から約１６μｍ程度の平均飛程の位置に集中的に分布する（ＨＰＰ参照）。照射欠陥は、平均飛程の位置付近に集中的に分布するとともに、その平均飛程の位置付近から半導体基板の裏面に向かって減少する態様で分布する（ＤＰ参照）。
次に、図６に、アニール処理後の、プロトン照射による水素原子の濃度およびウェット処理による水素原子の濃度のそれぞれの、半導体基板の裏面からの深さ方向の分布を示す。図６に示すように、プロトン照射による水素原子の濃度およびウェット処理による水素原子の濃度のそれぞれは、半導体基板の深さ方向に分布が広がることがわかる。
アニール処理によって、半導体基板の裏面から平均飛程の位置付近では、照射欠陥と水素原子とが反応することによって水素関連ドナーが発生する。また、ウェット処理によって導入され、半導体基板の裏面から内部へ向かって拡散する水素原子と、半導体基板の裏面と平均飛程の位置付近との間に形成された照射欠陥の一部とが反応し、水素関連ドナーが発生するのに加えて、移動度を低下させていた照射欠陥が電気的に不活性にされて、照射欠陥が低減される。
上述した半導体装置の製造方法では、特許文献１および特許文献２において提案されている手法と比較して、ウェット処理によって、半導体基板の裏面から多量の水素原子が供給される。これにより、アニール処理後では、水素原子と照射欠陥とが反応して所望量の水素関連ドナーを発生させることができるとともに、照射欠陥を効果的に終端させて、半導体装置の移動度の低下および漏れ電流を抑制することができる。
次に、上述した製造方法によって製造される半導体装置における各キャリア濃度について説明する。図７に、半導体装置における各領域の設計上のキャリア濃度のプロファイルを示し、図８に、実際に製造された半導体装置における各領域のキャリア濃度のプロファイルを示す。キャリア濃度のプロファイルは、一般的なＳＲ（Spreading Resistance Profiling）法によって取得できる。
図７および図８に示すように、ｎ型フィールドストップ層２１のキャリア濃度のピークは、プロトンの平均飛程の位置にある。ｎ型フィールドストップ層２１のキャリア濃度は、その平均飛程の位置から半導体基板の裏面に向かって連続的に徐々に低下する。そのｎ型フィールドストップ層２１の内部では、水素原子が照射欠陥のシリコンのダングリングボンドを終端させており、キャリア移動度の低下の原因となる照射欠陥はなくなっている。
実施の形態２．
実施の形態２では、実施の形態１に係る半導体装置の製造方法の他の例について説明する。ここでは、荷電粒子としてヘリウムイオンを用いた製造方法について説明する。
図９に、半導体基板の裏面側に拡散層を形成する工程のフローチャートを示す。図９に示すように、ステップＶ１では、アクセプタイオンの注入が行われる。ステップＶ２では、ウェット処理が行われる。ステップＶ３では、ヘリウムイオンが照射される。ステップＶ４では、アニール処理が行われる。これら一連のステップＶ１〜Ｖ４のうち、ステップＶ３を除いて、ステップＶ１はステップＴ１と実質的に同じであり、ステップＶ２はステップＴ２と実質的に同じであり、ステップＶ４はステップＴ４と実質的に同じである。このため、ここでは、ステップＶ３について説明し、ステップＶ１、ステップＶ２およびステップＶ４については、必要である場合を除きその説明を繰り返さないこととする。
ステップＶ３では、半導体基板の裏面にヘリウムイオンが照射される。ヘリウムイオンのエネルギーは、ＩＧＢＴに要求される耐圧を考慮して深さを決める必要がある。発明者によるシミュレーションソフトを用いた計算では、たとえば、ヘリウムイオンの一例として、同位体の中でも存在量が多いとされるＨｅ４の場合では、Ｈｅ４の入射エネルギーが３．７５ＭｅＶの場合に、半導体基板の裏面からｎ型フィールドストップ層の端部（深さ）までの距離は約１６μｍになることが見積もられた。
また、ヘリウムイオンの場合も、ヘリウムイオンの照射量は多い方が、ｎ型フィールドストップ層のキャリア濃度が高くなって望ましいが、照射量が増えるにしたがい、照射欠陥および工程コストも増加することになる。一方、ヘリウムイオンの照射量が少ない場合には、照射欠陥が少なくなってしまい、ｎ型フィールドストップ層のキャリア濃度を所望の濃度に設定することができなくなる。このため、発明者は、ヘリウムイオンの照射量を５×１０１０／ｃｍ２〜１×１０１４／ｃｍ２に設定した。ここで、ヘリウムイオンの照射量を、プロトンの照射量よりも少なくした理由は、ヘリウムイオンのほうが、プロトンよりも多くの欠陥が形成されるためである。
こうして、ウェット処理とヘリウムイオン照射とを行うことによって、半導体基板の裏面側の領域には、照射欠陥が形成され、水素原子が蓄積される。なお、上述した手法では、ウェット処理を行った後にヘリウムイオン照射を行う場合について説明したが、ヘリウムイオン照射を行った後に、ウェット処理を行ってもよい。
次に、ステップＶ４では、半導体基板に蓄積された水素原子を拡散させるために、半導体基板にアニール処理が行われる。アニール処理は、たとえば、拡散炉を使用して行われる。半導体基板には、不活性ガス雰囲気中において、３００℃〜５００℃の温度のもとで、０．５時間〜５時間のアニール処理が行われる。水素関連ドナーを効率よく活性化させるために、アニール処理の温度としては、３５０℃〜４５０℃がより好ましい。
このアニール処理によって、ウェット処理により供給された水素原子は、半導体基板の裏面から半導体基板の内部に向かって拡散する。一方、プロトンを照射した場合と異なり、ヘリウムイオンを照射した場合は基板内に水素は入らない。
上述したように、半導体基板の裏面からヘリウムイオンの平均飛程の位置に至る領域（領域Ｒ）には、ヘリウムイオンが照射されることによって、照射欠陥が形成されている。アニール処理の際には、ウェット処理で供給されて、半導体基板の裏面から半導体基板の内部に向かって拡散する水素原子が、その領域Ｒに形成された照射欠陥に捕獲されることになる。ヘリウムイオン照射では、ヘリウムイオンの平均飛程の位置から半導体基板の裏面へ向かって拡散する水素原子はない。
照射欠陥に水素原子が捕獲されることで、照射欠陥のシリコンのダングリングボンドが終端される。これにより、一部の照射欠陥が水素関連ドナーに変化されるのに加えて、移動度を低下させていた照射欠陥が電気的に不活性にされて、照射欠陥を低減することができる。また、ヘリウムイオン照射が１回であることで、プロトン照射を複数回行う場合と比べて、製造コストの削減も図ることができる。
上述したステップＶ１〜Ｖ４は、図２に示すステップＳ５に対応する。次に、そのステップＳ５について、濃度プロファイルを示して補足説明する。前述したように、まず、図４に、アクセプタイオンを注入し、ウェット処理を行った後の、不純物（ボロン）の濃度および水素原子の濃度のそれぞれの、半導体基板の裏面からの深さ方向の分布を示す。図４に示すように、ボロン（アクセプタイオン）は、半導体基板の裏面から、約１μｍ程度までの比較的浅い領域に分布していることがわかる（ＢＰ、ＨＷＰ参照）。ボロンは、水素原子を捕獲してＢ−Ｈ結合を形成する。そのため、水素原子は、ボロンの深さ方向の分布と相似した深さ方向の分布を有する。
次に、図１０に、ヘリウムイオン照射後の、不純物（ボロン）の濃度および水素原子の濃度のそれぞれの、半導体基板の裏面からの深さ方向の分布を示す。ヘリウムイオン照射を行うと、半導体基板の内部には、照射欠陥が形成される。照射欠陥は、平均飛程の位置付近に集中的に分布するとともに、その平均飛程の位置付近から半導体基板の裏面に向かって減少する態様で分布する（ＤＰ参照）。
次に、図１１に、アニール処理後のウェット処理による水素原子の濃度の、半導体基板の裏面からの深さ方向の分布を示す。図１１に示すように、アニール処理後に、ウェット処理による水素原子の濃度は、半導体基板の深さ方向に分布が広がることがわかる。
アニール処理によって、半導体基板の裏面から平均飛程の位置付近では、ウェット処理によって導入され、半導体基板の裏面から内部へ向かって拡散する水素原子と、半導体基板の裏面と平均飛程の位置付近との間に形成された照射欠陥の一部とが反応し、水素関連ドナーが発生するのに加えて、移動度を低下させていた照射欠陥が電気的に不活性にされて、照射欠陥が低減される。
上述した半導体装置の製造方法では、特許文献１および特許文献２において提案されている手法と比較して、ウェット処理によって、半導体基板の裏面から多量の水素原子が供給される。これにより、アニール処理後では、水素原子と照射欠陥とが反応して所望量の水素関連ドナーを発生させることができるとともに、照射欠陥を効果的に終端させて、半導体装置の移動度の低下および漏れ電流を抑制することができる。
次に、上述した製造方法によって製造される半導体装置における各キャリア濃度について説明する。図１２に、半導体装置における各領域の設計上のキャリア濃度のプロファイルを示し、図１３に、実際に製造された半導体装置における各領域のキャリア濃度のプロファイルを示す。
図１２および図１３に示すように、ｎ型フィールドストップ層２１のキャリア濃度のピークは、プロトンの平均飛程の位置にある。ｎ型フィールドストップ層２１のキャリア濃度は、その平均飛程の位置から半導体基板の裏面に向かって連続的に徐々に低下する。そのｎ型フィールドストップ層２１の内部では、水素原子が照射欠陥のシリコンのダングリングボンドを終端させており、キャリア移動度の低下の原因となる照射欠陥はなくなっている。
実施の形態３．
ここでは、半導体装置として、ダイオードを備えた半導体装置を例に挙げて説明する。また、その製造方法として、荷電粒子としてプロトンを照射する場合について説明する。図１４に示すように、ダイオード２ｂを備えた半導体装置１では、半導体基板３の第１主面から一定の深さにわたり、ｐ＋型アノード層３１が形成されている。ｐ＋型アノード層３１に接するように、アノード電極３３が形成されている。
半導体基板３の第２主面から一定の深さ（深さＤ）にわたり、ｎ＋型カソード層３５が形成されている。深さＤから深さＤよりも深い位置にわたり、ｎ型フィールドストップ層２１が形成されている。ｎ＋型カソード層３５に接触するように、カソード電極３７が形成されている。ｎ型フィールドストップ層２１とｐ＋型アノード層３１との間に、ｎ−型ドリフト層５が位置する。なお、ダイオードを備えた半導体装置では、ダイオードが形成されているセル領域に加えて、外周部分には、耐圧保持のための終端構造（図示せず）が形成されている。
次に、上述した半導体装置の製造方法について説明する。ダイオードを備えた半導体装置は、前述したＩＧＢＴを備えた半導体装置の製造方法（図２参照）のうち、裏面拡散工程を除いて、実質的に同じ製造方法によって製造される。なお、裏面拡散工程の違いについては、後述する。
まず、半導体基板３の表面側（第１主面側）に、拡散層が形成される。半導体基板３が投入された後、フォトリソグラフィ工程、イオン注入工程および反応性イオンエッチング工程等によって、半導体基板３の第１主面側に、ｐ＋型アノード層３１が形成される（図２のステップＳ１、図１４参照）。
次に、半導体基板３の表面側に電極が形成される。たとえば、真空スパッタ法等により、ｐ＋型アノード層３１等を覆うように、金属膜が形成される。フォトリソグラフィ工程およびエッチング工程によって、金属膜をパターニングすることで、アノード電極３３が形成される。アノード電極３３は、ｐ＋型アノード層３１にオーミック接触する（図２のステップＳ２、図１４参照）。
次に、半導体基板３の第１主面を覆う表面保護膜が形成される。表面保護膜として、たとえば、ポリイミド膜が形成される（図２のステップＳ３、図１４参照）。次に、半導体基板３の厚さが薄くされる。半導体基板３の裏面（第２主面）を研削することによって、半導体基板３の薄板化が行われる。半導体基板３の厚さは、耐圧との関係で決定される（図２のステップＳ４参照）。
次に、半導体基板３の裏面側（第２主面側）に、拡散層として、ｎ型フィールドストップ層２１とｎ＋型カソード層３５とが形成される（図２のステップＳ５参照）。ｎ型フィールドストップ層２１を形成する工程については、後述する。
次に、半導体基板３の裏面側に電極が形成される。真空スパッタ法等により、ｎ＋型カソード層３５を覆うように金属膜を形成することによって、カソード電極３７が形成される。カソード電極３７は、ｎ＋型カソード層３５にオーミック接触する。これにより、図１４に示すｎ型フィールドストップ層２１を有する、ダイオードを備えた半導体装置が完成する（図２のステップＳ６、図１４参照）。
次に、半導体基板の裏面側に拡散層を形成する工程について、詳しく説明する。一般的に、ダイオードを備えた半導体装置では、ＩＧＢＴを備えた半導体装置とは異なり、半導体基板の裏面側にアクセプタイオンを注入する工程がない。そのため、ダイオードを備えた半導体装置では、半導体基板の裏面にアクセプタイオンを注入する工程を追加することになる。
そこで、図１５に示すように、まず、ステップＵ１では、半導体基板の裏面からアクセプタイオンとして、たとえば、ボロンイオンが注入される。
次に、ステップＵ２では、ｎ＋型カソード層となるドナーイオンが注入される。ドナーイオンとして、たとえば、リンイオンがある。次に、レーザーアニールにより、半導体基板の表面側に影響しない局所的な熱処理を行うことによって、注入したドナーイオンを活性化させる。このとき、アクセプタイオンの分布とドナーイオンの分布とを重ね合わせたときに、ｎ＋型カソード層が形成される領域内に位置するドナーイオンの濃度が、その領域内に位置するアクセプタイオンの濃度よりも１００倍以上高くなるように、あらかじめ注入条件（注入エネルギ、ドーズ量）を設定する。
このような濃度関係にすることで、ｎ＋型カソード層の導電型をｎ型に維持した状態で、次に行われるウェット処理によって、水素原子を蓄積させることができるｎ＋型カソード層を形成することができる。つまり、Ｂ−Ｈ結合を行うことができるｎ＋型カソード層を形成することができる。
なお、ここでは、アクセプタイオンがｎ＋型カソード層が形成される領域内に留まるように注入条件を設定したが、アクセプタイオンを、半導体基板の裏面から、ｎ＋型カソード層が形成される領域よりもさらに距離を隔てられた領域にまで分布させることもできる。この場合には、ｎ＋型カソード層が形成される領域よりもさらに距離を隔てられた領域におけるアクセプタイオンの濃度を、ｎ−型ドリフト層のキャリア濃度よりも１００分の１以下の濃度にすることが望ましい。これにより、アクセプタイオンを導入することで生じるｎ−型ドリフト層内のキャリア補償または欠陥が、半導体装置の特性に有意な影響を与えることを避けることができる。
次に、ステップＵ３では、半導体基板を薬液に浸漬するウェット処理が行われる。このとき、半導体基板の表面側に形成されたダイオードのアノード電極３３（図１４参照）を薬液から保護するために、半導体基板の表面に保護フィルムが張り付けられる。
次に、ステップＵ４では、半導体基板の裏面にプロトンが照射される。このとき、ステップＴ３（図３参照）について説明したように、プロトン照射量を５×１０１１／ｃｍ２〜１×１０１５／ｃｍ２に設定することが望ましい。
次に、ステップＵ５では、半導体基板に蓄積された水素原子を拡散させるために、半導体基板にアニール処理が行われる。このとき、ステップＴ４（図３参照）について説明したように、半導体基板には、不活性ガス雰囲気中において、３００℃〜５００℃の温度のもとで、０．５時間〜５時間のアニール処理が行われる。
以上の工程によって製造された、ダイオードを備えた半導体装置では、ｎ型フィールドストップ層２１のキャリア濃度の分布は、前述したＩＧＢＴを備えた半導体装置におけるｎ型フィールドストップ層のキャリア濃度の分布と同じ分布を有する。したがって、ｎ型フィールドストップ層の内部では、水素原子が照射欠陥のダングリングボンドを終端させており、キャリア移動度の低下の原因となる照射欠陥はなくなっている。
実施の形態４．
実施の形態４では、実施の形態３に係る半導体装置の製造方法の他の例について説明する。ここでは、荷電粒子としてヘリウムイオンを用いた製造方法について説明する。
図１６に、半導体基板の裏面側に拡散層を形成する工程のフローチャートを示す。図１６に示すように、ステップＷ１では、アクセプタイオンの注入が行われる。ステップＷ２では、ドナーイオンの注入が行われる。ステップＷ３では、ウェット処理が行われる。ステップＷ４では、ヘリウムイオンが照射される。ステップＷ５では、アニール処理が行われる。これら一連のステップＷ１〜Ｗ５のうち、ステップＷ４を除いて、ステップＷ１はステップＵ１と実質的に同じであり、ステップＷ２はステップＵ２と実質的に同じであり、ステップＷ３はステップＵ３と実質的に同じであり、ステップＷ５はステップＵ５と実質的に同じである。このため、ここでは、ステップＷ４について説明し、ステップＷ１〜ステップＷ３およびステップＷ５については、必要である場合を除きその説明を繰り返さないこととする。
ステップＷ４では、半導体基板の裏面にヘリウムイオンが照射される。このとき、ステップＶ３（図９参照）について説明したのと同様に、ヘリウムイオンの照射量を５×１０１０／ｃｍ２〜１×１０１４／ｃｍ２に設定することが望ましい。
次に、ステップＷ５では、半導体基板に蓄積された水素原子を拡散させるために、半導体基板にアニール処理が行われる。このとき、ステップＶ４（図９参照）について説明したのと同様に、半導体基板には、不活性ガス雰囲気中において、３００℃〜５００℃の温度のもとで、０．５時間〜５時間のアニール処理が行われる。
以上の工程によって製造された、ダイオードを備えた半導体装置では、ｎ型フィールドストップ層２１のキャリア濃度の分布は、前述したＩＧＢＴを備えた半導体装置におけるｎ型フィールドストップ層２１のキャリア濃度の分布と同じ分布を有する。したがって、ｎ型フィールドストップ層２１の内部では、水素原子が照射欠陥のダングリングボンドを終端させており、キャリア移動度の低下の原因となる照射欠陥はなくなっている。
なお、各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、フィールドストップ層を備えた半導体装置に有効に利用される。
１ 半導体装置、２ａ ＩＧＢＴ、２ｂ ダイオード、３ 半導体基板、３ａ トレンチ、５ ｎ−型ドリフト層、７ ｐ＋型コンタクト層、９ ｐ型ベース層、１１ ｎ＋型エミッタ層、１３ ゲート絶縁膜、１５ ゲート電極、１７ 層間絶縁膜、１９ エミッタ電極、２１ ｎ型フィールドストップ層、２３ ｐ＋型コレクタ層、２５ コレクタ電極、３１ ｐ＋型アノード層、３３ アノード電極、３５ ｎ＋型カソード層、３７ カソード電極。
次に、ステップＳ５では、半導体基板の裏面側（第２主面側）に、拡散層が形成される。半導体基板の裏面から第１３族元素のイオンが注入される。なお、「第１３族元素」は、短周期型周期表では、「ＩＩＩ族元素」と表記される。半導体基板の裏面側（第２主面側）に保護膜が形成された後、薬液によるウェット処理とプロトン照射とが行われる。その後、アニール処理を行うことで、ｎ型フィールドストップ層２１およびｐ＋型コレクタ層２３が形成される（図１参照）。この工程は、この発明の特徴的な部分であり、詳細については後述する。

Claims (13)

  1. 第１主面および第２主面を有し、第１キャリア濃度を有する第１導電型の半導体基板に対して、前記第１主面と前記第２主面との間において電流の導通を行う半導体素子を形成する工程を有し、
    前記半導体素子を形成する工程は、
    前記半導体基板の前記第２主面から、アクセプタイオンを注入する工程と、
    前記アクセプタイオンが注入された前記半導体基板の領域内に水素原子を蓄積させるウェット処理を、前記半導体基板の前記第２主面から行う工程と、
    前記半導体基板の前記第２主面から、荷電粒子を照射する工程と、
    前記ウェット処理を行う工程および前記荷電粒子を照射する工程の後に、前記半導体基板にアニール処理を行うことにより、前記半導体基板の前記第１キャリア濃度よりも高い第２キャリア濃度を有する第１導電型のフィールドストップ層を形成する工程と
    を備えた、半導体装置の製造方法。
  2. 前記アクセプタイオンを注入する工程では、前記アクセプタイオンとして第１３族元素のイオンが注入される、請求項１記載の半導体装置の製造方法。
  3. 前記ウェット処理を行う工程では、フッ酸を含む薬液が使用される、請求項１記載の半導体装置の製造方法。
  4. 前記荷電粒子を照射する工程では、ドーズ量が５×１０１１／ｃｍ２〜１×１０１５／ｃｍ２の条件のもとで、前記荷電粒子としてプロトンが照射される、請求項１記載の半導体装置の製造方法。
  5. 前記荷電粒子を照射する工程では、ドーズ量が５×１０１０／ｃｍ２〜１×１０１４／ｃｍ２の条件のもとで、前記荷電粒子としてヘリウムイオンが照射される、請求項１記載の半導体装置の製造方法。
  6. 前記アニール処理を行う工程では、不活性ガス雰囲気中において、アニール温度が３００℃〜５００℃、アニール時間が０．５時間〜５時間の条件のもとで行われる、請求項１記載の半導体装置の製造方法。
  7. 前記半導体素子を形成する工程は、前記半導体基板の前記第２主面から前記フィールドストップ層までの領域に第２導電型のコレクタ層を形成する工程を含む、ＩＧＢＴを形成する工程を有する、請求項１記載の半導体装置の製造方法。
  8. 前記半導体素子を形成する工程は、前記半導体基板の前記第２主面からドナーイオンを注入することにより、前記半導体基板の前記第２主面から前記フィールドストップ層までの領域に第１導電型のカソード層を形成する工程を含む、ダイオードを形成する工程を有する、請求項１記載の半導体装置の製造方法。
  9. 第１導電型の半導体基板における第１主面と第２主面との間において電流の導通を行う半導体素子を備えた半導体装置であって、
    第１キャリア濃度を有する前記半導体基板の前記第２主面から第１深さにわたり形成された不純物領域と、
    前記半導体基板における前記第１深さの位置から前記第１深さよりも深い第２深さにわたり形成され、前記半導体基板の前記第１キャリア濃度よりも高い第２キャリア濃度を有する第１導電型のフィールドストップ層と
    を備え、
    前記フィールドストップ層では、
    前記第１深さと前記第２深さとの間に前記第２キャリア濃度の最大値があり、
    前記第２キャリア濃度の前記最大値が位置する部分から前記第２主面へ向かって、前記第２キャリア濃度は低下する分布を示し、
    前記フィールドストップ層に残留する照射欠陥の濃度は、前記半導体基板の前記第１キャリア濃度よりも低く、
    前記不純物領域内に水素原子が蓄積された、半導体装置。
  10. 前記フィールドストップ層に残留する前記照射欠陥の濃度は、前記半導体基板の前記第１キャリア濃度の１／１００以下である、請求項９記載の半導体装置。
  11. 前記水素原子は、前記水素原子の濃度が、前記不純物領域の表面から前記不純物領域と前記フィールドストップ層との境界に向かって連続的に低下する分布を有する、請求項９記載の半導体装置。
  12. 前記半導体素子は、ＩＧＢＴを含み、
    前記不純物領域は、第２導電型のコレクタ層である、請求項９記載の半導体装置。
  13. 前記半導体素子は、ダイオードを含み、
    前記不純物領域は、第１導電型のカソード層である、請求項９記載の半導体装置。
JP2019530885A 2017-07-19 2018-04-24 半導体装置の製造方法および半導体装置 Active JP6833038B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017140098 2017-07-19
JP2017140098 2017-07-19
PCT/JP2018/016590 WO2019017034A1 (ja) 2017-07-19 2018-04-24 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019017034A1 true JPWO2019017034A1 (ja) 2020-03-19
JP6833038B2 JP6833038B2 (ja) 2021-02-24

Family

ID=65015122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019530885A Active JP6833038B2 (ja) 2017-07-19 2018-04-24 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US11676996B2 (ja)
JP (1) JP6833038B2 (ja)
CN (1) CN110892514B (ja)
DE (1) DE112018003666T5 (ja)
WO (1) WO2019017034A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014123681A (ja) * 2012-12-21 2014-07-03 Lapis Semiconductor Co Ltd 半導体装置の製造方法、及び半導体装置
JP2015130523A (ja) * 2011-12-15 2015-07-16 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2015190579A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 半導体装置
JP2016009868A (ja) * 2014-06-24 2016-01-18 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ウエハを処理するための方法
WO2016204097A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676746B2 (ja) * 1987-11-27 1997-11-17 ソニー株式会社 微細パターンの形成方法
JP2680448B2 (ja) * 1989-11-10 1997-11-19 東芝マイクロエレクトロニクス 株式会社 耐放射線半導体装置の製造方法
JP3236692B2 (ja) * 1993-02-24 2001-12-10 京セラ株式会社 電子写真感光体
JPH06260489A (ja) * 1993-03-02 1994-09-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE19804580C2 (de) * 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
JP2000349314A (ja) * 1999-06-02 2000-12-15 Canon Inc 光起電力素子の製造方法
JP3684962B2 (ja) 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10261424B3 (de) * 2002-12-30 2004-07-01 Infineon Technologies Ag Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
JP2005045036A (ja) * 2003-07-22 2005-02-17 Sharp Corp 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
FR2966980B1 (fr) * 2010-11-02 2013-07-12 Commissariat Energie Atomique Procédé de fabrication de cellules solaires, atténuant les phénomènes de lid
WO2013073623A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
JP5887946B2 (ja) * 2012-01-18 2016-03-16 旭硝子株式会社 電子デバイスの製造方法、およびガラス積層体の製造方法
CN104040692B (zh) 2012-03-19 2016-11-09 富士电机株式会社 半导体装置的制造方法
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017055015A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP2015130523A (ja) * 2011-12-15 2015-07-16 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014123681A (ja) * 2012-12-21 2014-07-03 Lapis Semiconductor Co Ltd 半導体装置の製造方法、及び半導体装置
WO2015190579A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 半導体装置
JP2016009868A (ja) * 2014-06-24 2016-01-18 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ウエハを処理するための方法
WO2016204097A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11676996B2 (en) 2023-06-13
CN110892514B (zh) 2023-07-28
WO2019017034A1 (ja) 2019-01-24
JP6833038B2 (ja) 2021-02-24
DE112018003666T5 (de) 2020-05-07
US20200135847A1 (en) 2020-04-30
CN110892514A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US20220140091A1 (en) Semiconductor device and semiconductor device manufacturing method
US10204979B2 (en) Semiconductor device and method of manufacturing the same
JP5781291B2 (ja) ファストリカバリーダイオード
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
US8017974B2 (en) Semiconductor device with increased withstand voltage
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
CN106062960B (zh) 半导体装置及半导体装置的制造方法
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US10134853B2 (en) Method of manufacturing a semiconductor device having an impurity concentration
JP5022642B2 (ja) フィールドストップを有する半導体部品
JP6833038B2 (ja) 半導体装置の製造方法および半導体装置
JPH09260639A (ja) シリコン半導体装置の製造方法
US20230111002A1 (en) Semiconductor device, and method of manufacturing semiconductor device
JP4951872B2 (ja) 半導体装置の製造方法
JP4821088B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
CN104241121A (zh) 制造二极管的方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
JP2022124784A (ja) 半導体装置およびその製造方法
CN114695513A (zh) 半导体装置及其制造方法
CN117594438A (zh) 一种快恢复二极管的锰掺杂方法及快恢复二极管

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210202

R150 Certificate of patent or registration of utility model

Ref document number: 6833038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250