JP2676746B2 - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法

Info

Publication number
JP2676746B2
JP2676746B2 JP62299405A JP29940587A JP2676746B2 JP 2676746 B2 JP2676746 B2 JP 2676746B2 JP 62299405 A JP62299405 A JP 62299405A JP 29940587 A JP29940587 A JP 29940587A JP 2676746 B2 JP2676746 B2 JP 2676746B2
Authority
JP
Japan
Prior art keywords
substrate
pattern
resist
forming
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62299405A
Other languages
English (en)
Other versions
JPH01140729A (ja
Inventor
芳文 森
晃 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62299405A priority Critical patent/JP2676746B2/ja
Priority to EP88119693A priority patent/EP0318037A3/en
Priority to KR1019880015529A priority patent/KR890008933A/ko
Publication of JPH01140729A publication Critical patent/JPH01140729A/ja
Priority to US07/639,325 priority patent/US5171718A/en
Application granted granted Critical
Publication of JP2676746B2 publication Critical patent/JP2676746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば半導体装置の製造等に適用される微
細パターンの形成方法に関する。 〔発明の概要〕 本発明は、微細パターンの形成方法において、原料ガ
スを含む雰囲気中で基板に所要のパターンで電荷粒子線
を照射することによりパターンに沿った原料ガスよりの
生成物である第1物質よりなるマスクパターンを形成
し、このマスクパターンをおおって第2物質の層を形成
した後、マスクパターンの第1物質を選択的に除去し、
次いで第2物質の層をマスクとして基板上に第3物質を
形成することによって、極微細パターンの形成を可能に
したものである。 〔従来の技術〕 従来、大規模集積回路(LSI)等の微細構造を製造す
るに際しては、光を用いた所謂フォトリソグラフィー技
術が主流として用いられてきた。しかし、200Åサイズ
の微細構造の製造になると、例え遠赤外線を用いても1
桁大き過ぎ、さらにX線を用いても難しい。すなわち、
例えば200Åの微細構造を製造するには、それ以下の分
解能が必要であり、波長が200Å以下であることが必要
となる。これは、X線の領域であり、光源とマスク材の
両面が解決すべき問題が山積しているのが現状である。 一方、これに代わる方法として電子ビームによるパタ
ーニングが最近行なわれ始めてきた。第4図及び第5図
にその例を示す。 第4図はポジ型レジストを使用した場合であり、基板
(1)上にポジ型レジスト(2)を塗布し(第4図A参
照)、電子ビーム露光(4)及び現像によりレジスト
(2)のパターニングを行う(第4図B参照)。次に全
面にパターン形成材料(3)を被着形成し(第4図C参
照)、レジスト(2)をその上のパターン形成材料
(3)と共に剥離(リフトオフ)して基板(1)上に所
定パターンのパターン形成材料(3)を形成する(第4
図D参照)。 第5図はネガ型レジストを使用した場合であり、基板
(11)上にパターン形成材料(12)を形成し、さらにこ
の上にネガ型レジスト(13)を被着形成し(第5図A参
照)、電子ビーム露光(14)及び現像によりレジスト
(13)のパターニングを行う(第5図B参照)。次にレ
ジスト(13)をマスクにパターン形成材料(12)を選択
エッチングしてパターン形成材料(12)のパターニング
を行う(第5図C参照)。そしてレジスト(13)を剥離
する(第5図D参照)。 〔発明が解決しようとする問題点〕 上述の電子ビームによるパターニング方法は、ポジ
型、ネガ型のいずれのレジストも、予めレジストを数千
Å塗布した後、電子ビーム露光でレジスト材質を変化さ
せて所望のパターンを得るようにしている。この場合の
最終目的であるパターンを形成するところの出発物質は
固体のレジストであり、入射電子ビームに対し、多重散
乱体として働く。このとき、例えばウイルキンソン氏等
が示すように(Superlattices and Microstrctures,Vo
l.2 No.6 1986)、第6図及び第7図のような電子の軌
跡が予想される。第6図は5μm厚のSi基板(21)上に
形成した厚さ0.3μmのレジスト層(22)に50KVの電子
ビーム(23)を入射した後の散乱した100個の電子の軌
跡を示し、第7図は10kVの電子ビーム(24)を同じ試料
に入射した後の電子の軌跡を示す。 この図からも判るように、レジスト中での電子の多重
散乱によりレジスト通過中に当初の空間分解能が失われ
る。特にネガ型レジストでは致命的である。また、電子
の基板からの後方散乱のため、他所のレジストをも電子
が叩くことになる。図はSi基板であるが、GaAs基板など
ではこの効果は拡大する。従って、電子が通過したとこ
ろは、好むと、好まざるとにかかわらず感光するので、
これらは全て極微細構造の製造の妨げとなる。 尚、パターン形成方法として、金属或いは半導体等の
構成物質を含むガス雰囲気中に基板を配し、その基板表
面の所望の部分に電子ビームを照射して所望パターンの
金属或いは半導体を基板上に堆積させる方法が知られて
いる(特開昭62−42417号公報参照)。また気体レジス
ト雰囲気中に基板を配し、基板表面に電子ビームを照射
して所要パターンのレジストを堆積させる方法も知られ
ている(Applied Physics Letters,Vol.29,No.9 1976 5
96〜598頁参照)。 本発明は、上述の点に鑑み、極微細構造の半導体装置
等の製造を可能にする微細パターンの形成方法を提案す
るものである。 〔問題点を解決するための手段〕 本発明は、原料ガスを含む雰囲気中で基板(51)に所
要のパターンで例えば、電子、陽電子、ミューオン等の
荷電粒子線(41)を照射することによりパターンに沿っ
た原料ガス(37)よりの生成物である第1物質よりなる
マスクパターン(52)を沈積する工程と、マスクパター
ン(52)をおおって第2物質の層(53)を形成する工程
と、マスクパターン(52)を形成する第1物質を選択的
に除去する工程と、第2物質(53)をマスクとして基板
(51)上に第3物質(55)を形成する工程とよりなるこ
とを特徴とする微細パターンの形成方法である。 〔作用〕 基板上の第1物質よりなるマスクパターン(52)は、
原料ガス雰囲気中の基板に電荷粒子線(41)を照射して
原料ガス(37)の生成物によって形成される。特に第1
物質がレジストの場合、出発物質が気体であるために、
レジスト中の電子の多重散乱がなく、又基板(51)から
の電子の後方散乱の影響も少ないので分解能のよい(微
細な)マスクパターン(52)が形成される。マスクパタ
ーン(52)はビームの照射条件を選ぶことによって膜厚
方法に底辺より上方に向かって幅狭となるような形状に
形成される。そして、マスクパターン(52)をおおって
第2物質の層(53)を形成した後に、マスクパターンの
第1物質を選択的に除去することにより、第2物質層
(53)に開口部を有すると共にひさし部が形成されるよ
うな空洞部(54)が形成される。次いで、第2物質層
(53)をマスクとして空洞部(54)内の基板上に第3物
質(55)を形成するのでこの第3物質(55)のパターン
はマスクパターン(52)よりも更に微細となる。 従って、極微細パターンの形成が可能となる。 〔実施例〕 以下、図面を参照して本発明による微細パターンの形
成方法の実施例を説明する。 第2図は本実施例で用いる装置の構成図である。同図
において、(31)は電子ビーム照射系、(32)はチェン
バー(23)内に設けられた試料室、(34)は試料室(3
2)のサセプタ(35)上に配された試料としての基板で
ある。(38)はチェンバー(33)の排気系、(39)は試
料室(32)の排気系である。試料室(32)には配管(3
6)を通じて原料ガス(37)が導入されるようになされ
る。 本例では、ネガ型レジスト(炭化水素)を構成物質と
して含むガス例えばアルキルナフタレンを原料ガス(3
7)として用い、これを試料室(32)内に導入する。チ
ェンバー(33)及び試料室(32)は同程度の高真空に排
気される。原料ガス材であるアルキルナフタレンは大気
中で液体であるが真空中ではガス化する。また、このア
ルキルナフタレンはこのままでは蒸気圧が低く或いは付
着係数は大きいが基板(22)とは何ら相互作用しない。
試料室(22)の原料ガス雰囲気の圧力は10-5Torr〜10-8
Torr、標準的には10-7Torr程度である。 基板温度は室温〜−30℃程度の範囲内で適正温度に保
つ。 そして、例えば加速電圧6kV、ビーム電流20μAの電
子ビーム(41)を収束レンズ(40)で収束して原料ガス
雰囲気中の基板(34)上の所望の部分に5秒間照射する
ことにより、原料ガスよりレジストが生成され、その所
望部分上にレジスト膜が沈積する。レジスト膜として
は、良好な耐酸性、耐RIE性で且つ選択エピタキシャル
用のレジスト膜が形成される。 ここでは、レジストの出発物質が固体でなく気体を用
いるため、レジスト中の多重散乱が原理的にない。また
このため基板入口でのビームの広がりがなく基板からの
後方散乱による反跳電子も固体レジストに対するほど広
がらないので、ぼけも小さい。分解能としては所謂ライ
ン・アンド・スペースで(すなわちストライプ状のレジ
スト膜を形成したときのストライプ幅と、隣り合うスト
ライプ間の空間幅とが夫々)約250Å程度まで得られて
いるが、電子ビーム(41)の加速電圧の最適化等で100
Å以下の分解能を得ることが可能である。この値は電子
ビームのぼけ(40Å程度)と炭化水素膜のポリマリゼー
ション厚(数十Å程度)の和で下限が支えられる。そし
て、第3図に示すように電子ビーム(41)を走査するこ
とにより、基板(34)表面に幅100Å以下のレジストパ
ターン(42)が直接描画される。 実施例1 ショットキ障壁型FETの製造に適用した場合につき述
べる。 先ず半導体基板例えばGaAs基板(51)を前述の第2図
の装置内に配置し、アルキルナフタレン雰囲気中で基板
(51)に対して電子ビーム(41)を照射して第1図Aに
示すように基板(51)上にレジスト膜(52)を形成す
る。このとき、電子ビーム(41)の調整を最適化して分
解能を上げ、電子ビームの照射時間を長くすると第1図
Aに示すように主たる底辺の幅lが1000Å程度で底辺で
は薄い裾状部(52a)を有し、また膜厚d1が4000Å程度
で上方に向かって幅lが小となるような形状のレジスト
膜(52)が形成される。 次に、第1図Bに示すようにRIE(反応性イオンエッ
チング)によりトリミングし、裾状部(52a)を除去し
て底辺の幅lが1000Å程度、膜厚d2が3000Åのレジスト
膜(52)に整形する。 次に、第1図C1又は第1図C2に示すようにレジスト膜
(52)を含むGaAs基板(51)上の全面にオーミックメタ
ル(53)を蒸着する。 次に、第1図Dに示すようにオーミックメタル(53)
を、レジスト膜(52)の上部が一部露出するまで等方的
に全面エッチングする。 次に、RIE等によりレジスト膜(52)のみを選択的に
除去する(第1図E)。このレジスト膜(52)の除去に
よって空洞部(54)が形成される。このオーミックメタ
ル(53)に形成された空洞部(54)の開口部の幅Wは底
辺の幅lの数分の1すなわち約200Å程度となる。 次に、第1図Fに示すようにショットキメタル(55)
を全面に蒸着する。これによりオーミックメタルによる
ソース電極(53S)及びドレイン電極(53P)間のGaAs基
板(51)の表面に開口部幅Wに対応する幅のショットキ
メタルによるゲート電極(55G)が形成される。斯くし
て、ソース及びドレイン間隔が1000Å以下でゲート長が
約200Åのショットキ障壁型のGaAsFET(56)が得られ
る。 尚、上例では本法をショットキ障壁型FETの製造に適
用したが、他の半導体装置の製造にも適用できる。又、
オーミックメタル、ショットキメタルに代えて、他の金
属、半導体、絶縁物等を利用することも可能である。 〔発明の効果〕 上述した本発明によれば、原料ガス雰囲気中で基板表
面に電荷粒子線を照射して第1物質のマスクパターンを
形成し、このマスクパターンをおおって第2物質槽を形
成した後、マスクパターンを選択的に除去し、次いで第
2物質層をマスクとしてマスクパターンの除去された空
洞部内の基板上に第3物質を形成することにより、極微
細パターンの第3物質層を形成することができる。従っ
て、本法は特に極微細構造の大規模集積回路等の半導体
装置の製造プロセスに用いて好適ならしめるものであ
る。
【図面の簡単な説明】 第1図A〜Fは本発明をショットキ障壁型FETの製造に
適用した場合の工程図、第2図は本発明の実施に適用さ
れる装置の構成図、第3図は第2図の装置を用いて基板
上にマスクパターンを形成する状態を示す斜視図、第4
図A〜Dは従来のポジ型レジストを用いた場合のパター
ン形成の例を示す工程図、第5図A〜Dは従来のネガ型
レジストを用いた場合のパターン形成の例を示す工程
図、第6図及び第7図は夫々レジスト膜を電子ビーム露
光したときの電子の散乱状態を示す図である。 (31)は電子ビーム照射系、(32)は試料室、(34)は
基板、(37)は原料ガス、(51)はGaAs基板、(52)は
レジスト膜、(53)はオーミックメタル、(55)はショ
ットキメタルである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/338 H01L 21/30 562 29/812

Claims (1)

  1. (57)【特許請求の範囲】 1.原料ガスを含む雰囲気中で基板に所要のパターンで
    電荷粒子線を照射することにより上記パターンに沿った
    原料ガスよりの生成物である第1物質よりなるマスクパ
    ターンを沈積する工程、 上記マスクパターンをおおって第2物質の層を形成する
    工程、 上記マスクパターンを形成する第1物質を選択的に除去
    する工程、 上記第2物質をマスクとして基板上に第3物質を形成す
    る工程よりなる微細パターンの形成方法。
JP62299405A 1987-11-27 1987-11-27 微細パターンの形成方法 Expired - Fee Related JP2676746B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62299405A JP2676746B2 (ja) 1987-11-27 1987-11-27 微細パターンの形成方法
EP88119693A EP0318037A3 (en) 1987-11-27 1988-11-25 Method for forming a fine pattern by using a patterned resist layer
KR1019880015529A KR890008933A (ko) 1987-11-27 1988-11-25 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법
US07/639,325 US5171718A (en) 1987-11-27 1991-01-09 Method for forming a fine pattern by using a patterned resist layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62299405A JP2676746B2 (ja) 1987-11-27 1987-11-27 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
JPH01140729A JPH01140729A (ja) 1989-06-01
JP2676746B2 true JP2676746B2 (ja) 1997-11-17

Family

ID=17872134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62299405A Expired - Fee Related JP2676746B2 (ja) 1987-11-27 1987-11-27 微細パターンの形成方法

Country Status (1)

Country Link
JP (1) JP2676746B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892514B (zh) * 2017-07-19 2023-07-28 三菱电机株式会社 半导体装置的制造方法以及半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267977A (en) * 1975-12-04 1977-06-06 Sanyo Electric Co Ltd Micro pattern fixation method for semiconductor unit
JPS60262426A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
JPH0680629B2 (ja) * 1984-12-05 1994-10-12 日本電気株式会社 パタ−ン形成方法

Also Published As

Publication number Publication date
JPH01140729A (ja) 1989-06-01

Similar Documents

Publication Publication Date Title
US9653309B2 (en) Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
EP0468036B1 (en) Field emission device encapsulated by substantially normal vapor deposition
US4964946A (en) Process for fabricating self-aligned field emitter arrays
WO1989011553A1 (en) Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams
JPS6355208B2 (ja)
JPH0722142B2 (ja) 回路の製造方法
JPH0734428B2 (ja) 半導体素子の製造方法
US5171718A (en) Method for forming a fine pattern by using a patterned resist layer
JP2676746B2 (ja) 微細パターンの形成方法
Kubena et al. Dot lithography for zero‐dimensional quantum wells using focused ion beams
JPS6031909B2 (ja) エツチング加工法
EP0318037A2 (en) Method for forming a fine pattern by using a patterned resist layer
JP2789742B2 (ja) 成膜装置及び成膜方法
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JPH0159574B2 (ja)
JP2630260B2 (ja) 無機レジスト膜形成方法
US4368215A (en) High resolution masking process for minimizing scattering and lateral deflection in collimated ion beams
JP2671355B2 (ja) レジストの形成方法
JPH01140721A (ja) レジストの形成方法
JP2932475B2 (ja) 半導体装置の製造方法
JP2811755B2 (ja) 微小真空三極管の製造方法
JP3067132B2 (ja) レジストパターンの形成方法
JPH06209018A (ja) 微細ゲート電極の形成方法
JPS61292319A (ja) 微細パタ−ン形成法
JPH0246740A (ja) ゲート電極形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees