JPH0722142B2 - 回路の製造方法 - Google Patents

回路の製造方法

Info

Publication number
JPH0722142B2
JPH0722142B2 JP2094923A JP9492390A JPH0722142B2 JP H0722142 B2 JPH0722142 B2 JP H0722142B2 JP 2094923 A JP2094923 A JP 2094923A JP 9492390 A JP9492390 A JP 9492390A JP H0722142 B2 JPH0722142 B2 JP H0722142B2
Authority
JP
Japan
Prior art keywords
etching
irradiation
mask
removal
damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2094923A
Other languages
English (en)
Other versions
JPH02295115A (ja
Inventor
アール．ハリオット ロイド
ビィ．パニッシュ モートン
ヘンリーテムキン
ワン ユー―リン
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPH02295115A publication Critical patent/JPH02295115A/ja
Publication of JPH0722142B2 publication Critical patent/JPH0722142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子等のデバイスの製造法及びその結果
得られるデバイスに関する。
［従来技術］ 今日の技術におけるリソグラフィ法により製造された小
型デバイスの役割は、十分に理解されている。集積回路
がなければ、即ち、半導体集積回路がなければ、現代技
術は全く別のものとなろう。他の種類の要素、特に、光
学要素を組み込む技術の拡張の影響力はすでに現れつつ
ある。
従来の写真プロセスへの類推によって、この進歩した状
態をもたらした構成技術は、化学線「レジスト」材料に
依存する。この化学線レジスト材料は、写真の感光剤の
ように、放射線に選択的にさらすことにより決定される
パターン化された層を生じる。レジスト化学の発達は迅
速である。考えられる多くの種類の輪郭描写放射線に対
し必要な感度を持つポジ型とネガ型の両レジストが現れ
た。可視光線、赤外線、紫外線、エレクトロビーム及び
イオンビーム放射線を受け入れるための必要な安定性、
感度、波長選択性等を持つレジストは入手可能である。
数マイクロメータ及び更にこの１マイクロメータまたは
その何分の１かの臨界寸法を持つ高歩留まりの長寿命の
回路を信頼性良く製造する今日の能力は、このレジスト
及び関連する処理化学の現在の進歩した状態に大いに依
存している。
大部分、製造されるデバイスのレジスト層のパターン描
写は、既にパターン化したマスク、一般的には、フラッ
ド（flood:洪水）照射をパターン化する自己保持マスク
に依存している。ビームによる書き込みもある役割を果
している。その主要な意義は、例えば、電子ビーム露光
システム（Electron Beam Exposure System）の使用に
よるマスクの構成にあったが、それはデバイスの直接的
な製造にも使用された。ビーム書き込みは、マスクの使
用を避けて、例えば加速電子の収束ビームを利用して、
現像剤に対するレジストの溶解性を変える。他の方法で
あるイオンビーム除去は、レジスト並びにマスクを避け
て、比較的高いビームエネルギーの使用による材料の直
接的物理的な除去に依存している。
描かれるべきデバイス機能材料の性質に関する進歩が、
他の開発によりもたらされた。種々のMBEを含む種々の
プロセスにより、可視スペクトル内及びこの可視スペク
トルを超えたところの光照射線の波長程小さな一様な厚
さを持つ極めて良好に制御された層が形成された。これ
ら及び他の高度なプロセスは、１マイクロメータの何分
の１か程の小さなデザインルールに相応する寸法減少の
原因となっている。
今日まで十分に役立ったリソグラフィ法は、新しいデバ
イスの形成には適当でない。より短い波長（即ち、深紫
外線又はＸ線）の描写照射線での代用によって実現され
る寸法制御は、今日のリソグラフィ処理の使用によっ
て、少なくとも歩留まりが減少するという観点から、時
に好ましくない。問題は汚染及び損傷である。その結果
発生する問題は、この材料自体の観点及び後続のオーバ
ーグロー（overgrow）した材料中を伝ぱんされるという
観点の両方から、パターンが形成される材料に対する結
晶学的損傷である。
MBEプロセスは、レジストの残留物並びにレジスト処理
から生じる残留物から発生する汚染を特に受けやすい。
上層のMBE材料の堆積前に、除去される必要のあるMBE材
料の下の化学残留物は、堆積プロセスの利点のために、
完全に除去することが必要である。
他の種類の汚染も重要である。より短い波長の照射線
（即ち、Ｘ線）使用の努力は、汚染および、時には、大
気に対する露出から生ずる酸化それ自体により、困難で
ある。照射光学に基づく大部分の有望な研究はソフトＸ
線スペクトル（例えば、100〜200オングストローム波
長）にあった。この波長では、塵埃粒子により問題が生
じる。即ち、通常の炭素又はシリコン含有塵埃は、この
波長範囲ではＸ線に対して不透明である。
要するに、以前は余り重要でなかったレジストの残留物
から生じる汚染、並びに最高のフィルタシステムを除く
全てに進入する可能性のある塵埃粒子に起因する問題
は、レジストを使用しないパターン描写、及び外気に製
造中のデバイスを接触させずに実施することができるin
situ（その場）処理の必要を示している。
イオン切削（milling）によるデバイス機能材料の直接
的なパターン化は、完全な解決であるとは証明されてい
ない。その理由は、必要とされるより高いエネルギーに
より、残留材料に対する結晶学的損傷が生じる可能性が
あるからである。これにより許容可能な上層材料の成長
が複雑にし、更には邪魔をする。この為、その意図され
たデバイス機能については、エピタキシ−技術に依存す
る。
（発明の概要） 本発明は、低ドース量照射（即ち、デバイス機能損傷を
最小にするように、十分に低いエネルギーの照射）によ
り、製造中のデバイスのパターン描写に関係する（本発
明の目的は、パターン描写とその後のある損傷された材
料の除去となるエッチング除去プロセスとからなる方法
により助成される）。
本発明によれば、例えば、ガスエッチング中に有効なマ
スキングが、極めて薄いマスキング層の使用により達成
することができる。一般的には大気と表面材料の反応生
成物として生成されるこのマスキング層は、単原子の厚
さ（即ち、僅かに数原子の厚さ）であってもよく、即
ち、いずれにしても、少なくとも最も重要なデバイスの
領域において一般的にはせいぜい約100オングストロー
ムである厚さのものである。
一般的には、最初は連続したこのマスキング層は、選択
的な照射によりパターン化されて、直接的な蒸発、又は
照射修正物に対する選択的手段による後続の除去のいず
れかにより、局部的な除去が行われる。
あるプロセスは、パターン形成の照射さら生じる損傷
（通常は結晶学的損傷）に起因する反応速度の変化に依
存する。製造結果としての損傷は、マスクパターンの描
写を伴うことがある。又代わりの手段としては、損傷誘
起法、又は、損傷を誘起するように慎重に設計されたマ
スク描写条件に依存する。１つの試みはマスクなしであ
り、そして、照射により誘起される損傷に依存して、そ
れ自体、例えば、損傷誘起によりますますエッチングが
し易くなることによる空間選択処理をもたらす。
最終のマスク輪郭及び（又は）損傷をもたらすにして
も、パターン描写は加速イオンの書き込みビームに依存
するものでもよい。材料の選択的除去は、照射領域が確
実に除去される点で、一般的にはポジ型である。この照
射ステップの後にエッチングを行う通常の場合において
は、エッチング法（一般的にドライエッチング）は、デ
バイスの有意な損傷を証明する材料の厚さ全体を除去す
ることになるように、行われることが好ましい。本発明
は、デバイスの製造方法、並びに、少なくとも１つの重
要なステップが本発明の教示に依存する製品に関する。
本発明によるパターン形成により、デバイスの材料が直
接オーバグロースする可能性のあるエッチング露出面を
形成ができる。この能力により、経済的高歩留りの細か
な造作のデバイスの形成が可能となり、そして、この可
能性は経済的で、高歩留りの極細線のデバイスを可能と
し、将来重要な役割を果たすと期待されるデバイス部門
にとって特に重要である。
本発明の方法は、周囲に材料のほんの僅かの量を放出す
るだけなので、圧力の変化及び汚染の両方を最小にす
る。本発明は、in−situ処理、特に、デサインルールが
サブミクロンのレベルまで縮小されるので更に一層考え
られる極めて薄い均質な層を堆積するために、有効に使
用される。例えば、MBE又はCVDに必要とされる他の被制
御環境又は真空環境に依存する処理において重要であ
る。例えば、非常に小量の必要マスキング材料を蒸発さ
せることによって、比較的小量の材料を、被制御真空／
圧力段階に使用される装置内で開放する。このin−situ
処理での描写（無制御周囲に製造中のデバイスをさらす
ことを回避しながら）により、汚染が避けられる。
本発明の重要な変形例は、マスキング層に依存するが、
このマスキング層の厚さ（最大100オングストローム）
は多くの目的の場合、開示されたプロセスは、「レジス
トなし」とみなされるようなものである。通常のレジス
トの厚さ及び組成、は、結果としてのデバイス材料とは
化学的に異質で、一般的には、レジスト残留物、又は、
例えば、その除去に要求されるレジストの処理に必要な
作用剤に原因する汚染を生じさせる可能性がある。本発
明のマスキング材料では、一般的には２つの問題（問題
とならない僅かな量で残留が起こりそうであること、及
び、普通の場合には、その処理、例えば、除去の場合に
有効な作用剤が、デバイスの製造に要求されるものと同
一作用剤であるということ）は存在しない。主な例は、
基板材料のマスキングしない領域の選択的な除去に使用
されるドライエッチング剤であって、このドライエッチ
ング剤自体は、マスキング材料、例えば、未照射マスキ
ング材料の除去に役立つ。
イオン削り（milling）に依存するレジストなしの処理
とは対照的に、本発明による描写のドーズ量は小さい。
かくして、時間の節約それ自体が有利である。更に、本
発明によるエッチングでの損傷材料の除去により、デバ
イス機能材料のオーバグロースが可能となる。
［実施例の説明］ 図面 第１図に示したデバイスは、移送部11を介してin−situ
処理デバイスを取り付けた、例えば、ガス源分子ビーム
エピタキシ（GSMBE）用の堆積装置10よりなり、移送部1
1は、先駆材料を導入することができる荷重ロック12を
備えている。ここに示した実施例のin−situデバイスは
ビーム書き込み室13及びエッチング室14を有し、これら
の室は移送部15により相互連結されている。相互の汚染
を最小限にするためにこれらの室はゲート弁16、17、18
によって個別にポンプ作用を受け、かつ、独立してい
る。弁19は堆積装置10のために、この機能を実行する。
図示のように、ビーム書き込み室13は、移動収束イオン
ビーム21を発生してデバイス22の表面部分を選択的な露
光を行なうビーム源20を有している。エッチング室14は
デバイス25をさらすエッチング剤24を生じるエッチング
剤源23を備えている。室10は、図示しないGSMBE用の堆
積装置のような堆積装置を備えている。
以下、更に述べるように、第１図の装置は、例えば、マ
スクパターニング並びにビーム書き込み、特に直接照射
誘導による修正、例えば、スパッタによる除去及び化学
反作用並びに後続の処理、例えば、選択的な露出すなわ
ち、結晶学的損傷に影響する変化に基づく種々の方法を
提供する種々の変化に役立つように図式的に示してあ
る。
第２図、第３図、第４図を説明する。第２図において
は、ウェーハ30は、例えば、イオンビーム21による書き
込みステップであるパターン描写の第１の処理を受けて
いる。好適な種に従って存在するマスキング層33はイオ
ンビーム21によりパターン形成される。領域31はイオン
ビーム21によって照射される領域である。上述の特定の
処理条件の下では、領域31、特に、通常のマスキング層
33の下のある深さの領域は、処理の結果の結晶学的損傷
材料、例えば、ドライエッチングによる除去を選択的に
受ける材料であってもよい。領域31の深さはマスキング
層33のそれよりも実際には大きい。他の状況下では、お
そらく単にエッチング剤の組成選択に依存して、この結
晶学的損傷は、ほとんど又は全く処理の重要さを持たな
いものでもよい。ある状況下では、結果としての損傷
は、おそらく、基板材料を除去するための同一エッチン
グ処理中のマスクパターニングを助けるために、マスキ
ング層33の深さに等しい深さに制限してもよい。この薄
い側面には制限された照射領域の除去を示すための信頼
性ある検出／測定は難しい。通常の条件下では、照射そ
れ自体は、更に処理をしなくても、照射領域を露出する
直接的な蒸発をもとらすという証拠がある。
簡単化のために、以下の説明は、主に、照射によるパタ
ーン形成中に発生する直接的な蒸発に関する。尚、特定
の表現は、制限を意図したものではなく、照射それ自体
が除去をもたらさないが、その除去が後続の処理に依存
する方法を含める意図である。最終的なマスクの除去
は、上述のようにエッチングの感受性の増大、又は、例
えば、熱脱着により、即ち、マスクがその目的を果たし
た製造段階において、温度を単に増加することによる別
の手段により達成してもよい。関連する非常に薄いマス
キング層のために、その２つの機構は本発明の目的の大
部分にとって同じである。一般的には、周囲に放出され
た小量のマスキング材料を、この放出の生じるときに関
係なく、収容する為に特別な注意を払う必要はない。
エッチング室14への移送後、及び図示の中間時において
ガスエッチング剤24へ一様にさらした時に、凹部32は領
域31内の選択的除去により生じる。この凹部32は、この
ステップ中は領域31の材料内に図示の深さまで進入し
た。第２図に示した領域31の深さとの深さの一致は、例
示的なものである。特定の状況下では、損傷によるエッ
チングに対する感受性の増大のために、この深さの一致
が存在することがあり、そして、それは製造中の所望の
目的に役立つことがある。
第４図は本発明の好適な態様を例示するものであり、本
発明によりデバイス階級（grade）材料はエッチングに
より露出された基板に直接的にオーバグロースさせても
よい。この場合には、このオーバグロースにより層材料
34が生じる。この特定の例示では、未照射のマスキング
材料33はエッチング剤24により、又は熱脱着により除去
されて、層34の材料がその面全体にわたって基板と直接
接触するようにされている。
通常の処理では、例えば、収束イオンビーム21による層
33のパターン描写により、直接的に照射部分の選択除去
が行われる。エッチング室14内においておそらくイオン
により助けられたガスエッチング剤24にその後さらすこ
とにより、マスク層33の厚さを越える深さまで、領域31
内の材料の選択除去が行われる。
第５図、第６図、第７図、第８図、第９図はマスクパタ
ーニングステップを必要とするデバイス製造を例示する
ものである。上述のように、商業的な処理は、例えば、
MBEの場合の様な蒸着材料のマスクパターニングをおそ
らく必要とするin−situ処理の形をとるということが予
想される。この図のシーケンスは、なるべくなら、ほぼ
完全なデバイス製造に要求されるように繰り返されるこ
とが好ましいと考えられる。
第５図は周囲41と基板40の反応を行ってマスキング層42
を形成する。上述の方法のあるものでは、パターン描写
はいわゆる「native oxide（生来の酸化物）」によるも
のであり、この生来の酸化物は空気にさらすことによ
り、通常本来発生するものであり、第５図は、この様な
方法を含む。マスキング層42の制御による形成は、反応
材料、例えば、空気、酸素又は硫黄又は考えられた処理
に適切な性質を持つマスクを生じさせる他の材料に慎重
にさらすという形を取るものであってもよい。層42の厚
さが望み通りに一様であり、並びに、組成が一様である
ことは、ガス反応物質の使用により達成可能であるが、
このことは一般的に考えられる。２つ以上のシーケンス
が必要な場合、「生来の酸化物」は最初のシーケンスで
のみ役に立つ。
第６図によれば、現在マスキング層42を有している基板
40は、その所望のパターンを書き込むように照射され
る。第２図に示したように、この所望のパターンは一連
の縞43として表されている。縞43の照射はビーム44によ
り行われる。第２図に示したように、それは直接的なス
パッタリング又はこの縞の範囲内における材料の変形の
いずれかに特定しようとするものではない。
第７図では、第６図に従って処理されたデバイスはエッ
チングにさらされて、縞領域43内の材料が除去され、対
応する凹部45が生じるようにされる。図示の段階では、
凹部の深さはマスク層42の深さにほぼ等しい。エッチン
グは続行されて、下に存在する何らかの基板材料40（図
示せず）の除去が行われる。
第８図では、熱の脱着、又は、矢印46として示した適切
な環境が、残留のマスキング層42を除去するように導入
された。
第９図では、オーバグローしたデバイス機能材料47の層
は、MBEにより導入されている。更なる処理がこの段階
で必要ならば、エッチングにより描写され、オーバグロ
ーされた基板は環境41にさらされて、第５図に図式的に
示したようにマスキング材料を生じ（しかし、これは例
えば、第９図に示したように処理された表面にわた
る）、これに続いて、第６図ないし第９図の一部又は全
部の後続処理が又実施される。
第10図、第11図、第12図は、プロセスパラメータを設計
する場合の値の考慮に関する。
深さ及びドーズ量の座標に関する第10図は２つの異なる
条件の組に関するこれら２つのパラメータ間の関係を示
す。中空のデータ点50ないし54は研磨された円滑な表面
に対応し、この円滑な表面にはマスキング材料が、数10
オングストロームの層の厚さを生じる反応条件下で発生
される。実質的なエッチングは、データ点52の後でのみ
始まるということが分かる。黒のデータ点55ないし59
は、マスキング層の厚さが１つ又は少数の単層に制御さ
れた同一処理の基板を表す。かなりのエッチングが第１
のサンプルの場合よりも更に早く始まるということがわ
かる。達成されたエッチングの深さに関する事実上の飽
和はデータ点60において始まる。
一般的事項 本発明の好適な実施例に関する発明の主な利点は、極め
て薄いマスキング層に依存する。そのように薄い層、即
ち、100オングストロームの最大厚を持つ層による効果
的なマスキングは、このマスキング層内の化学結合の強
さに依存する。この様なマスクの有効使用は、特に下の
基板がエッチングされるべき場合に、この基板内の化学
結合よりも大きい、層内の化学結合の強度（原子対原子
の結合）に極めて依存する。
本発明による有効なマスキングは、基板表面との化学反
応によるマスキング層の形成の直接的な結果である。反
応それ自体は、必要な要件を保証する。反応が生ずると
いう事実は、すでに、基板表面材料の結合強度を越える
反応生成物の結合強度を意味する。それは、表面内の結
合が反応を可能にするために、解けなければならないか
らである。もちろん反応生成物のより大きな結合強度
は、この反応の生じる条件及び環境に原因がある。温度
の観点から、反応は通常室温又は室温以上で、及び基板
の融点以下の安全余裕範囲内において、おそらく、MBE
による堆積中、又は他の前回の処理中に使用されるその
範囲内の温度で行われるので、反応における潜在的なよ
り大きな結合強度はマスキング段階まで続く。結合強度
が大きいからといって、必要とされるマスク層の保持が
自然に保証されるものではない。更なる要件は反応生成
物がガス状あるいは低粘度の液体ではなく、有効なマス
ク層の記載条件に関しては固体層であるということであ
る。
マスク層の唯一の他の要件（即ち、どのマスク層にも要
求される要件）は、マスキングをするには処理中必要な
安定性を持つということである。続く処理がエッチング
であるこの好適な場合には、マスク層はこの処理を達成
するために必要とされる期間、保持されるべきエッチン
グ環境内において十分に安定性あるものでなければなら
ない（エッチング剤に晒されたマスクの、蒸発された又
は別な方法で除去された反応生成物を生じるどの反応
も、必要な高さの差別化を可能にするために十分にゆっ
くりと行われなければならない。
本発明をもっとも重要な領域に関し主に記載する。ここ
に記載される方法は、多種類の最新式の技術のデバイス
に適用可能であるが、主な関心は、小さなデザインルー
ル、特に、１マイクロメータまで及びそれ以下のルール
に対するものである。通常の表現では、これは１マイク
ロメータまたはそれ以下の最小の造作の大きさを持つデ
バイスに当てはまる。従って、説明は、清潔さ及びこの
デバイスの適正なスループットに望まれる完全度を保証
するような表現で主に行われる。
本発明の方法は、処理表面がマスク層を有している好適
な実施例について述べる。マスク層は最大100オングス
トロームの厚さのものであり、そして、数個の単層ぐら
いの厚さのものでよく、又は、更に、単一の単層よりな
るものであってもよい。本発明は、「生来の酸化物」
層、即ち、従来の取扱中に空気に対して処理表面をさら
すことより生じる層の使用から発展したものである。好
適な実行において、例えば、反応材料に慎重にさらすこ
とにより生じ、かつ、更に厚さを減少するために、液体
のフッ酸に浸漬するような補助的な処理によりときどき
補なわれる、更によい制御のマスク層を利用した。
マスク層の性質は、本発明の教示に対する鍵である。適
切な反応物との反応によって生じたこのマスク層は、多
種類の処理環境内において有効にマスキングを行うとい
うこと、即ち、数10オングストロームの厚さの本発明に
よるマスク層は数百オングストロームもの厚さ又は更に
はミクロンの厚さの従来のマスク層に有効に取って代わ
るということが本発明である。
上記の利点の外に、この薄層の使用によるマスキングは
in−situ処理に適している。それは大気中に放出される
マスキング材料が少ないからである。
上記のマスク層を設けることは、本発明により任意の方
法シーケンスの最初の重要なステップと考えられてい
た。このステップは「ステップ１」と明記されるが、上
述のように、一般的には「生来の酸化物」の形をとって
もよい。
好適な実施例によれば、エッチングの感受性を増大する
照射により、マスク層を「書き込む」パターンの描写を
ステップ２は提供する。大部分の場合、描写はイオンビ
ームでの書き込みを必要としていた。ある例では,20keV
−150keVのエネルギー範囲のGa+ビームが書き込みに使
用された。この書き込み速度は1013−1015イオン/cm2に
わたるGa+ドーズ量をもたらすようなものであった。実
際の加速エネルギー及びドーズ量は、デバイス設計及び
基板材料により変化するが、ステップ３でのエッチング
の区別をもたらすように常に選ばれるた特定の値は（照
射材料と未照射材料との間）の所望の段の高さのような
他のデバイスの特徴に従って選ばれる。
ステップ３では、照射によりパターン形成された基板
は、別の処理にさらされる。つまり、好適な実施例で
は、照射及び未照射の材料の両方を含む表面領域にわた
って、エッチング剤にさらされる。この照射に原因しエ
ッチングにより起こる変形は、その照射領域における好
適なエッチングを必要とする。通常の実施例では、エッ
チングは包囲された室内で行われ、おそらく、他の室と
連結された室内又はそれ自体少なくとも１つの前の又は
後の製造段階、例えば、描写されるべき材料の堆積又は
描写（通常、マスクの描写要求選択エッチング）に続く
材料のオーバグローに役立つ室内で行なわれる。
エッチング、エッチング組成並びに時間及び温度など
は、段の高さのような所望のデバイスの特性に従う。包
囲された室内の保護された環境内で減圧下で実施される
エッチングは、一般的にはガス状のエッチング剤、普通
はCl2又はF2の使用を意味する。本明細書での実施例
は、時には加熱及び低エネルギーイオンのフラッドビー
ムにさらされることを必要とするが、この後者はエッチ
ングに方向性（異方性）をもたらす。多くの材料に関す
る満足なエッチングは、例えば１分または数分の時間、
塩素ガスにさらすことに依存する。上記の３つのステッ
プを更に補足してもよい。例えば、反応表面は、例え
ば、続く図面で示されるサンプルの作成の場合のように
臭素メタノールの使用により研磨してもよい。
第10図は両方とも特性形状を持つ２つの曲線を示す。各
々の場合、深さ（段の高さ）は最初の何らかの露出後に
急速に増大し、最終的には飽和する。両方のサンプルは
同一条件下で臭素メタノールによる研磨で作成された。
黒いデータ点55ないし59に対応する１つのサンプルは更
にHFに浸漬することによって処理された（HF処理は表面
の酸化物を除去して、数10オングストロームの薄くした
層を残すものとして知られている）。
未処理のサンプル、即ち、中空のデータ点50、54は図示
のように、更にゆっくりとエッチングされるが、最後に
はデータ点60で飽和する。一組の実験において、飽和は
約2x1014イオン/cm2のドーズ量で生じた。エッチング時
間を長くしても段の高さは増加しなかったが、浮き彫り
画像への進入が深くなるのみであり、マスク層が除去さ
れて、露出及び未露出領域のエッチングは、同一速度で
進行することを示した。より大きなエネルギーによる描
写の場合には、より大きなエッチング高さは上記の条件
の場合には数100オングストロームから数1000オングス
トロームにわたる飽和レベルにあった。
第11図は、描写ビームのエネルギーを変える効果を示
す。曲線70、73は例えば、一組の実験条件20keV、50ke
V、100keV及び250keVに関するビームエネルギーを増大
する場合に関する。ドーズ量に依存する一般的な形状
は、異なるエネルギーでも同一である。飽和のドーズ量
（約1015イオン/cm2まで）はたいして変化はないが、段
の高さはエネルギーに対してほぼ単調に増大する。
第12図において、第11図からのデータは、約１桁の半分
だけ異なる２つの別々のドーズ量について、計算したイ
オン範囲の横座標値について再びプロットしたもの（だ
らだら部分を含む）である。この特定の実験条件につい
ては、上方の曲線80（白の四角なデータ点）は1015イオ
ン/cm2までのドーズ量の場合であり、しかるに、曲線81
は1014イオン/cm2までのドーズ量の場合であった。オン
グストロームで計算した範囲は、特定の実験条件の場合
200ないし800であった。
本発明は、非常に薄いマスク層によるマスキング程度に
対応して、正確な記載の場合に何らかの問題を生じる。
得られた結果は、（スパッタリングによる）直接的な蒸
発による照射領域におけるマスクの除去と首尾一貫して
いる。このことを番号を付けた実施例の動作機構として
識別することは、スパッタリングに伴う２次電子照射に
よるものと考えられる、信号強度が照射中のある時点に
おいて減少するということを観察することによりわか
る。この信号の低下のタイミングは、厚さに依存するも
のであるということが結論付けられる。それは、その減
少がより厚いマスク層の場合には時間的に遅れて生じる
からである。
それにもかかわらず、厚さがオングストロームのオーダ
ーの層材料の除去に関する信頼性ある測定は保証されな
い。除去又は少なくとも何らかの除去が、後続処理中
に、特に、下の基板のエッチングを必要とする処理中に
発生する可能性は、無視することができない。後続除去
をもたらす機構は、照射により明確にされたマスク領域
内に局部的に導入される結晶学的な損傷又は他の欠陥で
ある。
一般的に、スパッタリングによる除去、即ち、下に存在
する材料の後続のエッチングからのマスク描写の分離、
は望ましい。このプロセスの分離により、エッチング段
階のより正確な監視が保証される。このエッチング段階
は、より大きな結合強度の、及び、厚さが変化するマス
ク材料の除去により現在は複雑化していない。パターン
の描写中に適切な環境成分を提供することによって、直
接的なスパッタリングを保証してもよい。適切な成分と
しては、描写条件下で蒸発される反応生成物を生じるた
めに、照射により加熱されるマスク材料と結合される反
応剤の形をとってもよい。
エッチングの選択性については、照射誘起される損傷に
主に依存することが望ましいいくつかの場合がある。例
えば、所望の特徴が極めて浅い、即ち、数10オングスト
ローム又はそれ以下の場合、エッチング中におけるマス
ク層の存在及び、結果として生じる、同一の処理中にお
けるその除去の必要により、特別重要なこととなるある
不正確さが発生する。
上記のステップ、マスク層製造の反応、マスク形成のた
めのパターン描写、及び後続の処理（下に存在する基板
表面へ進入すべきエッチング）は、本発明の実施には重
要である。上述のプロセス順序が維持される場合、それ
らは中間的なステップを含むように拡張してもよい。例
えば、上述のように、エッチングは、このエッチングの
後に残る数個の損傷場所を更に最小にするための付加的
なステップを伴ってもよい。この付加的なステップは以
下に述べるステップＡの形をとってもよいし、又はアニ
ーリングの形を取ることもできる。デバイスの完全な製
造は別の処理、例えば、同一のプロセスのステップの繰
り返し又は変形を必要とすることが考えられる。本発明
は以上の関係で重要ではあるが、別の付加的な製造ステ
ップはその性質によりそれ程重要でない。例えば、カプ
セル化の前の最終段階は「従来式の」ものであってもよ
い。それは、更なるオーバグロースを伴わない方法は、
例えば、損傷の場所に特に存しなくてもよいからであ
る。
A.処理される表面は通常は円滑さ及び汚染の両方の点で
高度の完全性を有するものである。特定のデバイス要求
に依存して、必要な品質はエッチングによる清掃又は研
磨により保証されるものであってもよい。
B.マスキングの前に、一般的には、おそらくエピタキシ
ャル材料の成長を表面は受ける。デバイス製造は描写及
び（又は）エッチングに続く第２のオーバグロースステ
ップを必要とするものであってもよい。おそらく、サブ
ミクロンのデザインルールに合わせて製造されるデバイ
スはMBE,CVD又は制御される環境を必用とする他の方法
によってin−situのオーバグローを受ける。ある環境下
では、ステップＡはステップＢの後で繰り返してもよ
い。
材料 本記載の多くの場合のように、特定の実際的に重要な主
題を強調して述べる。この章では、本発明の実施に必用
とされる材料特性についての記載が、特別な現在又は将
来の重要なデバイスの製造に主に適用される。上記の考
慮は同様に他の材料にも適用可能であるということが知
られよう。
最初に衝撃を与えられるものと期待されるデバイスは、
電子的及び（又は）光学的なものである。これらの表現
では、基本的な材料、主にシリコン並びに化合物材料、
主に半導体のIII−Ｖ族、II−VI族、及び更に複雑な化
合物半導体が対象である。本発明では、重要な光学デバ
イスは主に化合物半導体である。これらはエミッタ（コ
ヒーレント及び非コヒーレント）、回折格子、導波路、
カプラなどのような受動構造を含む。InPはレーザーの
対象となる直接バンドギャップ材料の例であり、重要な
領域を製造する。
それらの磁気特性、通常は領域磁気特性に使用される要
素は、電子的及び（又は）光学的機能を果たす集積回路
に組み込むものであってもよいし、又は考えられる構造
の主な又は独占的な機能として役立つものであってもよ
い。
損傷 損傷の役割は通常無視することができない。一般的に
は、損傷はオーバグロースされる表面では避けられるべ
きである。一方、損傷はエッチング依存の変形に起因す
る有用な機能を果たすことがある。
監視が望ましい場合、多数の損傷依存特性が役立つ可能
性がある。これらには半導体における再結合速度、即
ち、最小のキャリア寿命並びにルミネッセンス効率及び
光電流減衰時間がある。ある状況下では、最終のデバイ
ス特性、例えば、接合特性を監視してもよい。
10keV又は20keVよりも大きなイオンドーズ量の注入（及
び吸収）（10イオン/cm2までの吸収濃度）はかなりのエ
ッチング変形のための十分な損傷をもたらすということ
が実験的に観察された。標準的な計算により他の深さ、
イオン、基板材料及びエネルギーに関する測定が可能と
なる。
エッチング 本発明の実施に適したエッチング方法は、共通の基準、
例えば照射領域及び未照射領域の間の選択性を分担し、
従って、「フラッド」システム、即ち、照射領域と未照
射領域の両方を含む表面領域を一様にさらすシステムで
ある。本発明の態様は、例えば、これらの領域の間で、
エッチング速度による変形を最適化し、一般的には最大
にすることに関する。特定の種類のエッチングの試みに
ついては、例えば、露出により未照射領域及び照射領域
内において、ある程度最初に反応生成物が生成され、実
際の除去が、本来更に蒸発性のある反応生成物の、熱に
より活性化される、蒸発に依存する例で説明されるシス
テムについては、温度を下げると変形が増加する傾向が
ある。この例で使用されたシステムは塩素ガスの使用に
よる選択的な塩化物の生成に依存し、そして、アルゴン
イオンによるフラッド照射から蒸発が生じるシステムで
ある。
本発明の全ての方法のステップの場合のように、デバイ
スがかなりの損傷を避けることが重要である（普通の表
現では、この損傷によれば、重要な領域における残留材
料の損傷レベルは、重要なとこに、オーバグロースした
材料よりなるデバイスにはかなりの損傷をもたらさない
ように十分に低く保たなければならない）。従って、エ
ッチングシステムのどの部分もこの損傷それ自体を生じ
るようなものとなることはできない。例えば、上記の例
示的なシステムでは、アルゴンイオンエネルギーは、未
反応の表面材料がデバイス動作に関して影響を受けるエ
ネルギーよりも必然的に低く保たれる。
適当なエッチングシステムは、特に表面材料の性質に依
存する。例えば、III−IV族元素のエッチング剤により
生成される反応生成物の相対的な蒸発性により、これら
の例の場合、アルゴンイオンの加速エネルギーはエネル
ギーの制約を課される可能性がある。
この場合の他の処理ステップに関する考慮の場合のよう
に、エッチングシステムに対する通常の制約は、主に微
細な寸法のデバイス製造の場合の特別な値に関する。こ
の考慮により異方性エッチング（垂直又は水平のエッチ
ング方向の大きなエッチング比）に対する必用が生じ
る。この例示的なシステムは加速イオンを使用して必用
な異方性を与える。他のシステムにおける方向性は、多
種類の機構、例えば、物理的に方向付けられたエーロゾ
ルシステム又は電界指向プラズマシステム又はラジカル
ビームシステムなどの結果であってもよい。実際、エッ
チング速度による変形は観察され、そして、通常の湿式
化学エッチングのような非方向性システムで利用された
が、これは通常考えられる小寸法のデバイスにおいては
不満足なアンダーカットを生じさせる。
この３つの重要なステップによるエッチングは一般的に
はデバイスに重要な損傷材料の全てを除去して、重要な
ことに、「未損傷の」材料を露出（デバイス機能の点で
オーバグロースした材料に影響するには不十分な損傷を
持つ材料を露出）する条件下で行われる。上述のよう
に、この基準を満足することは、試験又は試験により得
られた情報に基づいて決定することができる条件により
実現される。
他の考慮すべき事項は、従来技術の製造技術に関する考
慮と共通である。しばしば、エッチング条件は、層の厚
さ全体を除去するようなものであり、即ち、（通常は、
異なる組成、ドーパントまたはドーパントレベルの）異
なるデバイス特性を持つ材料の表面を露出するようなも
のである。
明らかに、損傷材料の除去は、どの段階においても必ず
しも要求されるものではない。１つの有り得る例として
は、カプセル化の直前における最終製造工程である。
オーバグロース 特にエッチングにより露出された材料上の未損傷材料の
オーバグロースは、最も重要な本発明の態様である。小
寸法のデバイスに関する本発明は必要なだけ完全な材料
を生じることができるMBE及びMOCVDのような方法を利用
する。前述のように、この発明の寄与はデバイスの適当
な材料のオーバグロースを可能にするために十分に損傷
のない自由表面を提供することである。特定のオーバグ
ロース材料及び必用な成長条件は当業者には知られてい
る。
上述のように、必用な完全なオーバグロースした材料が
得られたか否かは、試験又は試験より得られた基準に基
づいて決定可能である。
デバイスの範疇 本発明の教示の観点から最初に重要なデバイスは（約１
マイクロメータよりも小さい）、小型の最小特徴サイズ
を有するものである。上述の例は光学デバイス、電子デ
バイス及び他のデバイスの幅広いアレイを有する。例え
ば、将来の特定の重要さについて多くの人により考慮さ
れるデバイス構造は、ヘテロ接合である。例えば、ヘテ
ロジャンクションバイポートランジスタ（HBT）及び二
重ヘテロ構造レーザのようなデバイスは、本発明の方法
の使用により克服される特定の構造上の難点を持ってい
る。本発明により製造されることが望ましいデバイスの
一般的な範疇には、オーバグロース能力が、有害な表面
への影響（表面の消耗、過度の表面再結合速度、汚染）
からまもる数100オングストロームより小さな最小造作
サイズをもつデバイスが含まれる。
方法 例 例１−ガリウムビームの書き込みは、0.2μｍ直径の160
pAビームを生じ20keVで動作する収束イオンビームの円
柱体を備えたコンピュータ制御のデバイスにより実施さ
れた。このサンプルでのイオンのドーズ量は偏向画素滞
在時間を変えることにより調整されたが、1x1013イオン
/cm2から1x1018/cm2以上まで変化させることができよ
う。
「生来の酸化物」を有するInPのサンプルに書き込まれ
たさらしパターンは大きさが5x30〜μｍの矩形群（複
数）からなっていた。Gaイオンのドーズ量は各群ごとに
異なる矩形で1x1013/cm2から9x1014/cm2まで変化され
た。この範囲のドーズ量は、（マスク描写の終了を示す
著しく減少した電子照射により補強された）２次電子照
射により測定されるマスク材料を除去することにある。
エッチングはC1により助成されるArイオンビーム装置で
実施され、50ボルトないし100ボルトのビームエネルギ
ーが使用された。サンプルは180゜Ｃの温度に保持され
た。これらの条件下では、損傷領域は、未損傷表面より
も少なくとも10倍大きいエッチング速度を示した。これ
により最高のドーズ量領域については1200オングストロ
ーム程の深さの表面段が形成される。段の深さは1x1014
/cm2までGaのドーズ量が増大するに従って増加する。こ
の段の深さはGaのドーズ量が増大するに従って、非常に
ゆっくりと変化するのみである。「飽和」、すなわち、
最大の段の高さの達成は第10図及び第11図に関して述べ
る。Gaのドーズ量へのエッチング深さの詳細な依存性は
表１に示してある。
パターン化されたウェーハーはGSMBEオーバグロースデ
バイスの中へin−situで移送されてオーバグロースさせ
られた。このオーバグロースした二重ヘテロ構造は100
オングストローム厚のInPのバッファ層及びこれに伴うI
nGaAsの500オングストローム厚の層及び又1000オングス
トローム厚のInPの第２の層よりなる。エピタキシャル
層は470゜Ｃでオーバグロースさせられた。その温度に
達するには約50分を要するが、この時間中、サンプル
は、サンプルホールダーの温度較正のため525゜Ｃまで
加熱された。加熱サイクルでは、サンプルの表面は燐ビ
ームによって保護される。この方法は依然として存在す
る残留損傷物の一部がアニーリングされる可能性のある
不可避な加熱ステップを構成している。オーバグロース
したサンプルは、光学顕微鏡の使用及び空間的スペクト
ル的に分解された低温度（20K）カソードルミネッセン
ス（CL）により検査された。注入され／エッチングされ
／オーバグロースされた領域の形態は、使用されるGaの
ドーズ量の範囲全体について一様に優れている。CLの測
定によれば、InPとInGaAsのバンド端再結合に関する、
注入され／エッチングされた領域におけるルミネッセン
ス効率の減少は示されなかった。これは注入により導入
された基板損傷の、ドライエッチングによる、完全な除
去とは矛盾しない。損傷がドライエッチングにより除去
されないとき、即ち、オーバグロースが局部的に注入さ
れた（「損傷された」）ウェーハで直接行われるとき、
CLの測定では、ルミネッセンス効率の減少が示される。
この減少は非常に著しく、1x1013/cm2のGaドーズ量の場
合の制御サンプル（「未損傷」）効率のわずか40％及び
1x1014/cm2のドーズ量の場合の約10％至る。
例２ オーバグロース構造は、InPのバッファ層の後でInP/InG
aAsよりなる４周期超格子を有するように変形された。
この超格子の各周期は、100オングストロームの厚さのI
nGaAsの井戸及び150オングストローム厚のInPの障壁よ
りなる。超格子は次に例１で説明した二重ヘテロ構造に
よりオーバグロースさせられた。この超格子の目的は、
任意の残留基板損傷のオーバグロースした二重ヘテロ構
造への伝ぱんを阻止することにある。
オーバグロースの品質は、低温度CL測定により評価され
た。損傷されエッチングされた領域にわたり成長された
二重ヘテロ構造のCL効率には減少がみられなかった。損
傷されエッチングされた領域に生じるCL信号は、15％な
いし20％程だけ制御領域のCL信号を越えるということが
分かった。
例３ 収束Gaビームの注入は、例１で説明した条件下でInPで
実行された。個々の注入矩形の大きさは0.2x30μｍ、即
ち、Gaビームデバイスの空間分解限界まで減少された。
エッチングは例１で説明した方法を用いて実施された。
エピタキシャルの再成長は、例２で説明した４周期超格
子からなるものである。CL測定では、損傷され、エッチ
ングされた領域にわたり成長された非常に小さな構造の
ルミネッセンス効率の15％ないし20％の増加がを示され
た。これは端（表面）の影響が、益々重要となる非常に
小さな構造についてさえも高品質のオーバグロースが維
持されるということを示す。
例４ 例１で説明した条件下でのGaビームの書き込みは、格子
に整合するInP基板上でエピタキシャル成長されたIn
0.53Ga0.47 Asの１μｍ厚のエピタキシャル膜で実施され
た。このサンプルは、次に例１の条件を用いてエッチン
グされた。これにより高ドーズ量領域については、2500
オングストローム程の深さの表面段が形成される。Gaの
ドーズ量へのエッチング深さの詳細な依存性は表１に示
してある。
例５ 例４に説明した方法は、GaAsの基板で実施された。尚、
使用されたドライエッチング条件（温度、時間、CL2部
分圧、ビームエネルギーなど）は、InPについて最適化
されたが、GaAsについてはそうされなかった。それにも
関わらず、かなりの深さの表面段が、GaAsの基板に形成
された。この詳細な依存性は表１に示してある。
処理条件及び材料の変化は、多くの種類のデバイスの製
造に対する本発明の方法の適合性を確立した。上記の例
において記載した種類の方法は「生来の酸化物」の代わ
りに、慎重に形成されたマスク層を用いて実施された。
これらの層は酸素及び他の陽イオン、例えば、硫黄との
直接反応により形成可能である。例えばイオン照射によ
り援助され又は援助されない塩素エッチングは、商業的
なデバイス製造の場合におそらく適当な方法の例示であ
る。一方シリコンエッチングは更に反応性のある材料、
フッ素で有効に実施される。
イオン照射は、異方性の点で助けとなるが、未照射のマ
スク材料をおそらく攻撃するということがみられるかも
しれない。このことは、又、（「飽和」エッチング時
の）最高段の高さに付加的な制限を課すことになる。従
って、ある条件下では（特定のマスク組成／厚さの場
合）段の高さを所望のごとくに最大にすることは、イオ
ン攻撃を最小、さらには、除去さえ要求することになる
かもしれない。
種々の考慮により、プロセスの変形が生じる可能性があ
る。例えば、望ましくない基板成分の開発は、例えば、
この成分を加圧することにより最小にされた。InPの処
理中（例えば、残留マスクの熱の脱着中）の燐の加圧
は、このような場合を示す。何らかの研究の結果、パタ
ーン描写に続く処理の前及び後の両方においてマスク材
料、例えば、未照射領域における残留材料の塊が除去さ
れた。その結果示されたことは、この除去はマスク材料
自体の分離よりもむしろ、すぐ下に存在する基板材料の
分離に依存しているということであった。
この実験の仕事は主に移動イオンビームによるパターン
描写の形をしていた。本発明の説明はその試みにその通
り依存するものではないが、パターン化のフラッド（マ
スク）照射、並びに、除去に有効な他のエネルギー、例
えば、加速電子の使用又は更に除去依存の変形例の導入
にさえに依存するものでもよい。
【図面の簡単な説明】
第１図は、エッチング及びオーバグロースが続くマスク
描写を提供する例示的なデバイスの図式図、 第２図、第３図及び第４図は、第１図のデバイスにおい
て処理を受けるデバイスの関連部分の順次の斜視図、 第５図、第６図、第７図、第８図、第９図は、エッチン
グ及びオーバグロースの両方を含む一連の製造ステップ
によりin−situで形成されるデバイスの関連部分の順次
の斜視図、 第10図は、深さの縦軸値と照射ドース量の横軸値での、
本発明によるマスキング材料の選択的除去及び（又は）
選択的損傷による材料のエッチング除去に関する図、 第11図は、深さ及びドース量の座標上での、イオン加速
エネルギーの４つの異なる値に依存するイオン助成ガス
エッチングプロセスの場合の深さ及びドース量の２つの
値に関する図、 第12図は、深さ及びイオン進入深さの座標上での、２つ
の異なるイオンドース量の場合の増加するイオンエネル
ギーにおけるそれらのパラメータに関する図である。 10……堆積装置、11、15……移送部、12……荷重ロッ
ク、13……ビーム書き込み室、14……エッチング室、1
6、17、18、19……弁、20……ビーム源、21……収束イ
オンビーム、22、25……デバイス、23……エッチング剤
源、24……エッチング剤、30……ウエーハ、31……領
域、32……凹部、33、42……マスク層、34……層材料、
40……基板、41……環境、43、46……縞、44……ビー
ム、45……凹部、47……デバイス機能材料。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘンリーテムキン アメリカ合衆国，07922 ニュージャージ ィ バークレイ ハイツ，ローレイン ド ライブ 130 (72)発明者 ユー―リン ワン アメリカ合衆国，07060 ジョージア ノ ース プレインフィールド，ノース ドラ イブ 375 アパートメント アイ‐９

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】最大１μｍの最少寸法のデザインルールを
    用いて設計された、複数の相互接続されたデバイスを有
    する回路の製造方法において、 下記の第１プロセスと、第２プロセスとをこの順序で実
    行し、 第１プロセス；デバイス機能材料を有する本体に、照射
    パターンを形成するために、表面の領域を選択的に照射
    することにより、パターンを形成するステップを含み、
    前記領域は、第２プロセスの差別化の観点から照射によ
    り変質され、 第２プロセス；照射によりパターンが形成された表面
    の、非照射材料をも含む領域を、前記領域内の表面を選
    択的に修正する周囲雰囲気に、晒すステップを含み、 前記表面は、第１プロセスの前に、100オングストロー
    ム以上の厚さのマスキング材料がないことを特徴とする
    回路の製造方法。
  2. 【請求項２】照射が加速イオンからなることを特徴とす
    る請求項１記載の方法。
  3. 【請求項３】選択的に照射された前記領域は、前記照射
    により結晶学的損傷を受け、第２プロセスの差別化は、
    その損傷に部分的に起因することを特徴とする請求項２
    記載の方法。
  4. 【請求項４】第２プロセスは、表面の選択的修正が、選
    択的に照射された前記領域内で強力に行われるような、
    エッチングプロセスであることを特徴とする請求項２記
    載の方法。
  5. 【請求項５】前記表面は、エピタキシャル層の表面であ
    ることを特徴とする請求項４記載の方法。
  6. 【請求項６】前記選択的修正は、エピタキシャル層の下
    にある材料の露出となることを特徴とする請求項５記載
    の方法。
  7. 【請求項７】エッチングプロセスで露出した表面に接触
    するよう、材料が成長することを特徴とする請求項４記
    載の方法。
  8. 【請求項８】前記表面は、第１プロセスの前に、前記表
    面と第１反応体との反応からの反応生成物からなるマス
    ク層で被覆され、前記選択的照射は、その層の照射され
    た領域の除去になることを特徴とする請求項１記載の方
    法。
  9. 【請求項９】前記除去は、第１プロセスの間になされる
    ことを特徴とする請求項８記載の方法。
  10. 【請求項１０】第２プロセスは、照射された領域の下に
    ある表面材料の選択的除去となるエッチングからなるこ
    とを特徴とする請求項８又は９のいずれかに記載の方
    法。
  11. 【請求項１１】非照射領域に対応するマスク材料は、第
    ２プロセスの間、残留することを特徴とする請求項10記
    載の方法。
  12. 【請求項１２】エッチングプロセスで露出した領域に接
    触するよう、材料が成長することを特徴とする請求項11
    記載の方法。
  13. 【請求項１３】非照射領域に対応するマスク材料は、除
    去プロセスにより、除去されることを特徴とする請求項
    ８又は９のいずれかに記載の方法。
  14. 【請求項１４】前記除去は、熱脱着によりなされること
    を特徴とする請求項13記載の方法。
  15. 【請求項１５】更に、付加的処理が本来的処理前又は後
    あるいはその両方になされ、周囲雰囲気は、付加的処理
    と本来的処理の間に制御されることを特徴とする請求項
    ８記載の方法。
  16. 【請求項１６】周囲雰囲気を大気圧以下に維持制御する
    ことを特徴とする請求項15記載の方法。
  17. 【請求項１７】前記相互接続されたデバイスのあるもの
    は、半導体素子であることを特徴とする請求項16記載の
    方法。
  18. 【請求項１８】前記デバイスは、シリコンとIII−Ｖ族
    化合物とからなるグループから選択された半導体材料を
    含むことを特徴とする請求項17記載の方法。
  19. 【請求項１９】照射パターン表面の最小寸法が最大１μ
    ｍである１μｍデザインルールによることを特徴とする
    請求項18記載の方法。
JP2094923A 1989-04-10 1990-04-10 回路の製造方法 Expired - Fee Related JPH0722142B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33562689A 1989-04-10 1989-04-10
US335626 1989-04-10
US444579 1989-11-30
US07/444,579 US5106764A (en) 1989-04-10 1989-11-30 Device fabrication

Publications (2)

Publication Number Publication Date
JPH02295115A JPH02295115A (ja) 1990-12-06
JPH0722142B2 true JPH0722142B2 (ja) 1995-03-08

Family

ID=26989806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2094923A Expired - Fee Related JPH0722142B2 (ja) 1989-04-10 1990-04-10 回路の製造方法

Country Status (6)

Country Link
US (1) US5106764A (ja)
EP (1) EP0400791B9 (ja)
JP (1) JPH0722142B2 (ja)
KR (1) KR940007443B1 (ja)
CA (1) CA2014285C (ja)
DE (1) DE69033879T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909986A1 (en) * 1990-09-26 1999-04-21 Canon Kabushiki Kaisha Photolithographic processing method and apparatus
US5288657A (en) * 1990-11-01 1994-02-22 At&T Bell Laboratories Device fabrication
JPH0555545A (ja) * 1991-08-27 1993-03-05 Matsushita Electric Ind Co Ltd 量子素子の製造方法
JP2757642B2 (ja) * 1991-12-20 1998-05-25 日本電気株式会社 ドライエッチング方法
US5275687A (en) * 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5346581A (en) * 1993-04-01 1994-09-13 At&T Bell Laboratories Method of making a compound semiconductor device
US5403753A (en) * 1993-07-15 1995-04-04 Texas Instruments Incorporated Method of forming implant indicators for implant verification
US5580419A (en) * 1994-03-23 1996-12-03 Trw Inc. Process of making semiconductor device using focused ion beam for resistless in situ etching, deposition, and nucleation
US5427648A (en) * 1994-08-15 1995-06-27 The United States Of America As Represented By The Secretary Of The Army Method of forming porous silicon
JP4014676B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat
US20060051508A1 (en) * 2000-12-28 2006-03-09 Ilan Gavish Focused ion beam deposition
US6638580B2 (en) * 2000-12-29 2003-10-28 Intel Corporation Apparatus and a method for forming an alloy layer over a substrate using an ion beam
US6492261B2 (en) * 2000-12-30 2002-12-10 Intel Corporation Focused ion beam metal deposition
US6528427B2 (en) 2001-03-30 2003-03-04 Lam Research Corporation Methods for reducing contamination of semiconductor substrates
DE10163346A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
EP2144117A1 (en) 2008-07-11 2010-01-13 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Process and system for fabrication of patterns on a surface
US8547526B2 (en) * 2009-04-07 2013-10-01 Micron Technology, Inc. Photolithography systems and associated methods of selective die exposure
WO2012014717A1 (ja) * 2010-07-26 2012-02-02 浜松ホトニクス株式会社 半導体デバイスの製造方法
EP2880764B1 (en) 2012-08-06 2019-10-23 Skorpios Technologies, Inc. Method and system for the monolithic integration of circuits for monitoring and control of rf signals
US9337933B2 (en) * 2012-10-19 2016-05-10 Skorpios Technologies, Inc. Integrated optical network unit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5375854A (en) * 1976-12-17 1978-07-05 Nippon Telegr & Teleph Corp <Ntt> Production fo semiconductor device
JPS5567138A (en) * 1978-11-16 1980-05-21 Jeol Ltd Method of exposure to electron beam
US4377437A (en) * 1981-05-22 1983-03-22 Bell Telephone Laboratories, Incorporated Device lithography by selective ion implantation
US4405710A (en) * 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
JPS60128622A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd エツチング法
JPS62281349A (ja) * 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS62284939A (ja) * 1986-05-31 1987-12-10 Suzuki Motor Co Ltd 内燃機関の始動制御装置
JPS63116443A (ja) * 1986-11-05 1988-05-20 Seiko Instr & Electronics Ltd Ｆｉｂテスタ
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
JP2531690B2 (ja) * 1987-08-03 1996-09-04 株式会社日立製作所 配線薄膜パタ―ンの形成方法及びその装置
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
GB8806800D0 (en) * 1988-03-22 1988-04-20 British Telecomm Etching methods

Also Published As

Publication number Publication date
DE69033879T2 (de) 2002-08-22
CA2014285A1 (en) 1990-10-10
JPH02295115A (ja) 1990-12-06
KR940007443B1 (ko) 1994-08-18
EP0400791B9 (en) 2002-11-27
EP0400791B1 (en) 2001-12-19
DE69033879D1 (de) 2002-01-31
US5106764A (en) 1992-04-21
EP0400791A2 (en) 1990-12-05
KR900017111A (ko) 1990-11-15
CA2014285C (en) 1994-06-07
EP0400791A3 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
JPH0722142B2 (ja) 回路の製造方法
US4377437A (en) Device lithography by selective ion implantation
US6037243A (en) Method for manufacturing silicon nanometer structure using silicon nitride film
US20060141396A1 (en) Electron beam lithography method using new material
US4994140A (en) Method capable of forming a fine pattern without crystal defects
WO1991006041A1 (en) Surface barrier silylation microlithography
WO1991009646A1 (en) Oxygen ion-beam microlithography
JPH0734428B2 (ja) 半導体素子の製造方法
US5139606A (en) Laser bilayer etching of GaAs surfaces
JP2004349597A (ja) 電子ビーム微細加工方法
JP4803513B2 (ja) イオンビーム微細加工方法
Harriott et al. Vacuum lithography for three‐dimensional fabrication using finely focused ion beams
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
US4680087A (en) Etching of dielectric layers with electrons in the presence of sulfur hexafluoride
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
JP2826972B2 (ja) 化合物半導体の極微細パターン形成方法
US3833396A (en) Pattern delineation method and product so produced
JP2717165B2 (ja) 化合物半導体の構造形成方法
Harriott et al. Nanometer scale focused ion beam vacuum lithography using an ultrathin oxide resist
JP2676746B2 (ja) 微細パターンの形成方法
Harriott et al. Deep Structures Produced in III-V Materials by Combined Focused Ion Beam Irradiation and Dry Etching
Gamo Focused ion beam technology for optoelectronics
JP2683612B2 (ja) 化合物半導体の構造形成方法
JP2998336B2 (ja) 化合物半導体のエッチング方法および半導体構造の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees