JPH02295115A - 回路の製造方法 - Google Patents

回路の製造方法

Info

Publication number
JPH02295115A
JPH02295115A JP2094923A JP9492390A JPH02295115A JP H02295115 A JPH02295115 A JP H02295115A JP 2094923 A JP2094923 A JP 2094923A JP 9492390 A JP9492390 A JP 9492390A JP H02295115 A JPH02295115 A JP H02295115A
Authority
JP
Japan
Prior art keywords
etching
removal
irradiation
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2094923A
Other languages
English (en)
Other versions
JPH0722142B2 (ja
Inventor
Lloyd R Harriott
ロイド　アール．ハリオット
Morton B Panish
モートン　ビィ．パニッシュ
Henryk Temkin
ヘンリーテムキン
Yuh-Lin Wang
ユー―リン　ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02295115A publication Critical patent/JPH02295115A/ja
Publication of JPH0722142B2 publication Critical patent/JPH0722142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子等のデバイスの製造法及びその結果
得られるデバイスに関する。
［従来技術」 今日の技術におけるリソグラフイ法により製造された小
型デバイスの役割は、十分に理解されている。集積回路
がなければ、即ち、半導体集積回路がなければ、現代技
術は全く別のものとなろう。
他の社類の要素、特に、光学要素を組み込む技術の拡張
の影響力はすでに現れつつある。
従来の写真プロセスへの類推によって、この進歩した状
態をもたらした構成技術は、化学線「レジスト」材料に
依存する。この化学線レジスト材料は、写真の感光剤の
ように、放射線に選択的にさらすことにより決定される
パターン化された層を生じる。レジスト化学の発達は迅
速である。考えられる多くの種類の輪郭描写放射線に対
し必要な感度を持つボジ型とネガ型の両レジストが現れ
た。可視光線、赤外線、紫外線、エレクトロンビーム及
びイオンビーム放射線を受け入れるための必要な安定性
、感度、波長選択性等を持つレジストは入手可能である
。数マイクロメータ及び更にこの１マイクロメータまた
はその何分の１かの臨界寸法を持つ高歩留まりの長寿命
の回路を信頼性良く製造する今日の能力は、このレジス
ト及び関連する処理化学の現在の進歩した状態に大いに
依存している。
大部分、製造されるデバイスのレジスト層のパターン描
写は、既にパターン化したマスク、一般的には、フラッ
ド（ｆ’ｆｏｏｄ：洪水》照射をパターン化する自己保
持マスクに依存している。ビームによる書き込みもある
役割を果している。その主要な意義は、例えば、英子ビ
ーム露光システム（Ｈｌｅｃｔｒｏｎ　Ｂｅａｍ　Ｅｘ
ｐｏｓｕｒｅ　Ｓｙｓｔｅｍ）の使用によるマスクの構
成にあづたが、それはデバイスの直接的な製造にも使用
された＝ビーム書き込みは、マスクの使用を避けて、例
えば加速電子の収束ビームを利用して、現像剤に対する
レジストの溶解性を変える。他の方法であるイオンビー
ム除去は、レジスト並びにマスクを避けて、比較的高い
ビームエネルギーの使用による材料の直接的物理的な除
去に依存している。
描かれるべきデバイス機能材料の性質に関する進歩が、
他の開発によりもたらされた。種々のＭＢＥを含む種々
のプロセスにより、可視スペクトル内及びこの可視スペ
クトルを超えたところの先照射線の波長程小さな一様な
厚さを持つ極めて良好に制御された層が形成された。こ
れら及び他の高度なプロセスは、１マイクロメータの何
分の１か程の小さなデザインルールに相応する寸法減少
の原因となっている。
今日まで十分に役立ったりソグラフィ法は、新しいデバ
イスの形成には適当でない。より短い波長（即ち、深紫
外線又はＸ線）の描写照射線での代用によって実現され
る寸法制御は、今日のりソグラフィ゜処理の使用によっ
て、少なくとも歩留まりが減少するという観点から、時
に好ましくない。
問題は汚染及び損傷である。その結果発生する問題は、
この材料自体の観点及び後続のオーバーグロ−（ｏｖｅ
ｒｇｒｏｗ）　Ｌた材料中を伝ばんされるという観点の
両方から、パターンが形成される材料に対する結晶学的
損傷である。
ＭＢＥプロセスは、レジストの残留物並びにレジスト処
理から生じる残留物がら発生する汚染を特に受けやすい
。上層のＭ　Ｂ　Ｅ　＋４料の堆積前に、除去される必
要のあるＭＢＥ材料の下の化学残留物は、堆積プロセス
の利点のために、完全に除去することが必要である。
他の種類の汚染も重要である。より短い波長の照射線（
即ち、Ｘ線）使用の努力は、汚染および、時には、大気
に対する露出から生ずる酸化それ自体により、困難であ
る。照射光学に基づく大部分の有望な研究はソフトＸ線
スペクトル（例えば、１００〜２００オングストローム
波長）にあった。
この波長では、塵埃粒子により問題が生じる。即ち、通
常の炭素又はシリコン含有塵埃は、この波長範囲ではＸ
線に対して不透明である。
要するに、以前は余り重要でながったレジストの残留物
から生じる汚染、並びに最高のフィルタシステムを除く
全てに進入する可能性のある塵埃粒子に起因する問題は
、レジストを使用しないパターン描写、及び外気に製造
中のデバイスを接触させずに実施することができるＩｎ
　ｓｉｔｕ（その場）処理の必要を示している。
イオン切削（ａ＋Ｉ　Ｉ　Ｉ　Ｉｎｇ）によるデバイス
機能材料の直接的なパターン化は、完全な解決であると
は証明されていない。その理由は、必要とされるより高
いエネルギーにより、残留材料に対する結晶学的損傷が
生じる可能性があるからである。これにより許容可能な
上層材料の成長が複雑にし、更には邪魔をする。この為
、その意図されたデバイス機能については、エビタキシ
ー技術に依存する。
（発明の概要） 本発明は、低ドース量照射（即ち、デバイス機能損傷を
最小にするように、十分に低いエネルギーの照射）によ
り、製造中のデバイスのパターン描写に関係する（本発
明の目的は、パターン描写とその後のある損傷された材
料の除去となるエッチング除去プロセスとからなる方法
により助成される）。
本発明によれば、例えば、ガスエッチング中に宵効なマ
スキングが、極めて薄いマスキング層の使用により達成
することができる。一般的には大気と表面材料の反応生
成物として生成されるこのマスキング層は、単原子の厚
さ（即ち、僅がに数原子の厚さ）であってもよく、即ち
、いずれにしても、少なくとも最も重要なデバイスの領
域において一般的にはせいぜい約１００オングストロー
ムである厚さのものである。
一般的には、最初は連続したこのマスキング層は、選択
的な照射によりパターン化されて、直接的な蒸発、又は
照射修正物に対する選択的手段による後続の除去のいず
れかにより、局部的な除去が行われる。
あるプロセス・は、パターン形成の照射から生じる損傷
（通常は結晶学的損傷）に起因する反応速度の変化に依
存する。製造結果としての損１基は、マスクパターンの
描写を伴うことがある。又代わりの手段としては、損傷
誘起法、又は、損傷を誘起するように慎重に設計された
マスク描写条件に依存する。１つの試みはマスクなしで
あり、そして、照射により誘起される損傷に依存して、
それ自体、例えば、損傷誘起によりますますエッチング
がし易くなることによる空間選択処理をもたらす。
最終のマスク輪郭及び（又は）損傷をもたらすにしても
、パターン描写は加速イオンの書き込みビームに依存す
るものでもよい。材料の選択的除去は、照射領域が確実
に除去される点で、一般的にはポジ型である。この照射
ステップの後にエッチングを行う通常の場合においては
、エッチング法（一般的にドライエッチング）は、デバ
イスの有意なｉｆｌ　（ｎを証明する材料の厚さ全体を
除去することになるように、行われることが好ましい。
本発明は、デバイスの製造方法、並びに、少なくとも１
つの重要なステップが本発明の教示に依存する製品に関
する。
本発明によるパターン形成により、デバイスの材料が直
接オーバグロースする可能性のあるエッチング露出面を
形成ができる。この能力により、経済的高歩留りの細か
な造作のデバイスの形成が可能となり、そして、この可
能性は経済的で、高・歩留りの極細線のデバイスを可能
とし、将来重要な役割を果たすと期待されるデバイス部
門にとって特に重要である。
本発明の方法は、周囲に材料のほんの僅かの量を放出す
るだけなので、圧力の変化及び汚染の両方を最小にする
。本発明は、ｉｎ−ｓｉｔｕ処理、特に、デザインルー
ルがサブミクロンのレベルまで縮小されるので更に一層
考えられる極めて薄い均質な層を堆積するために、有効
に使用される。例えば、ＭＢＥ又はＣＶＤに必要とされ
る他の披制御環境又は真空環境に依存する処理において
重要である。
例えば、非常に小量の必要マスキング材料を蒸発させる
ことによって、比較的小量の材料を、被制御真空／圧力
段階に使用される装置内で解放する。
このＩｎ−ｓｌｔｕ処理での描写（無制御周囲に製造中
のデバイスをさらすことを回避しながら）により、汚染
が避けられる。
本発明の重要な変形例は、マスキング層に依存するが、
このマスキング層の厚さ（最大１００オングストローム
）は多くの目的の場合、開示されたプロセスは、「レジ
ストなし」とみなされるようなものである。通常のレジ
ストの厚さ及び組成、は、結果としてのデバイス材料と
は化学的に異質で、一般的には、レジスト残留物、又は
、例えば、その除去に要求されるレジストの処理に必要
な作用剤に原因する汚染を生じさせる可能性がある。
本発明のマスキング材料では、一般的には２つの間８（
問題とならない僅かな量で残留が起こりそうであること
、及び、普通の場合には、その処理、例えば、除去の場
合に有効な作用剤が、デバイスの製造に・要求されるも
のと同一作用剤であるということ）は存在しない。主な
例は、基板材料のマスキングしない領域の選択的な除去
に使用されるドライエッチング剤であって、このドライ
エッチング剤自体は、マスキング材料、例えば、未照射
マスキング材料の除去に役立つ。
イオン削り（ａ＋ＩＩＩ１ｎｇ）に依存するレジストな
しの処理とは対照的に、本発明による描写のドーズ量は
小さい。かくして、時間の節約それ自体が有利である。
更に、本発明によるエッチングでの損傷材料の除去によ
り、デバイス機能材料のオーバグロースが可能となる。
［実施例の説明コ 図面 第１図に示したデバイスは、移送部１ｌを介してＩｎ−
ｓＨｕ処理デバイスを取り付けた、例えば、ガス源分子
ビームエピタキシ（ＧＳＭＢＥ）、用の堆積装置１０よ
りなり、移送部１１は、先駆材料を導入することができ
る荷重ロック１２を備えている。ここに示した実施例の
ｉｎ−ｓｆｔｕデバイスはビーム書き込み室１３及びエ
ッチング室１４を有し、これらの室は移送部ｌ５により
相互連結されている。相互の汚染を最小限にするために
これらの室はゲート弁１６、１７、ｌ８によって個別に
ポンプ作用を受け、かつ、独立している。弁ｌ９は堆積
装置１０のために、この機能を実行する。
図示のように、ビーム書き込み室１３は、移動収束イオ
ンビーム２１を発生してデバイス２２の表面部分を選択
的な露光を行なうビーム源２０を有している。エッチン
グ室１４はデバイス２５をさらすエッチング剤２４を生
じるエッチング剤源２３を備えている。室１０は、図示
しないＧＳＭＢＥ用の堆積装置のような堆積装置を備え
ている。
以下、更に述べるように、第１図の装置は、例えば、マ
スクバターニング並びにビーム書き込み、特に直接照射
誘導による修正、例えば、スパッタによる除去及び化学
反作用並びに後続の処理、例えば、選択的な露出すなわ
ち、結晶学的損傷に影響する変化に基づく種々の方法を
提供する種々の変化に役立つように図式的に示してある
。
第２図、第３図、第４図を説明する。第２図においては
、ウエーハ３０は、例えば、イオンビーム２１による書
き込みステップであるパターン描写の第１の処理を受け
ている。好適な種に従って存在するマスキング層３３は
イオンビーム２１によりパターン形成される。領域３１
はイオンビーム２１によって照射される領域である。上
述の特定の処理条件の下では、領域３１、特に、通常の
マスキング層３３の下のある深さの領域は、処理の結果
の結晶学的損傷材料、例えば、ドライエッチングによる
除去を選択的に受ける材料であってもよい。領域３１の
深さはマスキング層３３のそれよりも実際には大きい。
他の状況下では、おそらく単にエッチング剤の組成選択
に依存して、この結晶学的損傷は、ほとんど又は全く処
理の重要さを持たないものでもよい。ある状況下では、
結果としての損傷は、おそらく、基板材料を除去するた
めの同一のエッチング処理中のマスクパターニングを助
けるために、マスキング層３３の深さに等しい深さに制
限してもよい。この薄い側面には制限された照射領域の
除去を示すための信頼性ある検出／　１１１１１定は難
しい。通常の条件下では、照射それ自体は、更に処理を
しなくても、照射領域を露出する直接的な蒸発をもたら
すという証拠がある。
簡単化のために、以下の説明は、生に、照射によるパタ
ーン形成中に発生する直接的な蒸発に関する。尚、特定
の表現は、制限を意図したものではなく、照射それ自体
が除去をもたらさないが、その除去が後続の処理に依存
する方法を含める意図である。最終的なマスクの除去は
、上述のようにエッチングの感受性の増大、又は、例え
ば、熱脱着により、即ち、マスクがその目的を果たした
製造段階において、温度を単に増加することによる別の
手段により達成してもよい。関連する非常に薄いマスキ
ング層のために、その２つの機Ｊｏｌｔは本発明の目的
の大部分にとって同じである。一般的には、周囲に放出
された小量のマスキング材料を、この放出の生じるとき
に関係なく、収容する為に特別な注意を払う必要はない
。
エッチング室１４への移送後、及び図示の中間時におい
てガスエッチング剤２４へ一様にさらした時に、凹部３
２は領域３１内の選択的除去により生じる。この凹部３
２は、このステップ中は領域３１の材料内に図示の深さ
まで進入した。第２図に示した領域３１の深さとの深さ
の一致は、例示的なものである。特定の状況下では、損
傷によるエッチングに対する感受性の増大のために、こ
の深さの一致が存在することがあり、そして、それは製
造中の所望の目的に役立つことがある。
第４図は本発明の好適な態様を例示するものであり、本
発明によりデバイス階級（ｇｒａｄｅ）材料はエッチン
グにより露出された基板に直接的にオバグロースさせて
もよい。この場合には、このオーハクロースにより層材
料３４が生じる。この特定の例示では、未照射のマスキ
ング材料３３はエッチング剤２４により、又は熱脱着に
より除去されて、層３４の材料がその而全体にわたって
基板と直接接触するようにされている。
通常の処理では、例えば、収束イオンビーム２１による
層３３のパターン描写により、直接的に照射部分の選択
除去が行われる。エッチング室１４内においておそらく
イオンにより助けられたガスエッチング剤２４にその後
さらすことにより、マスク層３３の厚さを越える深さま
で、領域３１内の材料の選択除去が行われる。
第５図、第６図、第７図、第８図、第９図はマスクパタ
ーニングステップを必要とするデバイス製造を例示する
ものである。上述のように、商業的な処理は、例えば、
ＭＢＥの場合の様な蒸着材料のマスクパターニングをお
そらく必要とするＩｎ−ｓｌｔｕ処理の形をとるという
ことが予想される。
この図のシーケンスは、なるべくなら、ほぼ完全なデバ
イス製造に要求されるように繰り返されることが好まし
いと考えられる。
第５図は周囲４１と基板４０の反応を行ってマスキング
層４２を形成する。上述の方法のあるものでは、パター
ン描写はいわゆるｒｎａｔｉｖｅ　ｏｘ１ｄｅ（生来の
酸化物）」によるものであり、この生来の酸化物は空気
にさらすことにより、通常本来発生ずるものであり、第
５図は、この様な方法を含む。マスキング層４２の制御
による形成は、反応材料、例えば、空気、酸素又は硫黄
又は考えられた処理に適切な性質を持つマスクを生じさ
せる他の材料に慎重にさらすという形を取るものであっ
てもよい。層４２の厚さが望み通りに一様であり、並び
に、組成が一様であることは、ガス反応物質の使用によ
り達成可能であるが、このことは一般的に考えられる。
２つ以上のシーケンスが必要な場合、「生来の酸化物ｊ
は最初のシーケンスでのみ役に立つ。
第６図によれば、現在マスキング層４２を有している基
板４０は、その所望のパターンを書き込むように照射さ
れる。第２図に示したように、この所望のパターンは一
連の縞４３として表されている。縞４３の照射はビーム
４４により行われる。
第２図に示したように、それは直接的なスパッタリング
又はこの縞の範囲内における材料の変形のいずれかに特
定しようとするものではない。
第７図では、第６図に従って処理されたデバイスはエッ
チングにさらされて、縞領域４３内の材料が除去され、
対応する四部４５が生じるようにされる。図示の段階で
は、凹部の深さはマスク層４２の深さにほぼ等しい。エ
ッチングは続行されて、下に存在する何らかの基板材料
４０（図示せず）の除去が行われる。
第８図では、熱の脱着、又は、矢印４６として示した適
切な環境が、残留のマスキング層４２を除去するように
導入された。
第９図では、オーバグローしたデバイス機能材料４７の
層は、ＭＢＥにより導入されている。更なる処理がこの
段階で必要ならば、エッチングにより描写され、オーバ
グローされた基板は環境４１にさらされて、第５図に図
式的に示したようにマスキング材料を生じ（しかし、こ
れは例えば、第９図に示したように処理された表面にわ
たる）、これに続いて、第６図ないし第９図の一部又は
全部の後続処理が又実施される。
第１０図、第１１図、第１２図は、プロセスパラメータ
を設計する場合の値の考慮に関する。
深さ及びドーズ量の座標に関する第１０図は２つの異な
る条件の組に関するこれら２つのパラメータ間の関係を
示す。中空のデータ点５０ないし５４は研磨された円滑
な表面に対応し、この円滑な表面にはマスキング材料が
、数１０オングストロームの層の厚さを生じる反応条件
下で発生される。実質的なエッチングは、データ点５２
の後でのみ始まるということが分かる。黒のデータ点５
５ないし５９は、マスキング層の厚さが１つ又は少数の
単層に制御された同一処理の基板を表す。
かなりのエッチングが第１のサンプルの場合よりも更に
早く始まるということがわかる。達成されたエッチング
の深さに関する事実上の飽和はデータ点６０において始
まる。
一般的事項 本発明の好適な実施例に関する発明の主な利点は、極め
て薄いマスキング層に依存する。そ．のように薄い層、
即ち、１００オングストロームの最大厚を持つ層による
効果的なマスキングは、このマスキング層内の化学結合
の強さに依存する。この様なマスクの有効使用は、特に
下の基板がエッチングされるべき場合に、この基板内の
化学結合よりも大きい、層内の化学結合の強度（原子対
原子の結合）に極めて依存する。
本発明による有効なマスキングは、基板表面との化学反
応によるマスキング層の形成の直接的な結果である。反
応それ自体は、必要な要件を保証する。反応が生ずると
いう事実は、すでに、基板表面材料の結合強度を越える
反応生成物の結合強度を意味する。それは、表面内の結
合が反応を可能にするために、解けなければらないから
である。
もちろん反応生成物のより大きな結合強度は、この反応
の生じる条件及び環境に原因がある。温度の観点から、
反応は通常室温又は室温以上で、及び基板の融点以下の
安全余裕範囲内において、おそらく、ＭＢＨによる堆積
中、又は他の前回の処理中に使用されるその範囲内の温
度で行われるので、反応における潜在的なより大きな結
合強度はマスキング段階まで続く。結合強度が大きいか
らといって、必要とされるマスク層の保持が自然に保証
されるものではない。更なる要件は反応生成物がガス状
あるいは低粘度の液体ではなく、有効なマスク層の記載
条件に関しては固体層であるということである。
マスク層の唯一の他の要件（即ち、どのマスク層にも要
求される要件）は、マスキングをするには処理中必要な
安定性を持つということである。
続く処理がエッチングであるこの好適な場合には、マス
ク層はこの処理を達成するために必要とされる期間、保
持されるべきエッチング環境内において十分に安定性あ
るものでなければならない（エッチング剤に晒されたマ
スクの、蒸発された又は別な方法で除去された反応生成
物を生じるどの反応も、必要な高さの差別化を可能にす
るために十分にゆっくりと行われなければならない）。
本発明をもっとも重要な領域に関し主に記載する。ここ
に記載される方法は、多種類の最新式の技術のデバイス
に適用可能であるが、主な関心は、小さなデザインルー
ル、特に、１マイクロメータまで及びそれ以下のルール
に対するものである。
通常の表現では、これは１マイクロメータまたはそれ以
下の最小の造作の大きさを持つデバイスに当てはまる。
従って、説明は、清潔さ及びこのデバイスの適正なスル
ープットに望まれる完全度を保証するような表現で主に
に行われる。
本発明の方法は、処理表面がマスク層を有している好適
な実施例について述べる。マスク層は最大１００オング
ストロームの厚さのものであり、そして、数個の単層ぐ
らいの厚さのものでよく、又は、更に、単一の単層より
なるものであってもよい。本発明は、「生来の酸化物」
層、即ち、従来の取扱中に空気に対して処理表面をさら
すことより生じる層の使用から発展したものである。好
適な実行において、例えば、反応材料に慎重にさらすこ
とにより生じ、かつ、更に厚さを減少するために、液体
のフッ酸に浸漬するような補助的な処理によりときどき
補なわれる、更によい制御のマスク層を利用した。
マスク層の性質は、本発明の教示に対する鍵である。適
切な反応物との反応によって生じたこのマスク層は、多
種類の処理環境内において有効にマスキングを行うとい
うこと、即ち、数１０オングストロームの厚さの本発明
によるマスク層は数百オングストロームもの厚さ又は更
にはミクロンの厚さの従来のマスク層に有効に取って代
わるということが本発明である。
上記の利点の外に、この薄層の使用によるマスキングは
ｉｎ−Ｓｌｔｕ処理に適している。それは大気中に放出
されるマスキング材料が少ないからである。
上記のマスク層を設けることは、本発明により任意の方
法シーケンスの最初の重要なステップと考えられていた
。このステップは「ステップ１」と明記されるが、上述
のように、一般的には「生来の酸化物」の形をとっても
よい。
好適な実施例によれば、エッチングの感受性を増大する
照射により、マスク層を「書き込む」パターンの描写を
ステップ２は提供する。大部分の場合、描写はイオンビ
ームでの書き込みを必要としていた。ある例では，　　
２０ｋｃＶ−１５０ｋｃＶ　（７）エネルギー範囲のＧ
ａ　　ビームが書き込みに使用された。この書き込み速
度は１０１３　　１０１５イオン／Ｃ一にわたる’Ｇａ
　　ドーズ量をもたらすようなものであった。実際の加
速エネルギー及びドーズ量は、デバイス設計及び基板材
料により変化するが、ステップ３でのエッチングの区別
をもたらすように常に選ばれるた特定の値は（照射材料
と未照射材料との間）の所望の段の゛高さのような他の
デバイスの特徴に従って選ばれる。
ステップ３では、照射によりパターン形成された基板は
、別の処理にさらされる。つまり、好適な実施例では、
照射及び未照射の材料の両方を含む表面領域にわたって
、エッチング剤にさらされる。この照射に原因しエッチ
ングにより起こる変形は、その照射領域における好適な
エッチングを必要とする。通常の実施例では、エッチン
グは包囲された室内で行われ、おそらく、他の室と連結
された室内又はそれ自体少なくとも１つの前の又は後の
製造段階、例えば、描写されるべき材料の堆積又は描写
（通常、マスクの描写要求選択エッチング）に続く材料
のオーバグ口一に役立つ室内で行なわれる。
エッチング、エッチング組成並びに時間及び温度などは
、段の高さのような所望のデバイスの特性に従う。包囲
された室内の保護された環境内で減圧下で実施されるエ
ッチングは、一般的にはガス状のエッチング剤、普通は
Ｄｌ２又はＦ２の使用を意味する。本明細書での実施例
は、時には加熱及び低エネルギーイオンのフラッドビー
ムにさらされることを必要とするが、この後者はエッチ
ングに方向性（異方性）をもたらす。多くの材料に関す
る満足なエッチングは、例えば１分または数分の時間、
塩素ガスにさらすことに依存する。
上記の３つのステップを更に補足してもよい。例えば、
反応表面は、例えば、続く図面で示されるサンプルの作
成の場合のように臭素メタノールの使用により研磨して
もよい。
第１０図は両方とも特性形状を持つ２つの曲線を示す。
各々の場合、深さ（段の高さ）は最初の何らかの露出後
に急速に増大し、最終的には飽和する。両方のサンプル
は同一条件下で臭素メタノールによる研磨で作成された
。黒いデータ点５５ないし５９に対応する１つのサンプ
ルは更にＨＦに浸漬することによって処理された（ＨＦ
処理は表面の酸化物を除去して、数１０オングストロー
ムの薄くした層を残すものとして知られている）。
未処理のサンプル、即ち、中空のデータ点５０、、５４
は図示のように、更にゆっくりとエッチングされるが、
最後にはデータ点６０で飽和する。
一組の実験において、飽和は約２ｘｌＯｌ４イオン／Ｃ
一のドーズ量で生じた。エッチング時間を長くしても段
の高さは増加しなかったが、浮き彫り画像への進入が深
くなるのみであり、マスク層が除去されて、露出及び未
露出領域のエッチングは、同一速度で進行することを示
した。より大きなエネルギーによる描写の場合には、よ
り大きなエッチング高さは上記の条件の場合には数１０
０オングストロームから数１０００オングストロームに
わたる飽和レベルにあった。
第１１図は、描写ビームのエネルギーを変える効果を示
す。曲線７０、７３は例えば、一組の実験条件２　０ｋ
ｃＶ　、５　０ｋｅＶ　，　１　０　０ｋｅＶ及び２５
０　ｋｅＶに関するビームエネルギーを増大する場合に
関する。ドーズ量に依存する一般的な形状は、異なるエ
ネルギーでも同一である。飽和のドーズ量（約１０１５
イオン／ｃ＋ｆｆまで）はたいして変化はないが、段の
高さはエネルギーに対してほぼ単調に増大する。
第１２図において、第１１図からのデータは、約１桁の
半分だけ異なる２つの別々のドーズ量について、計算し
たイオン範囲の横座標値について再びプロットしたもの
（だらだら部分を含む）である。この特定の実験条件に
ついては、上方の曲線８０（白の四角なデータ点）は１
０１５イオン／Ｃ一までのドーズ量の場合であり、しか
るに、曲線８１は１０ｌ４イオン／Ｃ一までのドーズ量
の場合であった。オングストロームで計算した範囲は、
特定の実験条件の場合２００ないし８００であった。
本発明は、非常に薄いマスク層によるマスキング程度に
対応して、正確な記載の場合に何らかの問題を生じる。
得られた結果は、（スパッタリングによる）直接的な蒸
発による照射領域におけるマスクの除去と首尾一貫して
いる。このことを番，号を付けた実施例の動作機構とし
て識別することは、スパッタリングに伴う２次電子照射
によるものと考えられる、信号強度が照射中のある時点
において減少するということを観察することによりわか
る。この信号の低下のタイミングは、厚さに依存するも
のであるということが結論付けられる。
それは、その減少がより厚いマスク層の場合には時間的
に遅れて生じるからである。
それにもかかわらず、厚さがオングストロームのオーダ
ーの層材料の除去に関する信頼性ある測定は保証されな
い。除去又は少なくとも何らかの除去が、後続処理中に
、特に、下の基板のエッチングを必要とする処理中に発
生する可能性は、無視することができない。後続除去を
もたらす機構は、照射により明確にされたマスク領域内
に局部的に導入される結晶学的な損傷又は他の欠陥であ
る。
一般的に、スパッタリングによる除去、即ち、下に存在
する材料の後続のエッチングからのマスク描写の分離、
は望ましい。このプロセスの分離により、エッチング段
階のより正確な監視が保証される。このエッチング段階
は、より大きな結合強度の、及び、厚さが変化するマス
ク材料の除去により現在は複雑化していない。パターン
の描写中に適切な環境成分を提供することによって、直
接的なスパッタリングを保証してもよい。適切な成分と
しては、描写条件下で蒸発される反応生成物を生じるた
めに、照射により加熱されるマスク材料と結合される反
応剤の形をとってもよい。
エッチングの選択性については、照射誘起される損傷に
主に依存することが望ましいいくつかの場合がある。例
えば、所望の特徴が極めて浅い、即ち、数１０オングス
トローム又はそれ以下の場合、エッチング中におけるマ
スク層の存在及び、結果として生じる、同一の処理中に
おけるその除去の必要により、特別重要なこととなるあ
る不正確さが発生する。
上記のステップ、マスク層製造の反応、マスク形成のた
めのパターン描写、及び後続の処理（下に存在する基板
表面へ進入すべきエッチング）は、本発明の実施には重
要である。上述のプロセス順序が維持される場合、それ
らは中間的なステップを含むように拡張してもよい。例
えば、上述のように、エッチングは、このエッチングの
後に残る数個の損傷場所を更に最小にするための付加的
なステップを伴ってもよい。この付加的なステップは以
下に述べるステップＡの形をとってもよいし、又はアニ
ーリングの形を取ることもできる。デバイスの完全な製
造は別の処理、例えば、同一のプロセスのステップの繰
り返し又は変形を必要とすることか考えられる。本発明
は以上の関係で重要ではあるが、別の付加的な製造ステ
ップはその性質によりそれ程重要でない。例えば、カプ
セル化の前の最終段階は「従来式の」ものであってもよ
い。それは、更なるオーバグロースを伴わない方法は、
例えば、損傷の場所に特に存しなくてもよいからである
。
Ａ．処理される表面は通常は円滑さ及び汚染の両方の点
で高度の完全性を有するものである。特定のデバイス要
求に依存して、必要な品質はエッチングによる清掃又は
研磨により保証されるものであってもよい。
Ｂ．マスキングの前に、一般的には、おそらくエビタシ
シャル材料の成長を表面は受ける。デバイス製造は描写
及び（又は）エッチングに続く第２のオーバグロースス
テップを必要とするものであってもよい。おそらく、サ
ブミクロンのデザインルールに合わせて製造されるデバ
イスはＭＢ　Ｅ，ＣＶＤ又は制御される環境を必用とす
る他の方法によってｉｎ−ｓｊｔｕのオーバグ口一を受
ける。ある環境下では、ステップＡはステップＢの後で
繰り返してもよい。
材料 本記載の多くの場合のように、特定の実際的に重要な主
題を強調して述べる。この章では、本発明の実施に必用
とされる材料特性についての記載が、特別な現在又は将
来の重要なデバイスの製造に主に適用される。上記の考
慮は同様に他の材料にも適用可能であるということが知
られよう。
最初に衝撃を与えられるものと期待されるデバイスは、
電子的及び（又は）光学的なものである。
これらの表現では、基本的な材料、主にシリコン並びに
化合物材料、主に半導体のＩＩＩ−Ｖ族、！Ｉ−Ｖｔ族
、及び更に複雑な化合物半導体が対象である。本発明で
は、重要な光学デバイスは主に化合物半導体である。こ
れらはエミッタ（コヒーレント及び非コヒーレント）、
回折格子、導波路、カブラなどのような受動構造を含む
。ＩｎＰはレーザーの対象となる直接バンドギャップ材
料の例であり、重要な領域を製造する。
それらの磁気特性、通常は領域磁気特性に使用される要
素は、電子的及び（又は）光学的機能を果たす集積同路
に組み込むものであってもよいし、又は考えられる構造
の主な又は独占的な機能として役立つものであってもよ
い。
損傷 損傷の役割は通常無視することができない。一般的には
、損傷はオーバグロースされる表面では避けられるべき
である。一方、損傷はエッチング依存の変形に起因する
有用な機能を果たすことがある。
監視が望ましい場合、多数の損傷依存特性が役立つ可能
性がある。これらには半導体における再結合速度、即ち
、最小のキャリア寿命並びにルミネッセンス効率及び光
電流減衰時間がある。ある状況下では、最終のデバイス
特性、例えば、接合特性を監視してもよい。
１０ｋｅＶ又は２０ｋｅＶよりも大きなイオンドーズ量
の注入（及び吸収）（１ｏイオン／　ｃ　ｍ３までの吸
収濃度）はかなりのエッチング変形のための十分な損傷
をもたらすということが実験的に観察された。標準的な
計算により他の深さ、イオン、基板材料及びエネルギー
に関する測定が可能となる。
エッチング 本発明の実施に適したエッチング方法は、共通の基準、
例えば照射領域及び未照射領域の間の選択性を分担し、
従って、「フラッド」システム、即ち、照射領域と未照
射領域の両方を含む表面領域を一様にさらすシステムで
ある。本発明の態様は、例えば、これらの領域の間で、
エッチング速度による変′形を最適化し、一般的には最
大にすることに関する。特定の種類のエッチングの試み
については、例えば、露出により未照射領域及び照射領
域内において、ある程度最初に反応生成物が生成され、
実際の除去が、本来更に蒸発性のある反応生成物の、熱
により活性化される、蒸発に依存する例で説明されるシ
ステムについては、温度を下げると変形が増加する傾向
がある。この例で使用されたシステムは塩素ガスの使用
による選択的な塩化物の生成に依存し、そして、アルゴ
ンイオンによるフラッド照射から蒸発か生じるシステム
である。
本発明の全ての方法のステップの場合のように、デバイ
スがかなりの損傷を避けることが重要である（普通の表
現では、この損傷によれば、重要な領域における残留材
料の損傷レベルは、重要なことに、オーバグロースした
材料よりなるデバイスにはかなりの損傷をもたらさない
ように十分に低く保たなければならない）。従って、エ
ッチングシステムのどの部分もこの損傷それ自体を生じ
るようなものとなることはできない。例えば、上記の例
示的なシステムでは、アルゴンイオンエネルギーは、未
反応の表面材料がデバイス動作に関して影響を受けるエ
ネルギーよりも必然的に低く保たれる。
適当なエッチングシステムは、特に表面材料の性質に依
存する。例えば、ＩＩＩ−ＩＶ族元素のエッチング剤に
より生成される反応生成物の相対的な蒸発性により、こ
れらの例の場合、アルゴンイオンの加速エネルギーはエ
ネルギーの制約を課される可能性がある。
この場合の他の処理ステップに関する考慮の場合のよう
に、エッチングシステムに対する通常の制約は、主に微
細な寸法のデバイス製造の場合の特別な値に関する。こ
の考慮により異方性エッチング（垂直又は水平のエッチ
ング方向の大きなエッチング比）に対する必用が生じる
。この例示的なシステムは加速イオンを使用して必用な
異方性を与える。他の冫ステムにおける方向性は、多種
類の機構、例えば、物理的に方向付けられたエーロゾル
システム又は電界指向プラズマシステム又はラジカルビ
ームシステムなどの結果であってもよい。実際、エッチ
ング速度による変形は観察され、そして、通常の湿式化
学エッチングのような非方向性システムで利用されたが
、これは通常考えられる小寸法のデバイスにおいては不
満足なアンダーカットを生じさせる。
この３つの重要なステップによるエッチングは一般的に
はデバイスに重要な損傷材料の全てを除去して、重要な
ことに、「未損傷の」材料を露出（デバイス機能の点で
オーバグロースした材料に影響するには不十分な損傷を
持つ材料を露出）する条件下で行われる。上述のように
、この基準を満足することは、試験又は試験により得ら
れた情報に基づいて決定することができる条件により実
現される。
他の考慮すべき事項は、従来技術の製造技術に関する考
慮と共通である。しばしば、エッチング条件は、層の厚
さ全体を除去するようなものであり、即ち、（通常は、
異なる組成、ドーバントまたはドーバントレベルの）異
なるデバイス特性を持つ材料の表面を露出するようなも
のである。
明らかに、損傷材料の除去は、どの段階においても必ず
しも要求されるものではない。１つの有り得る例として
は、カプセル化の直前における最終製造肯定である。
オーバグロース 特にエッチングにより露出された材料上の未損傷材料の
オーバグロースは、最も重要な本発明の態様である。小
寸法のデバイスに関する本発明は必要なだけ完全な材料
を生じることができるＭＢＥ及びＭＯＣＶＤのような方
法を利用する。前述のように、この発明の寄与はデバイ
スの適当な材料のオーバグロースを可能にするために十
分にｔｉ傷のない自由表面を提供することである。特定
のオーバグロース材料及び必用な成長条件は当業者には
知られている。
上述のように、必用な完全なオーバグロースした材料が
得られたか否かは、試験又は試験より得られた基準に基
づいて決定可能である。
デバイスの範喀 本発明の教示の観点から最初に重要なデバイスは（約１
マイクロメータよりも小さい）、小型の最小特徴サイズ
を存するものである。上述の例は光学デバイス、電子デ
バイス及び他のデバイスの幅広いアレイを有する。例え
ば、将来の特定の重要さについて多くの人により考慮さ
れるデバイス構造は、ヘテロ接合である。例えば、ヘテ
ロジャンクションバイポーラトランジスタ（Ｈ　Ｂ　Ｔ
）及び二重へテロ構造レーザようなデバイスは、本発明
の方法の使用により克服される特定の構成上の難点を持
っている。本発明により製造されることが望ましいデバ
イスの一般的な範鴫には、オーバグロース能力が、有害
な表面への影ｇ（表面の消耗、過度の表面再結合速度、
汚染）からまもる数１００オングスドロームより小さな
最小造作サイズをもつデバイスが含まれる。
方法 例 例１−ガリウムビームの書き込みは、０．２μｍ直径の
１６０ｐＡビームを生じ２０ｋｅＶで動作する収束イオ
ンビームの円柱体を備えたコンピュータ制御のデバイス
により実施された。このサンプルでのイオンのドーズ量
は偏向画素滞在時間を変えることにより調整されたが、
１ｘｌ０１３イオン／　ｃ　ｍ　　から１ｘ１ｏ１８／
ｃｍ２以上まで変化させることができょう。
「生来の酸化物ｊを有するＩｎＰのサンプルに書き込ま
れたさらしパターンは大きさが５ｘ３０〜μｍの矩形群
（複数）がらなっていた。Ｇａイオンのドーズ量は各群
ごとに異なる矩形でｌｘ１０　　　／ｃｍ　　から９Ｘ
１ｏ１４／ｃｍ一まで変化された。この範囲のドーズ量
は、（マスク描写の終了を示す著しく減少した電子照射
により補強された）２次電子照射により測定されるマス
ク材料を除去することにある。
エッチングはＣＩにより助成されるＡｒイオンビーム装
置で実施され、５０ボルトないし１００ボルトのビーム
エ，ネルギーが使用された。サンプルは１８０゜Ｃの温
度に保持された。これらの条件下では、損傷領域は、未
損傷表面よりも少なくとも１０倍大きいエッチング速度
を示した。これにより最高のドーズ量領域については１
　２００オングストローム程の深さの表面段が形成され
る。
段の深さは１ｘｌ０１４／ｃｍ２までＧａのドーズ量が
増大するに従って増加する。この段の深さはＧａのドー
ズ量が増大するに従って、非常にゆっくりと変化するの
みである。「飽和」、すなわち、最大の段の高さの達成
は第１０図及び第１１図に関して述べる。Ｇａのドーズ
量へのエッチング深さの詳細な依存性は表１に示してあ
る。
表１ Ｇａ注入領域のＣＩ助成によるＡＩイオンビームのエッ
チング エッチンク０深さ （オングストローム） Ｇａ ＩＸＩＯｌ３ ２ｘｌＯｌ３ ５ｘｌ０１２ １ｘｌＯ’ ２ｘｌ０１４ ５ＸｌＯｌ４ ＩｘｌＯｌ５ ＜３０ ５Ｑｖ　　Ａｒビーム Ｔ冒１８０１Ｃ ｔ−５分 パターン化されたウエーハーはＧＳＭＢＥオーバグロー
スデバイスの中へ１ｎ−ｓｉｔｕで移送されてオーバグ
ロースさせられた。このオーバグロースした二重へテロ
構造は１００オングストローム厚のＩｎＰのバッファ層
及びこれに伴うＩ　ｎＧａＡＳの５００オングストロー
ム厚の層及び又１０００オングストローム厚のＩｎＰの
第２の層よりなる。エピタキシャル層は４７０＠Ｃでオ
ーバグロースさせられた。その温度に達するには約５０
分を要するが、この時間中、サンプルは、サンプルホー
ルダーの温度較正のため５２５°Ｃまで加熱された。加
熱サイクルでは、サンプルの表面は燐ビームによって保
護される。この方法は依然として存在する残留損傷物の
一部がアニーリングされる可能性のある不可避な加熱ス
テップを構成している。オーバグロースしたサンプルは
、光学顕微鏡の使用及び空間的スペクトル的に分解され
た低温度（２０Ｋ）カソ一ドルミネツセンス（Ｃ　Ｌ）
により検査された。注入され／エッチングされ／オーバ
グロースされた領域の形態は、使用されるＧａのドーズ
量の範囲全体について一様に優れている。ＣＬの測定に
よれば、ＩｎＰとＩｎＧａＡＳのバンド端再結合に関す
る、注入され／エッチングされた領域におけるルミネッ
センス効率の減少は示されなかった。これは注入により
導入された基板損傷の、ドライエッチングによる、完全
な除去とは矛盾しない。損傷がドライエッチングにより
除去されないとき、即ち、オーバグロースが局部的に注
入された（「損傷された」）ウエー八で直接行われると
き、ＣＬの測定では、ルミネッセンス効率の減少が示さ
れる。この減少は非常に著しく、１ｘ１０　　／ｃｍ２
のＧａドーズ量の場合の制御サンプル（「未損傷」）効
率のわずか４０％及び１ｘ１０１４／Ｃｍ２のドーズ量
の場合の約１０％至る。
例２ オーバグロース構造は、ＩｎＰのバッフ゛ア層の後でＩ
ｎＰ／ＩｎＧａＡｓよりなる４周期超格子を有するよう
に変形された。この超格子の各周期は、１００オングス
トロームの厚さのＩ　ｎＧａＡＳの井戸及び１５０オン
グストローム厚のＩｎＰの障壁よりなる。超格子は次に
例１で説明した二重へテロ構造によりオーバグロースさ
せられた。
この超格子の目的は、任意の残留基板損傷のオーバグロ
ースした二重へテロ構造への伝ばんを阻止することにあ
る。
オーバグロースの品質は、低温度ＣＬ測定により評価さ
れた。損傷されエッチングされた領域にわたり成長され
た二重へテロ構造のＣＬ効率には減少がみられなかった
。損傷されエッチングされた領域に生じるＣＬ信号は、
１５％ないし２０％程たけ制御領域のＣＬ信号を越える
ということが分かった。
例３ 収束Ｇａビームの注入は、例１で説明した条件下でＩｎ
Ｐで実行された。個々の注入矩形の大きさは０．２ｘ３
０μｍ，即ち、Ｇａビームデバイスの空間分解限界まで
減少された。エッチングは例１で説明した方法を用いて
実施された。エピタキシャルの再成長は、例３で説明し
た４周期超格子からなるものである。ＣＬＡＩｌｊ定で
は、損傷され、エッチングされた領域にわたり成長され
た非常に小さな構造のルミネッセンス効率の１５％ない
し２０９６の増加かを示された。これは端（表面）の影
響が、益々重要となる非常に小さな構造についてさえも
高品質のオーバグロースが維持されるということを示す
。
例４ 例１で説明した条件下でのＧａビームの書き込みは、格
子に整合するＩｎＰ基板上でエピタキシャル成長された
Ｉ　ｎ　”　　５３０　ａ　０．　４　７Ａ　Ｓの１μ
ｍ厚のエピタキシャル膜で実施された。このサンプルは
、次に例１の条件を用いてエッチングされた。これによ
り高ドーズ量領域については、２５００オングストロー
ム程の深さの表面段が形成される。Ｇａのドーズ量への
エッチング深さの詳細な依存性は表１に示してある。
例５ 例４に説明した方法は、ＧａＡｓの基板で実施された。
尚、使用されたドライエッチング条件（温度、時間、Ｃ
Ｌ２部分圧、ビームエネルギーなど）は、ＩｎＰについ
て最適化されたが、ＧａＡｓについてはそうされなかっ
た。それにも関わらず、かなりの深さの表面段が、Ｇａ
Ａｓの基板に形成された。この詳細な依存性は表１に示
してある。
処理条件及び材料の変化は、多くの種類のデバイスの製
造に対する本発明の方法の適合性を確立した。上記の例
において記載した種類の方法は「生来の酸化物」の代わ
りに、慎重に形成されたマスク層を用いて実施された。
これらの層は酸素及び他の陽イオン、例えば、硫黄との
直接反応により形成可能である。例えばイオン照射によ
り援助され又は援助されない塩素エッチングは、商業的
なデバイス製造の場合におそらく適当な方法の例示であ
る。一方シリコンエッチングは更に反応性のある材料、
フッ素で有効に実施される。
イオン照射は、異方性の点で助けとなるが、未照射のマ
スク材料をおそらく攻撃するということがみられるかも
しれない。このことは、又、（「飽和」エッチング時の
）最高段の高さに付加的な制限を課すことになる。従っ
て、ある条件下では（特定のマスク組成／厚さの場合）
段の高さを所望のごとくに最大にすることは、イオン攻
撃を最小、さらには、除去さえ要求することになるかも
しれない。
種々の考慮により、プロセスの変形が生じる可能性があ
る。例えば、望ましくない基板成分の開発は、例えば、
この成分を加圧することにより最小にされた。ＩｎＰの
処理中（例えば、残留マスクの熱の脱着中）の燐の加圧
は、このような場合を示す。何らかの研究の結果、パタ
ーン描写に続く処理の前及び後の両方においてマスク材
料、例えば、未照射領域における残留材料の塊が除去さ
れた。その結果示・されたことは、この除去はマスク材
料自体の分離よりもむしろ、すぐ下に存在する基板材料
の分離に依存しているということであった。
この実験の仕事は主に移動イオンビームによるパターン
描写の形をしていた。本発明の説明はその試みにその通
り依存するものではないが、パターン化のフラッド（マ
スク）照射、並びに、除去にＨ効な他のエネルギー、例
えば、加速電子の使用又は更に除去依存の変形例の導入
にさえに依存するものでもよい。
【図面の簡単な説明】
第１図は、エッチング及びオーバグロースが続くマスク
描写を提供する例示的なデバイスの図式図、 第２図、第３図及び第４図は、第１図のデバイスにおい
て処理を受けるデバイスの関連部分の順次の斜曳図、 第５図、第６図、′！Ｂ７図、第８図、第９図は、エッ
チング及びオーバグロースの両方を含む一連の製造ステ
ップによりＩｎ−ｓ　ｊｔ　ｕで形成されるデバイスの
関連部分の順次の斜視図、 第１０図は、深さの縦軸値と照射ドース量の横軸値での
、本発明によるマスキング材料の選択的除去及び（又は
）選択的損傷による材料のエッチング除去に関する図、 第１１図は、深さ及びドース量の座標上での、イオン加
速エネルギーの４つの異なる値に依存するイオン助成ガ
スエッチングプロセスの場合の深さ及びドース量の２つ
の値に関する図、第１２図は、深さ及びイオン進入深さ
の座標上での、２つの異なるイオンドース量の場合の増
加するイオンエネルギーにおけるそれらのパラメータに
関する図である。 １０・・・堆積装置、１１、１５・・●移送部、１２・
・・荷重ロック、１３・・・ビーム書き込み室、１４・
●φエッチング室、１６、１７、１８、１９・●・弁、
２０・・・ビーム源、２１・・・収束イオンビーム、２
２、２５・・・デバイス、２３・・・エッチング剤源、
２４・・・エッチング剤、３０・・・ウエーハ、３１・
・・領域、３２・Φ・凹部、３３、４２・・・マスク層
、３４・・・層材料、４０・・・基板、４１・・・環境
、４３、４６●・・縞、４４・・・ビーム、４５・・・
凹部、４７・・・デバイス機能材料。 ＦＩＧ．　９ ＦＩＧ．　　１１ ＦＩＧ．　　１０ ＦＩＧ．　　１２ ？゛−λ゛里■ ？と囲■

Claims (20)

    【特許請求の範囲】
  1. （１）最大１μｍの最少寸法のデザインルールを用いて
    設計された、複数の相互接続されたデバイスを有する回
    路の製造方法において、 下記の第１プロセスと、第２プロセスとをこの順序で実
    行し、 第１プロセス；デバイス機能材料を有する本体に、照射
    パターンを形成するために、表面の領域を選択的に照射
    することにより、パターンを形成するステップを含み、
    前記領域は、第２プロセスの差別化の観点から照射によ
    り変質され、 第２プロセス；照射によりパターンが形成された表面の
    、非照射材料をも含む領域を、前記領域内の表面を選択
    的に修正する周囲雰囲気に、晒すステップを含み、 前記表面は、第１プロセスの前に、１００オングストロ
    ーム以上の厚さのマスキング材料がないことを特徴とす
    る回路の製造方法。
  2. （２）照射が加速イオンからなることを特徴とする請求
    項１記載の方法。
  3. （３）前記領域は、前記照射により結晶学的損傷を受け
    、第２プロセスの差別化は、その損傷に部分的に起因す
    ることを特徴とする請求項２記載の方法。
  4. （４）第２プロセスは、表面の選択的修正が、前記領域
    内である増加程度まで起きるような、エッチングプロセ
    スであることを特徴とする請求項２記載の方法。
  5. （５）前記表面は、エピタキシャル層の表面であること
    を特徴とする請求項４記載の方法。
  6. （６）前記除去は、エピタキシャル層の下にある材料の
    露出となることを特徴とする請求項５記載の方法。
  7. （７）エッチングプロセスで露出した表面に接触するよ
    う、材料が成長することを特徴とする請求項４記載の方
    法。
  8. （８）前記表面は、前記表面と第１反応体との反応から
    の反応生成物からなるマスク層で被覆され、前記選択的
    照射は、その層の照射された領域の除去になることを特
    徴とする請求項１記載の方法。
  9. （９）前記除去は、第１プロセスの間になされることを
    特徴とする請求項８記載の方法。
  10. （１０）第２プロセスは、照射された領域の下にある表
    面材料の選択的除去となるエッチングからなることを特
    徴とする請求項８又は９のいずれかに記載の方法。
  11. （１１）非照射領域に対応するマスク材料は、第２プロ
    セスの間、残留することを特徴とする請求項１０記載の
    方法。
  12. （１２）エッチングプロセスで露出した領域に接触する
    よう、材料が成長することを特徴とする請求項１１記載
    の方法。
  13. （１３）非照射領域に対応するマスク材料は、除去プロ
    セスにより、除去されることを特徴とする請求項８又は
    ９のいずれかに記載の方法。
  14. （１４）前記除去は、熱脱着によりなされることを特徴
    とする請求項１３記載の方法。
  15. （１５）更に、付加的処理が本来的処理前又は後あるい
    はその両方になされ、周囲雰囲気は、付加的処理と本来
    的処理の間に制御されることを特徴とする請求項８記載
    の方法。
  16. （１６）周囲雰囲気を大気圧以下維持制御することを特
    徴とする請求項１５記載の方法。
  17. （１７）前記相互接続されたデバイスのあるものは、半
    導体素子であることを特徴とする請求項１６記載の方法
    。
  18. （１８）前記デバイスは、シリコンとIII−Ｖ族化合物
    とからなるグループから選択された半導体材料をを含む
    ことを特徴とする請求項１７記載の方法。
  19. （１９）照射パターン表面の最少寸法が、最大１μｍで
    ある１μｍデザインルールによることを特徴とする請求
    項１８記載の方法。
  20. （２０）請求項１９記載の方法により製造された装置。
JP2094923A 1989-04-10 1990-04-10 回路の製造方法 Expired - Fee Related JPH0722142B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33562689A 1989-04-10 1989-04-10
US335626 1989-04-10
US07/444,579 US5106764A (en) 1989-04-10 1989-11-30 Device fabrication
US444579 1989-11-30

Publications (2)

Publication Number Publication Date
JPH02295115A true JPH02295115A (ja) 1990-12-06
JPH0722142B2 JPH0722142B2 (ja) 1995-03-08

Family

ID=26989806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2094923A Expired - Fee Related JPH0722142B2 (ja) 1989-04-10 1990-04-10 回路の製造方法

Country Status (6)

Country Link
US (1) US5106764A (ja)
EP (1) EP0400791B9 (ja)
JP (1) JPH0722142B2 (ja)
KR (1) KR940007443B1 (ja)
CA (1) CA2014285C (ja)
DE (1) DE69033879T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909988A1 (en) * 1990-09-26 1999-04-21 Canon Kabushiki Kaisha Photolithographic processing method
US5288657A (en) * 1990-11-01 1994-02-22 At&T Bell Laboratories Device fabrication
JPH0555545A (ja) * 1991-08-27 1993-03-05 Matsushita Electric Ind Co Ltd 量子素子の製造方法
JP2757642B2 (ja) * 1991-12-20 1998-05-25 日本電気株式会社 ドライエッチング方法
US5275687A (en) * 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5346581A (en) * 1993-04-01 1994-09-13 At&T Bell Laboratories Method of making a compound semiconductor device
US5403753A (en) * 1993-07-15 1995-04-04 Texas Instruments Incorporated Method of forming implant indicators for implant verification
US5580419A (en) * 1994-03-23 1996-12-03 Trw Inc. Process of making semiconductor device using focused ion beam for resistless in situ etching, deposition, and nucleation
US5427648A (en) * 1994-08-15 1995-06-27 The United States Of America As Represented By The Secretary Of The Army Method of forming porous silicon
JP4014676B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat
US20060051508A1 (en) * 2000-12-28 2006-03-09 Ilan Gavish Focused ion beam deposition
US6492261B2 (en) 2000-12-30 2002-12-10 Intel Corporation Focused ion beam metal deposition
US6638580B2 (en) * 2000-12-29 2003-10-28 Intel Corporation Apparatus and a method for forming an alloy layer over a substrate using an ion beam
US6528427B2 (en) * 2001-03-30 2003-03-04 Lam Research Corporation Methods for reducing contamination of semiconductor substrates
DE10163346A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
EP2144117A1 (en) 2008-07-11 2010-01-13 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Process and system for fabrication of patterns on a surface
US8547526B2 (en) * 2009-04-07 2013-10-01 Micron Technology, Inc. Photolithography systems and associated methods of selective die exposure
CN103025477B (zh) * 2010-07-26 2015-05-06 浜松光子学株式会社 半导体设备的制造方法
US9337933B2 (en) * 2012-10-19 2016-05-10 Skorpios Technologies, Inc. Integrated optical network unit
US9300406B2 (en) 2012-08-06 2016-03-29 Skorpios Technologies, Inc. Method and system for the monolithic integration of circuits for monitoring and control of RF signals

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5375854A (en) * 1976-12-17 1978-07-05 Nippon Telegr & Teleph Corp <Ntt> Production fo semiconductor device
JPS5567138A (en) * 1978-11-16 1980-05-21 Jeol Ltd Method of exposure to electron beam
US4377437A (en) * 1981-05-22 1983-03-22 Bell Telephone Laboratories, Incorporated Device lithography by selective ion implantation
US4405710A (en) * 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
JPS60128622A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd エツチング法
JPS62281349A (ja) * 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS62284939A (ja) * 1986-05-31 1987-12-10 Suzuki Motor Co Ltd 内燃機関の始動制御装置
JPS63116443A (ja) * 1986-11-05 1988-05-20 Seiko Instr & Electronics Ltd Ｆｉｂテスタ
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
JP2531690B2 (ja) * 1987-08-03 1996-09-04 株式会社日立製作所 配線薄膜パタ―ンの形成方法及びその装置
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
GB8806800D0 (en) * 1988-03-22 1988-04-20 British Telecomm Etching methods

Also Published As

Publication number Publication date
EP0400791B1 (en) 2001-12-19
EP0400791A2 (en) 1990-12-05
KR900017111A (ko) 1990-11-15
CA2014285A1 (en) 1990-10-10
DE69033879T2 (de) 2002-08-22
DE69033879D1 (de) 2002-01-31
EP0400791A3 (en) 1991-01-02
KR940007443B1 (ko) 1994-08-18
CA2014285C (en) 1994-06-07
JPH0722142B2 (ja) 1995-03-08
US5106764A (en) 1992-04-21
EP0400791B9 (en) 2002-11-27

Similar Documents

Publication Publication Date Title
JPH02295115A (ja) 回路の製造方法
JP3974319B2 (ja) エッチング方法
US5362606A (en) Positive resist pattern formation through focused ion beam exposure and surface barrier silylation
US4566937A (en) Electron beam enhanced surface modification for making highly resolved structures
US4994140A (en) Method capable of forming a fine pattern without crystal defects
US5041361A (en) Oxygen ion-beam microlithography
JPH08306672A (ja) 垂直側壁を形成する方法
KR100542031B1 (ko) 반도체 제조공정에서의 포토레지스트 제거방법
JPH0734428B2 (ja) 半導体素子の製造方法
US5741431A (en) Laser assisted cryoetching
JP4803513B2 (ja) イオンビーム微細加工方法
JP3862965B2 (ja) 加工方法
KR101692119B1 (ko) 개선된 에칭 공정
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
JP2826972B2 (ja) 化合物半導体の極微細パターン形成方法
JP2711475B2 (ja) 選択エピタキシャル成長法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JPH02288333A (ja) 化合物半導体のパターン形成方法
Gamo Focused ion beam technology for optoelectronics
JP2683612B2 (ja) 化合物半導体の構造形成方法
Gilmartin et al. Patterning nanoscale resist features on topography substrates using the 2-step NERIME FIB TSI process
JPH04352328A (ja) 半導体のガスエッチング方法
Arshak et al. Aspect ratio improvement using the 2-step NERIME FIB top surface imaging process for nanolithography applications
Arshak et al. Patterning nanometer resist features on planar & topography substrates using the 2-step NERIME FIB top surface imaging process

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees