JP2531690B2 - 配線薄膜パタ―ンの形成方法及びその装置 - Google Patents

配線薄膜パタ―ンの形成方法及びその装置

Info

Publication number
JP2531690B2
JP2531690B2 JP62192663A JP19266387A JP2531690B2 JP 2531690 B2 JP2531690 B2 JP 2531690B2 JP 62192663 A JP62192663 A JP 62192663A JP 19266387 A JP19266387 A JP 19266387A JP 2531690 B2 JP2531690 B2 JP 2531690B2
Authority
JP
Japan
Prior art keywords
cvd
wiring
fib
forming
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62192663A
Other languages
English (en)
Other versions
JPS6437035A (en
Inventor
朗 嶋瀬
文和 伊藤
聡 原市
幹雄 本郷
克郎 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62192663A priority Critical patent/JP2531690B2/ja
Publication of JPS6437035A publication Critical patent/JPS6437035A/ja
Application granted granted Critical
Publication of JP2531690B2 publication Critical patent/JP2531690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,配線薄膜パターンの形成方法及びその装置
に係り,例えばLSI等半導体装置の配線修正方法のよう
に,チップ上での局所配線形成において,微細部位から
配線を引出し,引き出した配線間を高速で接続するのに
好適な配線薄層パターンの形成方法及び装置に関する。
〔従来の技術〕
LSI等半導体装置の開発過程において,多くの場合,
論理ミス,プロセスミス等が発生し,その手直しが必要
となる。この時,ミスの発生原因を確かめるため,ある
いは一定期間ミスのあるLSIを正常に動作させ次の段階
のデバッグへ進むために第5図に示すようにLSIチップ
上で配線を切断・接続するチップ修正技術の開発が進ん
でいる。これにより従来マスクから作り直していたため
に必要であった幾つかの工程を削除でき,LSIの開発期間
を大幅に短縮できる。なお,第5図はチップ修正部の斜
視図を示したもので,同図(a)は,窓開け・切断の様
子を,また,同図(b)は,接続の様子を示したもので
ある。すなわち,同図(b)は同図(a)で窓開けした
2点間に配線薄膜パターンを形成して,回路の一部を修
正した状態を示している。この図において,1はパッシベ
ーション膜,2はAl(アルミニウム)配線,3はSiO2膜,4は
Si(シリコン)基板,5はジャンパ線をそれぞれ示す。
チップ上での配線切断・窓開け,および,接続を実現
する手段には第1表に示すように幾つかの方法がある。
切断・窓開けでは集束イオンビーム(FiB=ocused
on eam)によるスパッタ加工が熱加工であるレーザ加
工に比べ,加工時間以外で有利であり,技術開発が活発
である。しかし,レーザ学会学術講演会第7回大会予稿
集p.148に記載されているように紫外レーザを使いパッ
シベーション膜にバイアホールを開ける方法も検討され
ている。精度を必要としない,表層の配線への窓開けに
は加工時間が短く,この方法が有効である。一方,接続
の方法にはFiB−CVD,レーザCVD,部分蒸着法,リフトオ
フ法等様々な方法があるが,部分蒸着法とリフトオフ法
はプロセスが複雑となり,配線形成時間が長く実用的で
ない。なお,CVDは周知のhemical apor eposition
の略語である。FiB−CVDとレーザCVDについては以下に
述べるような報告がある。FiB−CVDに関しては精密工学
会誌'87 vol.53 No.5 p.15に記載されているように3μ
m幅のW配線を0.09μm/secの速度で形成している。本
論文には比抵抗についての具体的記述は無いが第47回応
用物質学会学術講演会講演予稿集'87 p.348,28a−ZG−
9には10-4Ω・cmオーダの比抵抗が報告されている。ま
た,レーザCVDに関しては上記のレーザ学会学術講演会
第7回大会予稿集p.148にMo配線の形成例が報告されて
いる。そこでの配線幅,比抵抗,形成速度はそれぞれ5
μm,4×10-5Ω・cm,4μm/secである。上記2件の報告に
おいて,配線幅にあまり差がないが,FiB−CVDでは〜0.1
μmφのビーム走査幅をさらに狭くすることで1μm以
下の配線も形成可能である。一方,レーザCVDではビー
ム径(〜1μm)と熱の拡がり配線幅が決まり最小配線
幅は3μm程度と考えられる。したがって,配線幅の微
細化ではFiB−CVDが有利である。しかし,抵抗値はレー
ザCVDが約1桁良好で,形成速度についてはほぼ45倍レ
ーザCVDの方が速く,両者にそれぞれ有利な点,不利な
点がある。
〔発明が解決しようとする問題点〕 レーザCVDによる配線形成は現在のLSIのパターン寸法
においてはまだ余裕のある配線間距離を取ることができ
る。しかし,パターン寸法が現在の寸法から次期の寸法
に移行しても,レーザCVDで形成する配線幅は前記のよ
うにレーザのスポット径と熱の拡がりによって決まって
おり,細くすることは困難である。したがって第6図に
示すように配線の引き出し線や配線間等が接近し短
絡の可能性が高くなる。実際に装置を稼働させた場合に
はステージ,レーザパワー,ガス供給系等のゆらぎから
実用的な歩留りは期待できない。なお,第6図は配線接
続部の平面図を模式的に示したもので,実際の配線構造
体とは一部省略され異なるが,Al配線2は最初のLSIチッ
プ製造時に設けられたもの,そして,CVD配線6はそのLS
Iチップに何らかの欠陥があり外部から窓を開け修正し
たものである。実際の配線構造では,Al配線2の上にパ
ッシベーション膜が形成されており,配線6とは窓を通
して接続されているが,その以外の部分は絶縁されてい
る。なお,CVD配線6とは,CVDにより形成された配線を意
味し,配線2と区別するために総称したものである。さ
らに,次期のパターン寸法となると窓開けの開口幅も狭
くなる。その場合,レーザパワーは開口部付近で吸収さ
れやすくなり,第7図(a)のように先に開口部付近に
析出したCVD膜11で入口が塞がり窓開け穴がCVD膜11で完
全に充填されずに空隙ができ断線状態となる。しかし,
第7図(b)に示すようにイオンビーム10のように穴の
開口径よりも細く集束したビームを穴底を狙って照射し
た場合には穴底から徐々にCVD膜11が充填され良好な穴
埋めが可能となる。ところがFiB−CVDで全てのCVD配線
を形成するとなると今度は配線形成時間が長引いて問題
となる。CVD配線が交差するとその配線同士が短絡する
ため,第8図のように論理LSIの幾つかの論理セル8を
繋ぎかえるとするとCVD配線6は最短距離を走れないも
のが多くなり,10セル以上の接続ではほとんどの配線が
互いに廻り込み合う状態となる。このため,例えば6mm
角のチップの内で15本のCVD配線6を走らせするとする
とその総延長は概算75mmでそれをレーザCVDで作ったと
しても5Hr以上かかる。さらにこれをFiB−CVDで作ると
するとその形成時間は200Hr以上,ほぼ10日を要するこ
ととなり,現実的でない。
結局,次期の配線パターンに対して,レーザCVDでは
微細さに対し適用不可能,FiB−CVDでは短い距離の接続
に限定しない限り長時間を要することとなりやはり適用
不可能となる。
本発明の目的はこれら従来の問題点を解決することに
あり,パッシベーション膜の開口部から下地の配線層ま
での狭い穴を導体層で埋めるには多少の時間は要しても
高精度で確実に接続が達成されるCVD技術を駆使し,そ
の後の表面の配線は高速で配線できるCVD技術を駆使し
た改良された配線薄膜パターンの形成方法及びその装置
を提供することにある。
〔問題点を解決するための手段〕
上記本発明の目的とする配線薄膜パターンの形成方法
の特徴とするところは,半導体装置の配線導体層上に形
成された絶縁層の所望個所に集束イオンビームを照射す
ることにより前記絶縁層を除去して窓開けし,上記配線
導体層表面を露出させる工程;エネルギービームの照射
により導電物質を析出させることのできるCVDガスの存
在下にて前記集束イオンビームを前記配線導体層の露出
面に照射することにより前記露出面上に導電物質を析出
させることにより前記絶縁層の除去された部分を前記導
電物質で埋込む工程;前記埋込みに引続き,前記CVDガ
スの存在下で前記埋込み部から前記絶縁層上の所望距離
まで前記集束イオンビームを移動させ,このビームの軌
跡に従った引出線を形成せしめる工程;及び次いで前記
集束イオンビームをレーザビームに切換えて前記集束イ
オンビームが照射された位置から引続き前記CVDガスの
存在下で上記絶縁層上の所望個所まで前記レーザビーム
を移動させることにより,前記レーザビームの軌跡に従
った配線導体を形成せしめ前記引出線に電気的に接続さ
れた配線を形成する工程から成るところにあり,これに
より上記目的は達成される。
さらに上記配線薄膜パターンの形成方法の特徴点を以
下に述べれば次のとおりである。
(1)上記集束イオンビームの照射により形成した引出
線と上記レーザビームの照射により形成する配線との電
気的接続部に,上記集束イオンビームによる引出線形成
工程に引続き,上記集束イオンビームのCVDにより光の
吸収率を向上させる構造体及び/又は位置合せマークと
して機能できる構造体を形成する工程を付加したこと。
(2)上記光の吸収率を向上させる構造体として,上記
イオンビームのCVDにより縞状パターン,螺旋状パター
ン及び/又は点の集合パターンから成る導電物質層パタ
ーンを形成すること。
(3)上記光の吸収率を向上させる構造体として,上記
集束イオンビームを前記電気的接続部に該当する前記絶
縁層上に照射し複数個のスポット加工を施すことにより
前記絶縁層上部に凹凸パターンを形成する工程を付加し
たこと。
(4)上記位置合せマークとして機能する構造体とし
て,上記イオンビームのCVDによりL字形,十字形及び
/又はクランク形のパターンから成る導電物質層パター
ンを形成すること。
(5)前記半導体装置の配線導体層上に形成された絶縁
層の所望個所に集束イオンビームを照射することにより
前記絶縁層を除去して窓開けし,上記配線導体層表面を
露出させる工程において,上記集束イオンビームの照射
によって照射個所より発生する二次粒子を検出しこの検
出信号に基づくSIM像を観察して最終的な窓開け加工位
置を決定すると共に加工深さの終点をも上記SIM像で検
出すること。
(6)前記絶縁層の除去された開口部に集束イオンビー
ムのCVDにより前記導電物質を埋込む工程において,前
記集束イオンビームの照射によりこの照射個所から発生
する二次粒子を検出し,この検出信号に基づくSIM像を
観察して埋込み終了点を決定すること。
(7)上記二次粒子として二次電子を検出し,一定時間
毎に上記集束イオンビームを偏向し,上記CVD膜の埋込
み部を走査し,その際の二次電子信号の変化をモニタす
ることにより埋込み終了点を検出すること。
(8)上記半導体装置の配線導体層上に形成された絶縁
層の所望個所に集束イオンビームを照射することにより
切断する工程とを含むこと。
(9)前記切断された配線導体層回路上に隣接して,集
束イオンビームを照射することにより前記絶縁層に第2
の窓明け加工をすることにより前記配線導体層を露出さ
せ,この露出面に前記集束イオンビームのCVDにより引
出線を形成する工程を含むこと。
(10)前記絶縁層を除去して窓開けし,上記導体層表面
を露出させたのち,前記露出面にCVDにより導電物質を
埋込む工程において,あらかじめ集束イオンビームのCV
Dにより下地層を形成しておき,引続き前記集束イオン
ビームをレーサビームに切換えてレーザCVDにより少な
くとも残りの部分を埋込むこと。
さらにまた,上記配線薄膜パターンの形成方法を実現
するための本発明装置の特徴とするところは,少なくと
も集束イオンビーム処理チャンバとレーザ処理チャンバ
とがゲートバルブを介して直列に接続されていると共に
前記両チャンバ内を半導体装置が搬送される機能を有し
ており,しかも前記集束イオンビーム処理チャンバには
イオン光学系チャンバが接続されていると共にCVDガス
供給手段と排気手段と二次粒子検出手段とが配設されて
おり,一方前記レーザ処理チャンバにはレーザビーム照
射光学系と共にCVDガス供給手段と排気手段とが配設さ
れ,前記集束イオンビーム処理チャンバ内では前記集束
イオンビームを照射することにより半導体装置表面の絶
縁層の窓開け,配線導体層の切断及び/又はCVDによる
導電物質の析出を行ない,前記レーザ処理チャンバ内で
は前記レーザビームを照射することにより,少なくとも
前記集束イオンビームにより析出された導電物質層に接
続された配線導体層を形成可能とした機能を有するとこ
ろにあり,これにより上記目的は達成される。
また,上記配線形成装置の特徴点につきさらに述べれ
ば,前記集束イオンビーム処理チャンバにゲートバルブ
を介して更に排気手段の設けられたローディングチャン
バを配設することにより,前記集束イオンビーム処理チ
ャンバとレーザ処理チャンバとにそれぞれのゲートバル
ブを介して直列に接続し,これら各チャンバ内を半導体
装置が搬送,移動可能とした機能を有することを特徴と
する。
なお,本発明の配線薄膜パターンの形成方法を総括的
に説明すると,後述する実施例の項から明らかなよう
に,集束イオンビーム照射により絶縁層に窓開けし配線
導体層表面を露出させる第1の工程と,絶縁層を除去し
た跡に集束イオンビームによりFiB−CVD用ガスの存在下
でFiB−CVDによる導電物質を析出させる第2の工程と,
レーザCVD用ガスの存在下で先に析出させた少なくともF
iB−CVDによる導電物質上にレーザCVDによる導電物質を
析出させる第3の工程とを有して成ることを特徴とする
ものであり,上記FiB−CVD用ガスとレーザCVD用ガスと
は同一物質でも互いに異なる物質であってもよい。
ここでは,LSI等の配線形成を一例として説明している
がその他,要旨を変更しない限りにおいて薄膜の形成方
法として広く適用できることは自明である。
〔作用〕
FiB−CVDは微細な配線を形成できるが形成速度が遅
い。レーザCVDは形成速度は速いが微細な配線は形成で
きない。したがって,微細な個所には,FiB−CVDを,高
速に配線を形成する必要のある個所にはレーザCVDを適
用することで実用的な配線形成が可能となる。
〔実施例〕
以下,本発明の実施例を図面を用い説明する。第9図
に装置の構成を示し,まず,処理の流れ,および,装置
各部の機能を説明する。
(1)初期状態 各チャンバ(ローディグチャンバ35,イオン光学系チ
ャンバ22,FiB処理チャンバ26,予備チャンバ36,レーザ処
理チャンバ28)はそれぞれの排気ポンプ42,46,43,44,45
で排気されている。ゲートバルブ37,38,39は閉状態であ
る。
(2)被加工物導入 被加工物40(ここではウェハ)をホルダ41上にセット
し,ローディグチャンバ35をリークし,ホルダ41をロー
ディグチャンバ35内にセットし,排気ポンプ42で排気す
る。ローディグチャンバ35内の圧力が所定の圧力になっ
た所でゲートバルブ37を開け,ホルダ41をFiB処理チャ
ンバ26内に導入する。
(3)切断・窓開け イオン源23と引き出し電極24の間に高電圧(3kV〜15k
V)を印加し,イオンビーム10を引き出す。このイオン
ビーム10を静電レンズ25で被加工物40上に集束する。こ
の時,デフレクタ47に鋸歯状波をかけイオンビーム10を
走査するが,これと同期させた輝点をCRT49上で走査さ
せ,この輝点に二次粒子(二次電子,二次イオン)ディ
テクタ48で検出した二次粒子量に従い輝度変調をかける
ことにより,SEM(canning lectron icroscope=
走査電子顕微鏡)と同様にイオンビーム10を走査してい
る領域の表面凹凸像が得られる。これをSIM像(canni
ng on icroscpe)と呼ぶ。今回はステージで粗く位
置決めした後,SIM像を見て最終的な加工位置決めを行な
った。それぞれの加工位置を決めた後,所定の加工面
積,加工深さに従い上記SIM像を観察しながら被加工物4
0の配線を切断,または,配線への窓開けを行なう。こ
の様子は前述の第5図(a)と同じである。
(4)FiB−CVD ガス供給装置31内に収納したFiB−CVD用ガスボンベ30
からマスフローコントローラ29で流量を調節してFiB処
理チャンバ26内のイオンビーム10の照射位置付近にCVD
ガスを供給する。この状態でイオンビーム10を照射して
FiB−CVDにより接続穴の穴埋め,配線形成を行なう。こ
の様子は前述の第7図(b)と同じである。
(5)チャンバ移動 FiB処理チャンバ26内での処理終了後,CVDガス供給を
停止し,ゲートバルブ38を開き,ホルダ41を予備チャン
バ36へ送り込む。予備チャンバ36内を充分に排気した上
でゲートバルブ39を開き,ホルダ41をレーザ処理チャバ
28へ送り込む。ここで予備チャンバ36はFiB処理チャン
バ26とレーザ処理チャンバ28で違う種類のCVDガスを使
用し,それらに反応性がある場合への対策のために設け
たもので,同種のガス,または,微量の混入で支障が生
じないようであれば,特に設ける必要はない。
(6)レーザCVD FiB−CVDと同様にガス供給装置34からCVDガスをレー
ザ処理チャンバ28内へ供給する。FiB−CVDではイオンビ
ーム光学系へのガス流入を避けるため,排気ポンプ43,4
6は動作させていたが,レーザCVDでは高圧印加部等ガス
流入で支障をきたす部分がないため,排気ポンプ45を停
止し,CVDガスをため込んだ状態でレーザビーム9をチャ
ンバ28内に集束照射し,同時にステージを移動させて被
加工物40上にCVD配線を形成する。この様子は前述の第
5図(b)の5(ジャンパ線)の形成に相当する。
(7)被加工物取り出し 全てのビーム,ガスを停止し,排気ポンプ42,43,44,4
5,46全てを動作させ,各チャンバ28,36,26,35の真空度
の差が小さくなった時点で全てのゲートバルブ39,38,37
を開放し,ホルダ41のレーザ処理チャンバ28からローデ
ィングチャンバ35まで移動させた上で,ゲートバルブ全
てを閉め,排気ポンプ42を停止する。次にローディング
チャンバ35をリークし,被加工物40を取り出す。
以上がFiB−CVD,レーザCVD複合装置の処理シーケンス
の概略である。この装置によって実際に行なう配線修正
の代表的な例を第1図に示す。この例ではi−siteの素
子が不良を起こしており,このLSIを使った基板デバッ
グに進めない状態である。そこで,休止中であったj−
siteの素子に配線を繋ぎ替え,1週間だけLSIを動作さ
せ,基板デバッグを進める。その間にマスクからLSIを
作り直し,1週間後にi−siteの素子も正常に動作させた
LSIへつけ替え,その段階でさらに先のデバッグ作業へ
移る。この1回の修正で約1週間開発期間が短縮でき
る。実際のチップ上での配線修正作業は以下のように進
める。
i−siteの素子を切り離す。(FiBにより配線切断,
配線切断部50で表示) i−siteの素子からの配線引出口を開ける。(FiBに
よる配線への窓開け,配線への窓開け部51で表示) i−siteの素子から配線12を引き出し接続バッド14を
作る。(FiB−CVDによる穴充填,配線形成,穴は充填は
図省略) 各siteでの上記作業は距離が短いことからステージ移
動は使わず全てイオンビーム10の偏向で行なう。site間
の移動はステージによって行なう。上記の,,の
作業をj−siteについても行ない(それぞれ,,
作業に該当する),FiB処理チャンバ26内の作業を終了す
る。次にレーザ処理チャンバ28内の作業に移る。そこで
は, i−site側接続パッド14とj−site側接続パッド14を
接続する。(レーザCVDによる配線形成) 作業を行ない,これでi−site素子をj−site素子に繋
ぎ替える一連の作業が終了する。
第1図の配線繋ぎ替え作業を行なうにあたり,窓開け
部51間の距離が最短で3μmのため,レーザCVDによる
穴埋めでは隣のCVD膜同士が短絡してしまう。また,開
口面積が2μm角のため,配線層が表面から3層目以上
に深くなると,穴底まで完全にCVD膜を充填することが
困難となり,接続歩留りが著しく低下する。したがっ
て,素子からの配線引き出しは上記の問題が生じないFi
B−CVDで行なわざるを得ない。ところが一方素子間の結
線は1本300μm,合計900μmの配線形成が必要である
が,これをFiB−CVDで行なうと3時間弱の時間を要す
る。しかも配線抵抗がレーザCVDより1桁程高いため,
この流さの配線になると電流を少し多目に流す配線の場
合実用的な抵抗値を越えてしまう。これをレーザCVDで
行なうとすると配線形成時間が4分弱で済み,抵抗値も
低い。したがって,この部分の配線形成にはレーザCVD
を使うことが必要となる。
ここでレーザCVDとして配線を形成するのはCVDガスの
熱分解をメインプロセスとしたCVDを考えている。この
ため,表面に何もないパッジベーション膜の上からレー
ザCVD配線13を走らせるには高いレーパワーが必要とな
る。そのため,第1図に示したようにFiB−CVD配線12と
レーザCVD配線13の接続部には接続パッド14をFiB−CVD
で設け,そこからレーザCVD配線13を引き始めることと
した。実際には,第2図(a)のようにFiB−CVD配線12
を接続パッド14にあたる位置で止め,レーザを照射して
もFiB−CVD配線12自体が種となり,CVD膜が析出する。一
度レーザCVD膜が析出すると今度はレーザCVD膜自身がレ
ーザ光を吸収し,それを種として配線形成が進む。しか
し,最初の析出に一本のFiB−CVD配線12を使うだけでは
析出のためのレーザパワーが高くなる。そこで,第2図
(b)のようにFiB−CVD配線12の先端を曲げるか,第2
図(c)のように十字を作っただけでもレーザ光の吸収
率が向上し,低パワーでのレーザCVD膜析出が可能とな
る。さらにで囲った部分を位置合わせマークとして使
用し,レーザCVD配線13の始点を精度良く決めることが
できる。あるいは,第2図(d),(e),(f)のよ
うにFiB−CVDで螺旋状パターン,縞状パターン,点の集
合パターン等の微細パターン14′,14″,14を形成し,
のような凹凸でレーザ光の吸収率を上げた接続パッド
14′,14″,14は低パワー析出に一層効果的である。な
お,第2図(a),(b),(c),(d),(e)で
はFiB−CVD膜で光吸収率を向上させた例を示したが,逆
にFiB加工でパッシベーション膜に例えば第2図(f)
のような形14にスポット加工することも上記と同様な
効果がある。
第1図の配線例において配線への窓開け部51へFiB−C
VDでCVD膜11を埋め込む際,埋め込み終了モニタを第3
図のように行なう。以下,その方法を説明する。穴への
埋め込みは第3図(a)のようにイオンビーム10を穴中
央に固定するか,開口穴よりも小さい面積の走査をする
かして行なう。その際,数秒に1回開口穴の2倍程の面
積を走査し,その時発生する二次電子15を二次電子検出
器16で検出する。第3図(b)のように埋め込みが完了
していない場合には得られる二次電子像18は二次電子検
出器16の対向側が二次電子15の収量が多いため画面では
穴部の左側が明るく光る。ところが,第3図(c)のよ
うに埋め込みが完了した時点で二次電子線18を取ると第
3図(d)のように第3図(b)とは穴部での凹凸が逆
になるため穴部の右側が明るくなる。そこで,閾電圧V
thを定め,例えば画面中央を横切るEE′走査線上での二
次電子信号のVthを越える位置がこの場合,左から右に
移ったことを検出し,この時点でFiB−CVDを停止するよ
う,イオンビーム10をストップさせる。この方法によ
り,穴へのCVD膜埋め込みを常に適正に行なうことがで
きる。
ここで二次電子信号を検出するのはEE′ライン上を1
回走査するだけで充分だが,1回ではS/Nが悪いため数回
走査させても良い。このEE′の走査方向は他の接続穴の
位置を考慮し,接続穴が並んでいる方向と直角とし穴埋
め部同士の短絡を避けるようにする。
第1図に示すような修正例ではないが,場合によって
は比較的広い5μm角以上の穴へCVD膜を埋め込み,配
線を引き出すことがある。この時にはレーザCVDで対応
することになる。ところがレーザCVDの場合,第4図
(a)のようにAl配線2の表面でレーザ光が反射し,Al
配線2にダメージを与えるぐらい,あるいは,Al配線2
を吹き飛ばすぐらいまでレーザパワーを上げないとAl配
線2が加熱できず,CVD膜が析出しない。そこで,第4図
(b)のようにレーザCVDで膜を埋め込む前にFiB−CVD
で0.2μm程度FiB−CVD膜20を析出させ,第4図(c)
のようにレーザCVD膜21を析出されば最初のFiB−CVD膜2
0の光の吸収率が高いため,低パワーレーザCVD膜21が析
出でき,下部のAl配線2にダメージを与えることもなく
なる。
〔発明の効果〕
本発明によれば配線パターン幅の狭いLSIに対しても
チップ上での配線切断,および,配線接続を歩留り良
く,高速で行なうことができるので,LSIのチップ上での
配線修正の適用範囲を拡大し,LSIの開発期間短縮に効果
ある。
【図面の簡単な説明】
第1図は本発明を適用したLSIの配線修正パターンの平
面図,第2図は接続パッドの平面図と断面図,第3図,
第4図は埋め込み部の断面図,第5図はチップ修正部の
斜視図,第6図は配線接続部の平面図,第7図は埋め込
み部の断面図,第8図は配線修正チップの平面図,第9
図はFiB−レーザ配線修正装置の断面図を示す。 図において, 1……パッシベーション膜 2……Al配線、3……SiO2膜 4……Si基板、5……ジャンパ線 6……CVD配線、7……LSIチップ 8……論理セル、9……レーザビーム 10……イオンビーム、11……CVD膜 12……FiB−CVD配線、13……レーザCVD配線 14……接続パッド、15……二次電子 16……二次電子検出器、17……ヘッドアンプ 18……二次電子像、19……反射光 20……FiB−CVD膜、21……レーザCVD膜 22……イオン光学系チャンバ 23……イオン源、24……引き出し電極 25……静電レンズ、26……FiB処理チャンバ 27……レーザ発振器、28……レーザ処理チャンバ 29……ガスフローメータ、30……CVDガスボンベ 31……ガス供給装置、32……ガスフローメータ 33……CVDガスボンベ、34……ガス供給装置 35……ローディングチャンバ 36……予備チャンバ、37……ゲートバルブ 38……ゲートバルブ、39……ゲートバルブ 40……被加工物、41……ホルダ 42,43,44,45,46……排気ポンプ 47……デフレクタ、48……二次粒子検出器 49……CRT、50……配線切断部 51……配線への窓開け部、52,53,54……ミラー 55……レンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本郷 幹雄 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 水越 克郎 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭61−237446(JP,A) 特開 昭60−216555(JP,A) 特開 昭60−245227(JP,A) 特開 昭59−119853(JP,A) 特公 平4−63064(JP,B2) 特公 平5−14416(JP,B2) 特公 平5−73052(JP,B2) 特公 平7−12056(JP,B2) 特公 平8−1928(JP,B2)

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】配線導体層上に形成された絶縁層の所望個
    所に集束イオンビームを照射することにより絶縁層を除
    去して窓明けし、配線導体層表面を露出させる第1の工
    程と、FiB−CVD用ガスの存在下で、露出させた配線導体
    層表面に集束イオンビームを照射してFiB−CVDによる導
    電物質を析出させる第2の工程と、レーザCVD用ガスの
    存在下で、少なくともFiB−CVDによる導電物質上にレー
    ザビームを照射してレーザCVDによる導電物質を析出さ
    せる第3の工程とを有して成る配線薄膜パターンの形成
    方法。
  2. 【請求項2】上記第1の工程では、半導体装置の配線導
    体層上に形成され絶縁層の第1の所望の個所に、集束イ
    オンビームを照射することにより絶縁層を除去して配線
    導体層表面を露出させ、上記第2の工程では、露出させ
    た配線導体層表面に集束イオンビームを照射してFiB−C
    VDによる導電物質を析出させ、上記第3の工程では、Fi
    B−CVDによる導電物質上から絶縁層上の第2の所望の個
    所までレーザビームを移動させてレーザCVDによる導電
    物質を析出させ、前記第1の所望の個所と第2の所望の
    個所とを電気的に接続する配線薄膜を形成するようにし
    て成る請求項1記載の配線薄膜パターンの形成方法。
  3. 【請求項3】上記FiB−CVD用ガスと上記レーザCVD用ガ
    スとを、同一材料ガスで構成し、それに基づき上記FiB
    −CVDによる導電物質と上記レーザCVDによる導電物質と
    を同一物質で構成して成る請求項1もしくは2記載の配
    線薄膜パターンの形成方法。
  4. 【請求項4】上記第2の工程は、第1の工程で絶縁層に
    窓開けし配線導体層表面を露出させ領域にFiB−CVDによ
    り析出した導電物質を埋込み、更に集束イオンビームの
    走査によって絶縁層上にもFiB−CVDにより析出した導電
    物質を形成し、絶縁層の窓開けによって露出させた配線
    導体層表面からFiB−CVDにより析出した導電物質による
    配線導体を引き出す工程を有して成る請求項1もしくは
    2記載の配線薄膜パターンの形成方法。
  5. 【請求項5】上記第2の工程は、第1の工程で絶縁層に
    窓開けし配線導体層表面を露出させた領域にFiB−CVDに
    より析出した導電物質を埋込み、上記第3の工程は、こ
    の埋め込まれたFiB−CVDにより析出した導電物質の上
    に、レーザCVDによる導電物質を更に埋め込む工程から
    成る請求項1もしくは2記載の配線薄膜パターンの形成
    方法。
  6. 【請求項6】上記第2の工程は、第1の工程で絶縁層に
    窓開けして配線導体層表面を露出させた領域の一部にFi
    B−CVDにより析出した導電物質を形成し、上記第3の工
    程は、この一部が埋め込まれたFiB−CVDにより析出した
    導電物質の上に、レーザビームを照射してレーザCVDに
    よる導電物質を形成して残りの部分を埋込み、更に絶縁
    層上の所望の個所までレーザビームを移動させてレーザ
    CVDによる導電物質を析出させるようにして成る請求項
    1もしくは2記載の配線薄膜パターンの形成方法。
  7. 【請求項7】上記第2の工程は、第1の工程で絶縁層に
    窓開けして露出させた配線導体層表面に集束イオンビー
    ムを照射してFiB−CVDによる導電物質を析出させる工程
    と、析出したFiB−CVDによる導電物質上の第3の工程で
    レーザビームを照射して析出させるレーザCVDによる導
    電物質との電気的接続部分に、FiB−CVDにより光の吸収
    率を向上させる構造体及び/または位置合わせマークと
    して機能する構造体を形成する工程とを有して成る請求
    項1もしくは2記載の配線薄膜パターンの形成方法。
  8. 【請求項8】上記光の吸収率を向上させる構造体とし
    て、集束イオンビームのCVDにより縞状パターン、螺旋
    状パターン、及び/または点の集合パターンから成る導
    電物質層パターンを形成する工程を有して成る請求項7
    記載の配線薄膜パターンの形成方法。
  9. 【請求項9】上記光の吸収率を向上させる構造体とし
    て、集束イオンビームを電気的接続部分に該当する絶縁
    体層上に照射し、複数のスポット加工を施すことによ
    り、絶縁層上部に凹凸パターンを形成する工程を有して
    成る請求項7記載の配線薄膜パターンの形成方法。
  10. 【請求項10】上記位置合わせマークとして機能する構
    造体として、集束イオンビームのCVDにより、L字形、
    または十字形、またはクランク形のパターンから成る導
    電物質層パターンを形成する工程を有して成る請求項7
    記載の配線薄膜パターンの形成方法。
  11. 【請求項11】上記第1の工程において、集束イオンビ
    ームの照射によって照射個所より発生する二次粒子を検
    出し、この検出信号に基づくSIM像を観察して最終的な
    加工位置を決定すると共に、加工深さの終点をもこのSI
    M像で検出するようにして成る請求項1もしくは2記載
    の配線薄膜パターンの形成方法。
  12. 【請求項12】上記第2の工程において、集束イオンビ
    ームの照射によって照射個所より発生する二次粒子を検
    出し、この検出信号に基づくSIM像を観察して導電物質
    の析出の終了点を決定するようにして成る請求項1もし
    くは2記載の配線薄膜パターンの形成方法。
  13. 【請求項13】上記第2の工程において、集束イオンビ
    ームの照射によって照射個所より発生する二次電子を検
    出し、一定時間毎に集束イオンビームの走査範囲をFiB
    −CVDによる導電物質の析出領域より広げ、析出部分の
    端部から発生する二次電子の強度をモニタし、FiB−CVD
    による導電物質の析出の進行に伴い、前記端部の二次電
    子の最大強度の位置が析出端部において変化すること
    で、析出の終点を判定するようにして成る請求項1もし
    くは2記載の配線薄膜パターンの形成方法。
  14. 【請求項14】上記第1の工程は、半導体装置の配線導
    体層上に形成された絶縁層の所望個所に集束イオンビー
    ムを照射することにより絶縁層を除去して窓開けし、配
    線導体層表面を露出させる工程と、露出した配線導体層
    に集束イオンビームを更に照射して配線導体層を切断す
    る工程とを有して成る請求項1もしくは2記載の配線薄
    膜パターンの形成方法。
  15. 【請求項15】FiB−CVD用ガス供給装置と排気ポンプ
    で排気されたイオン光学系チャンバおよびFiB処理チャ
    ンバとを備えたFiB加工・成膜手段と、前記FiB加工・
    成膜手段に接続された予備チャンバの構造を有する真空
    分離手段と、前記真空分離手段に接続され、レーザCV
    D用ガス供給装置と排気ポンプで排気されたレーザ照射
    系およびレーザ処理チャンバとを備えたレーザ成膜手段
    と、被処理物を前記真空分離手段を介して前記FiB加
    工・成膜手段から前記レーザ成膜手段へ搬送する搬送手
    段とを具備して成る配線薄膜パターン形成装置。
  16. 【請求項16】上記FiB加工・成膜手段のFiB処理チャン
    バに二次粒子検出手段を配設して成る請求項15記載の配
    線薄膜パターン形成装置。
JP62192663A 1987-08-03 1987-08-03 配線薄膜パタ―ンの形成方法及びその装置 Expired - Fee Related JP2531690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62192663A JP2531690B2 (ja) 1987-08-03 1987-08-03 配線薄膜パタ―ンの形成方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62192663A JP2531690B2 (ja) 1987-08-03 1987-08-03 配線薄膜パタ―ンの形成方法及びその装置

Publications (2)

Publication Number Publication Date
JPS6437035A JPS6437035A (en) 1989-02-07
JP2531690B2 true JP2531690B2 (ja) 1996-09-04

Family

ID=16294975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62192663A Expired - Fee Related JP2531690B2 (ja) 1987-08-03 1987-08-03 配線薄膜パタ―ンの形成方法及びその装置

Country Status (1)

Country Link
JP (1) JP2531690B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication
JPH03253058A (ja) * 1990-03-01 1991-11-12 Hitachi Ltd 半導体集積回路の補修方式および半導体集積回路補修システム
JP2014038742A (ja) * 2012-08-13 2014-02-27 Tokyo Electron Ltd X線発生用ターゲットの製造方法、及びx線発生用ターゲット

Also Published As

Publication number Publication date
JPS6437035A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
US5182231A (en) Method for modifying wiring of semiconductor device
Harriott et al. Integrated circuit repair using focused ion beam milling
KR940002765B1 (ko) Ic 배선의 접속방법 및 그 장치
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
JP2531690B2 (ja) 配線薄膜パタ―ンの形成方法及びその装置
US6881955B2 (en) Metrology process for enhancing image contrast
US4952421A (en) Method for repairing a pattern
US20030224601A1 (en) Method and apparatus for forming a trench through a semiconductor substrate
US5306663A (en) Method of wiring semiconductor device using energy beam
JPH10116872A (ja) 半導体の製造方法及び検査方法並びにそのための装置
JP3523346B2 (ja) 半導体装置における配線修正方法
US20040132287A1 (en) Dry etch process for copper
JP2708451B2 (ja) エネルギビームを用いた加工方法
JP2916117B2 (ja) Ic素子における配線形成装置
JP2527292B2 (ja) Ic素子およびic素子における配線接続方法
JP2962474B2 (ja) Ic素子加工方法
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JPH02312237A (ja) 半導体装置とその配線修正方法および配線修正装置
JP3616170B2 (ja) 半導体集積回路装置の製造方法
JP2746554B2 (ja) イオンビーム除去加工方法及びその装置並びにイオンビーム局所成膜方法及びその装置
Lin et al. Focused electron and ion beam repair strategies for wafer-scale interconnections in thin film packaging
JPH01217946A (ja) 半導体集積回路装置およびその製造方法
JPH084089B2 (ja) Ic素子並びにic素子における配線接続方法
JPH02135446A (ja) 配線修正検査装置およびそれを用いた配線修正検査方法並びにそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees