JP3523346B2 - 半導体装置における配線修正方法 - Google Patents

半導体装置における配線修正方法

Info

Publication number
JP3523346B2
JP3523346B2 JP27686694A JP27686694A JP3523346B2 JP 3523346 B2 JP3523346 B2 JP 3523346B2 JP 27686694 A JP27686694 A JP 27686694A JP 27686694 A JP27686694 A JP 27686694A JP 3523346 B2 JP3523346 B2 JP 3523346B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
ion beam
connection
focused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27686694A
Other languages
English (en)
Other versions
JPH08139099A (ja
Inventor
幹雄 本郷
克郎 水越
敦仁 高田
文和 伊藤
朗 嶋瀬
利夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP27686694A priority Critical patent/JP3523346B2/ja
Publication of JPH08139099A publication Critical patent/JPH08139099A/ja
Application granted granted Critical
Publication of JP3523346B2 publication Critical patent/JP3523346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、幅が約1.2μm以下
の複数の配線層を有する高性能化(高微細化)・多層化
が進んだ半導体装置に対する補修配線・変更配線の修正
を実現する半導体装置における配線修正方法及び及びそ
の装置並びに半導体装置に関する。
【0002】
【従来の技術】第1の従来技術としては、特開昭63−
164240号公報が知られている。この第1の従来技
術には、集束イオンビームによるスパッタ加工を利用し
た半導体装置の配線の切断や絶縁膜への穴あけと、レー
ザCVDによる配線間の接続のための配線布設により、
チップ上で直接修正する手順が示されている。この中
で、詳細には 1)半導体装置表面のクリーニング 2)FIB加工による接続穴の形成 3)半導体装置表面への密着性の優れた膜の形成 4)レーザCVDによる接続穴への導電物質の埋め込み 5)レーザCVDによる接続配線の形成 6)工程3)で形成した膜の不要部分の除去 の工程からなる配線形成方法が示されている。
【0003】また、第2の従来技術としては、特開昭6
4−37035号公報が知られている。この第2の従来
技術には、集束イオンビーム加工により形成した接続穴
に集束イオンビームCVDを用いて一部あるいは全体を
金属で埋め込み、レーザCVDにより接続配線を形成す
る技術が示されている。
【0004】
【発明が解決しようとする課題】上記第1及び第2の従
来技術においては、超微細化、高集積化が進んだ半導体
装置に対して、素子特性の劣化を起こさせずに、短時間
で配線の修正を実現しようとする課題については、考慮
されていなかった。
【0005】本発明の目的は、上記従来技術の課題を解
決すべく、幅が約1.2μm以下の複数の配線層を有す
る超微細化、高集積化が進んだ半導体装置に対して、迅
速、且つ高信頼性で、補修配線・変更配線の修正を高歩
留まりで実現できるようにした半導体装置における配線
修正方法及びその装置を提供することにある。また、本
発明の他の目的は、高性能で、且つ高速化を実現した補
修配線・変更配線の修正が施された半導体装置を提供す
ることにある。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体装置内の切断しようとする配線の
所望個所を位置決めし、該位置決めされた配線の所望個
所を少なくともエッチングガス雰囲気にして該配線の所
望個所に集束されたイオンビームを照射走査して集束イ
オンビーム・アシスト・エッチングにより前記配線の上
層の絶縁層に切断用の穴加工を施し、更に集束されたイ
オンビームを照射走査してその下の配線を切断する配線
切断修正工程を備え、半導体装置上に付加配線を施そう
とする接続個所である配線の所望個所を位置決めし、該
位置決めされた配線の所望個所を少なくともエッチング
ガス雰囲気にして該配線の所望個所に集束されたイオン
ビームを照射走査して集束イオンビーム・アシスト・エ
ッチングにより前記配線の上層の絶縁層に接続用の穴加
工を施して前記配線を露出する接続用の穴加工工程と、
該接続用の穴加工工程で配線が露出した接続用の穴を位
置決めし、該位置決めされた接続用の穴部に付加配線形
成用のCVDガスを供給して、集束されたエネルギビー
ムを照射走査して接続用の穴の内部へ導電物質を析出さ
せて露出した配線と接続し、更に前記接続用の穴に接続
された半導体装置上の所望の経路に沿って付加配線形成
用のCVDガスを供給して、集束されたエネルギビーム
を照射走査して前記導電物質と接続された付加配線を形
成する付加配線形成工程とを有する接続配線修正工程を
備えたことを特徴とする半導体装置における配線修正方
法である。
【0007】また本発明は、半導体装置内の切断しよう
とする配線の所望個所を位置決めし、該位置決めされた
配線の所望個所を少なくともエッチングガス雰囲気にし
て該配線の所望個所に集束されたイオンビームを照射走
査して集束イオンビーム・アシスト・エッチングにより
前記配線の上層の絶縁層に切断用の穴加工を施し、更に
集束されたイオンビームを照射走査してその下の配線を
切断する配線切断修正工程を備え、半導体装置上に付加
配線を施そうとする接続個所である配線の所望個所を位
置決めし、該位置決めされた配線の所望個所を少なくと
もエッチングガス雰囲気にして該配線の所望個所に集束
されたイオンビームを照射走査して集束イオンビーム・
アシスト・エッチングにより前記配線の上層の絶縁層に
接続用の穴加工を施して前記配線を露出する接続用の穴
加工工程と、該接続用の穴加工工程で配線が露出した接
続用の穴を位置決めし、該位置決めされた接続用の穴部
に金属薄膜形成用のCVDガスを供給して、集束された
イオンビームを照射走査して接続用の穴の底に露出した
配線の表面との間で低抵抗化した接続をすべく前記露出
した配線の表面および前記接続用の穴の側壁とに金属薄
膜を析出させ、更に前記接続用の穴の側壁に析出された
金属薄膜に対して付加配線形成用のCVDガスを供給し
て、集束されたレーザビームを照射走査して接続用の穴
の内部へ導電物質を析出させて前記側壁に析出された金
属薄膜と接続し、更に前記接続用の穴に接続された半導
体装置上の所望の経路に沿って付加配線形成用のCVD
ガスを供給して、集束されたレーザビームを照射走査し
て前記導電物質と接続された付加配線を形成する付加配
線形成工程とを有する接続配線修正工程を備えたことを
特徴とする半導体装置における配線修正方法である。
【0008】また本発明は、2μm以下の幅の配線を複
数層形成した半導体装置における配線修正方法におい
て、前記半導体装置内の切断しようとする配線の所望個
所を位置決めし、該位置決めされた配線の所望個所を少
なくともXeF2のエッチングガス雰囲気にして該配線
の所望個所に0.2μm以下に集束されたイオンビーム
を照射走査して集束イオンビーム・アシスト・エッチン
グにより前記配線の上層の絶縁層に切断用の穴加工を施
し、更に0.2μm以下に集束されたイオンビームを照
射走査してその下の配線を切断する配線切断修正工程を
備え、前記半導体装置上に付加配線を施そうとする接続
個所である配線の所望個所を位置決めし、該位置決めさ
れた配線の所望個所を少なくともXeF2のエッチング
ガス雰囲気にして該配線の所望個所に0.2μm以下に
集束されたイオンビームを照射走査して集束イオンビー
ム・アシスト・エッチングにより前記配線の上層の絶縁
層に接続用の底部がほぼ2μm×2μm以下で深さが
3.5μm以上の穴加工を施して前記配線を露出する接
続用の穴加工工程と、該接続用の穴加工工程で配線が露
出した接続用の穴を位置決めし、該位置決めされた接続
用の穴部にW薄膜形成用のWカルボニルからなるCVD
ガスを供給して、集束されたイオンビームを照射走査し
て接続用の穴の底に露出した配線の表面との間で低抵抗
化した接続をすべく前記露出した配線の表面および前記
接続用の穴の側壁とにW薄膜を析出させ、更に前記接続
用の穴の側壁に析出されたW薄膜に対して付加配線形成
用の金属カルボニル又はアルキル金属からなるCVDガ
スを供給して、集束されたレーザビームを照射走査して
接続用の穴の内部へ導電物質を析出させて前記側壁に析
出されたW薄膜と接続し、更に前記接続用の穴に接続さ
れた半導体装置上の所望の経路に沿って付加配線形成用
のCVDガスを供給して、集束されたレーザビームを照
射走査して前記導電物質と接続された付加配線を形成す
る付加配線形成工程とを有する接続配線修正工程を備え
たことを特徴とする半導体装置における配線修正方法で
ある。
【0009】また本発明は、前記半導体装置における配
線修正方法において、前記接続配線修正工程の付加配線
形成工程には、前記接続用の穴の底に露出した配線の表
面および前記接続用の穴の側壁とに金属薄膜を析出させ
る前に、前記接続用の穴の底に露出した配線の表面に集
束されたイオンビームを照射して配線の表面をスパッタ
エッチングする工程を含むことを特徴とする。また本発
明は、前記半導体装置における配線修正方法において、
前記接続配線修正工程の付加配線形成工程には、付加配
線を形成する前に、半導体装置の表面をクリーニングす
る工程を含むことを特徴とする。また本発明は、前記半
導体装置における配線修正方法において、前記接続配線
修正工程には、前記付加配線形成工程で形成された付加
配線に対してレーザ光を照射してアニールする工程を有
することを特徴とする。また本発明は、前記半導体装置
における配線修正方法において、前記接続配線修正工程
の付加配線形成工程には、前記金属カルボニル又はアル
キル金属からなるCVDガスとして、Moカルボニルか
らなるCVDガスにし、Moを主体にした導電物質を析
出させ、Moを主体にした付加配線を形成することを特
徴とする。
【0010】また本発明は、半導体装置内の切断しよう
とする配線の所望個所を位置決めし、該位置決めされた
配線の所望個所を少なくともエッチングガス雰囲気にし
て該配線の所望個所に集束されたイオンビームを照射走
査して集束イオンビーム・アシスト・エッチングにより
前記配線の上層の絶縁層に切断用の穴加工を施し、更に
集束されたイオンビームを照射走査してその下の配線を
切断する配線切断修正手段を備え、半導体装置上に付加
配線を施そうとする接続個所である配線の所望個所を位
置決めし、該位置決めされた配線の所望個所を少なくと
もエッチングガス雰囲気にして該配線の所望個所に集束
されたイオンビームを照射走査して集束イオンビーム・
アシスト・エッチングにより前記配線の上層の絶縁層に
接続用の穴加工を施して前記配線を露出する接続用の穴
加工手段と、該接続用の穴加工手段で配線が露出した接
続用の穴を位置決めし、該位置決めされた接続用の穴部
に付加配線形成用のCVDガスを供給して、集束された
エネルギビームを照射走査して接続用の穴の内部へ導電
物質を析出させて露出した配線と接続し、更に前記接続
用の穴に接続された半導体装置上の所望の経路に沿って
付加配線形成用のCVDガスを供給して、集束されたエ
ネルギビームを照射走査して前記導電物質と接続された
付加配線を形成する付加配線形成手段とを有する接続配
線修正手段を備えたことを特徴とする半導体装置におけ
る配線修正装置である。
【0011】なお、本発明における半導体装置には、超
LSIはもとより、超微細化、多層化された多層薄膜基
板、多層薄膜デバイスも含むものである。
【0012】また本発明は、半導体装置内の切断しよう
とする配線の所望個所を位置決めし、該位置決めされた
配線の所望個所を少なくともエッチングガス雰囲気にし
て該配線の所望個所に集束されたイオンビームを照射走
査して集束イオンビーム・アシスト・エッチングにより
前記配線の上層の絶縁層に切断用の穴加工を施し、更に
集束されたイオンビームを照射走査してその下の配線を
切断する配線切断修正手段を備え、半導体装置上に付加
配線を施そうとする接続個所である配線の所望個所を位
置決めし、該位置決めされた配線の所望個所を少なくと
もエッチングガス雰囲気にして該配線の所望個所に集束
されたイオンビームを照射走査して集束イオンビーム・
アシスト・エッチングにより前記配線の上層の絶縁層に
接続用の穴加工を施して前記配線を露出する接続用の穴
加工手段と、該接続用の穴加工手段で配線が露出した接
続用の穴を位置決めし、該位置決めされた接続用の穴部
に金属薄膜形成用のCVDガスを供給して、集束された
イオンビームを照射走査して接続用の穴の底に露出した
配線の表面との間で低抵抗化した接続をすべく前記露出
した配線の表面および前記接続用の穴の側壁とに金属薄
膜を析出させ、更に前記接続用の穴の側壁に析出された
金属薄膜に対して付加配線形成用のCVDガスを供給し
て、集束されたレーザビームを照射走査して接続用の穴
の内部へ導電物質を析出させて前記側壁に析出された金
属薄膜と接続し、更に前記接続用の穴に接続された半導
体装置上の所望の経路に沿って付加配線形成用のCVD
ガスを供給して、集束されたレーザビームを照射走査し
て前記導電物質と接続された付加配線を形成する付加配
線形成手段とを有する接続配線修正手段を備えたことを
特徴とする半導体装置における配線修正装置である。
【0013】また本発明は、プロセス室(メインチャン
バ)にはゲートバルブを介してイオン源やイオン光学系
を含む集束イオンビーム発生部を格納したイオン源室、
レーザ光透過窓を介してレーザ光集光及び観察用光学
系、配管を介して真空ポンプ、配管を介してレーザCV
D用材料ガス格納容器、配管を介してエッチングガス格
納容器が接続され、プロセス室内には試料である半導体
装置を載置するためのステージ、集束イオンビーム照射
による電荷を中和する電子銃、集束イオンビーム照射領
域にエッチングガスおよび金属膜形成用ガスを供給する
ためのノズル、二次電子あるいは二次イオンを検出する
検出器のうち少なくとも一方を備え、集束イオンビーム
・アシスト・エッチングによる不要配線の切断および接
続穴の形成、レーザCVDによる接続穴の埋め込みおよ
び接続配線の形成が一台の装置で実施できるように構成
したことを特徴とする配線修正装置である。また本発明
は、前記配線修正装置において、プロセス室にゲートバ
ルブを介してロードロック室が接続され、搬送機構によ
り該ロードロック室内に載置された半導体装置を上記プ
ロセス室に出し入れ自在に構成したことを特徴とする。
また本発明は、前記配線修正装置において、ロードロッ
ク室がロードロック室内に載置された半導体装置表面を
クリーニンするための、不活性ガス原子あるいは不活性
ガスイオンを発生、照射する機構を備えたことを特徴と
する。
【0014】また本発明は、幅が約2μm以下の複数の
配線層を有し、且つ表面及び配線層間に絶縁膜を形成し
た半導体装置であって、前記絶縁膜を貫通してAlまた
はMoまたはWの配線の表面を露出するように穴底の寸
法が□2μm以下で、深さが3.5μm以上の複数の接
続穴が形成され、該複数の接続穴の各々には前記配線の
表面及び穴の側壁には前記配線と低抵抗化して接続され
た金属薄膜が形成され、前記複数の接続穴の各々に形成
された金属薄膜の各々を絶縁膜上に形成された比抵抗が
20μΩ・cm以下の金属配線で接続したことを特徴とす
る半導体装置である。また本発明は、前記半導体装置に
おいて、前記金属薄膜がW薄膜で形成したことを特徴と
する。
【0015】また本発明は、半導体装置表面の絶縁膜へ
の穴(窓)あけを、単なるFIBによるスパッタ加工で
はなく、エッチングガス雰囲気でのFIB加工(FIB
アシストエッチングあるいはガスアシストFIB加工)
により、穴加工時間の短縮を図ると共に、半導体表面全
面への密着性向上のための膜形成を行わずにスパッタエ
ッチングで表面コンタミを除去することによる密着性の
確保と、FIBCVDによる局所バリア膜の形成による
低抵抗接続の確保することを特徴とするものである。
【0016】
【作用】液体金属イオン源等の高輝度イオン源からの高
輝度イオンビームを静電光学系を用いて数10〜数10
0μmの開口を有するアパーチヤで微細に絞って最終的
に得られるφ0.1〜0.2μm程度の集束イオンビー
ムを用いて偏向電極で走査しながら加工しても、1箇所
当りスパッタ加工だけでは100〜150PAのビーム
電流で、例えば□2μm×深さ5μmの場合、加工時間
は5〜10分(平均で7分)を必要とし、60箇所では
420分即ち、7時間必要となる。但し、搬送時間、位
置決め時間等は除いてある。これにレーザCVDによる
穴埋め、配線形成、さらには配線抵抗を低減するための
レーザアニールに要する時間が加わる。穴埋めに0.5
分/穴、配線形成に1分/配線(配線長を平均1mm、
形成速度を1mm/分と仮定)レーザアニールに0.5
分/配線(アニール速度を配線形成速度の2倍と仮定)
として、50分必要である。ただし、搬送、位置決め、
真空排気、ガス導入、スパッタエッチ、スパッタ成膜等
に要する時間は別途必要である。当然、修正規模が増大
すれば、その分だけ加工時間が増大する。
【0017】集束イオンビームCVDで接続穴全部を埋
め込む場合、レーザCVDによる穴埋めに比べて長時間
を必要とする。例えば、□2μm、深さ5μmの接続穴
を考えると、接続穴あたり5〜10分を必要とし、レー
ザCVDで埋め込む場合の10倍もかかる。このこと
は、修正規模が拡大した場合、さらに加工時間が増大す
ることを意味する。
【0018】また、半導体装置表面にレーザCVDで形
成する配線の密着性を確保する為、および、LSI配線
であるAlとの低抵抗接続を実現するためのバリア膜と
して機能する膜をスパッタ成膜、真空蒸着などで形成す
るが、Al配線の有無などに起因するLSI表面の無数
の段差部側壁に付着した膜は、スパッタエッチでは完全
には除去できない。このため、接続配線間あるいは入出
力端子間で電流のリークが発生し、デバイス特性を劣化
させたり、デバイスを不良にする。
【0019】さらには、半導体装置をセラミックパッケ
ージなどに仮封止した状態で修正する場合などでは、L
SIチップ端面やボンディングワイヤの下に付着した膜
はスパッタエッチでは除去できず、各入出力端子間が短
絡状態となって半導体装置は不良となってしまう。
【0020】一方、高性能化、高速化をめざして半導体
装置の超微細化、高集積化が急速に進んでいる。例え
ば、大形電子計算機用の論理LSIにおいては、配線層
は1μm以下のライン、1μm以下のスペースで、配線
膜厚は0.5〜2μmの4〜6層で構成され、層間絶縁
膜は膜厚0.5〜2μm、保護膜は膜厚1〜4μmで形
成される。このように超微細化及び高集積化が進むに伴
い、半導体装置の開発が難しくなっており、開発期間の
長期化を招いている。このような状況において、LSI
の設計・開発においてもカットアンドトライなる回路設
計技法が必要であることを示している。即ち、当初の目
的通りに動作しない超微細化、高集積化が進んだ半導体
装置、例えばチップ上で、不良である可能性のある部分
の配線を切断したり任意箇所に配線を布設したりして不
良部分を特定したり、不良部分に存在する配線を切断し
たり布線を施したりして不良部分を補修し、暫定的に完
全な動作が得られる半導体装置を製造すれば、特性評価
や設計変更が迅速に行なえ、これにより開発期間の大幅
な短縮化を図ることができる。
【0021】しかし、上記の如く、超微細化・高集積化
が進んだ半導体装置においては、不良個所が急激に増大
し、即ち修正規模(修正個所)が急激に拡大することに
なり、その結果切断数や接続配線数が増加し、高精度の
位置決め技術が伴なわれた超微細で、深い切断用及び接
続用の穴加工と、大幅な穴加工時間短縮とが必要とされ
る。即ち、超微細化、高集積化が進んだ半導体装置にお
いては、20個所程度以上の配線切断加工と20個所程
度以上の配線接続加工(付加配線加工)とが必要とな
り、合計60個所程度以上の高精度の位置決め技術が伴
なわれた超微細の穴加工が必要となる。例えば、大形電
子計算機用の論理LSIにおいては、位置決め精度とし
て0.5μm程度より高精度が要求され、該高精度の位
置決め技術が伴われたところの□(断面が矩形に近似し
た形、角部は丸みが帯びてもよい。
【0022】)2μm程度(断面が円形近い形でも良い
ことは明らかである。)以下で、深さ3.5μm以上の
超微細の接続穴形成が必要となる。
【0023】そこで、本発明は、このように超微細化・
多層化が進んだ半導体装置の修正を迅速、且つ高性能
で、高歩留まりで実現できるようにしたことにある。
【0024】即ち、本発明は、エッチングガス雰囲気に
置かれた試料にFIBを照射することにより、エッチン
グ速度を数倍〜数十倍に加速できる。例えば、半導体装
置表面のSiO2絶縁膜に接続穴を形成する場合、エッチ
ングガスとしてXeF2を使用すると、加工速度は約十倍
となる。上記□2μm、深さ5μmの穴を考えると、前
後の処理を含めても、1〜2分で加工が完了し、高速化
を図ることができる。
【0025】更に、密着性を低下させる原因である表面
のコンタミ(水分、有機物)を除去し、そのあと処理が
終了するまでコンタミとの接触を避けることにより、密
着性を確保することができる。更に、半導体装置内の例
えばAl配線とレーザCVDで形成した配線との間に高
抵抗合金を生成しないようにすることが必要である。そ
こで、FIBCVDにより接続穴内部のAl配線が露出
した部分に300〜1000ÅのW等の薄膜(バリア
層)を形成して、例えばAl配線との間に少なくとも数
10Å以上のAlとWとの合金層(AlとMoとの高抵
抗合金層に比べ著しく低抵抗である。)を形成すること
にある。そして接続穴の側壁には、5°〜7°の傾斜角
がついているので、上記穴底(Al配線が露出した部
分)に形成されたW等の薄膜につながった0.05〜
0.2μm程度の厚さのW等の薄膜が形成される。これ
らにより、高速加工と密着性の確保と低抵抗接続を実現
することができ、超微細化・多層化が進んだ半導体装置
の修正に適用することが可能となった。
【0026】
【実施例】本発明について、図に従い詳細に説明する。
図1及び図2は、本発明に係る半導体装置における配線
修正方法を実現するための修正工程の一実施例を示した
ものである。図3は、本発明に係る集束イオンビーム加
工装置の概略構成を示す斜視図である。
【0027】半導体装置1は、例えば大形電子計算機用
の論理LSIを示したものであり、図1(a)に示すよ
うに、拡散層を含むSi基板2上に絶縁膜3を介して、
約1μmライン、約1μmスペースで膜厚約0.5〜2
μmで4〜6層の配線層4、5、6(アース層は広く形
成されている。)と膜厚約0.5〜2μmの層間絶縁膜
7、8及び膜厚約1〜4μmの保護膜9が形成されてい
る。配線層4、5、6は一般的にはAl配線であり、配
線としての特性(耐エレクトロ・マイグレーション性な
ど)を向上させるために、SiあるいはCuなどが添加さ
れている場合もあり、またそれらの配線の上面あるいは
下面あるいは両面にW、Ti、TiN、Mo、Ptなどの薄
膜が形成され、多層構造となっている場合もあるが、本
発明はこれらの条件によらず、適応可能である。また、
半導体装置1はウエハ、チップあるいはパッケージに仮
封止した状態の何れの形態でも実施しうる。但し、仮封
止状態では半導体装置表面が上向きで、封止キャップが
外されている必要がある。
【0028】半導体装置1はまず必要に応じて、その表
面に付着している水分、有機物などのコンタミを除去す
るため、スパッタエッチなどの手法によるクリーニング
を行う。このクリーニングは後で述べるように、レーザ
CVDで穴埋め・配線形成を行う直前でも良い。
【0029】半導体装置1上に形成された位置合わせ用
のマーク120を基準にしてCPU136に入力手段1
31で入力された配線のCADデータ(設計値データ)
に基づいて接続穴を形成する個所13、14を、高精度
に集束イオンビームの光軸に位置合わせをし、更に0.
1〜0.2μmに集束された集束イオンビーム12を電
極コントローラ132により偏向電極106を制御して
走査照射して2次荷電粒子を2次荷電粒子検出器10
8、109で検出して得られるSIM画像をCPU13
6内に備えられた画像メモリに記憶し、それをディスプ
レイ等の表示手段137に表示させ、該表示されたSI
M画像に基づいてマウス等の手段138で加工領域を設
定し、CPU136からの加工領域設定の応答に基づい
て中央コントローラ130は、バルブコントローラ14
0を制御してバルブ112を開いて図1(b)に示すよ
うに、FIBAE(集束イオンビームアシスト・エッチ
ング)加工装置内で、XeF2のエッチングガス11雰囲
気にし、前記設定された加工領域に対してCPU136
は電極コントローラ132により偏向電極106を制御
して、試料上で0.1〜0.2μmに集束された集束イ
オンビーム12を走査照射し、SiO2等で形成された
保護膜9および層間絶縁膜7、8(下層の配線層の場
合)に対してXeF2のエッチングガスによる化学反応を
誘起させてFIBAEにより除去加工を促進させて底の
大きさが□1.5μm程度で傾斜角が5°〜7°で拡開
した穴で除去して、接続を必要とする配線層が露出する
ように接続穴13、14(接続穴14の場合深さが3.
5μm以上となる。)が形成される。ここでは、目的の
配線層が露出した時点でエッチングガスの供給と集束イ
オンビームの照射を停止する。なお、目的の配線層が露
出した時点は、CPU136が例えば半導体装置1から
発生する2次イオンの変化を2次イオン検出器109で
検出するか又は2次電子の変化を2次電子検出器108
で検出することによって検知することができ、中央コン
トローラ130を介してバルブコントローラ140によ
りバルブ141を閉じてエッチングガスの供給を停止
し、更に電極コントローラ132によりブランキング電
極105を作動させて集束イオンビーム12の照射を停
止することができる。
【0030】集束イオンビーム12としては、Ga、A
u、Inなどの液体金属イオン源101から発生した高輝
度イオンビームが用いられる。これらの中で、Gaイオ
ンビームが高イオン電流密度、イオン電流の安定性など
の点で最も望ましいが、それに限定されることはない。
この他、不活性ガスをイオン種とするプラズマイオン源
でも、微細に集束でき、十分に高いイオン電流密度が得
られるならば、適用可能である。また、保護膜9および
層間絶縁膜7、8には、主にSiO2、SiNなどが用い
られているため、エッチングガス11としてはXeF2
最も適しているが、必要に応じて種々選択が可能であ
る。即ち、除去すべき材料と反応して気体あるいは昇華
性の物質を生成し、且つ他の部分を腐食させたり、ダメ
ージを与えたりしない性質を有していれば良い。また上
記エッチングガス11は、ノズル112より局所的に吹
き付けてもよいことは明らかである。
【0031】同様に、半導体装置1上に形成された位置
合わせ用のマーク120を基準にしてCPU136に入
力手段131で入力された配線のCADデータ(設計値
データ)に基づいて配線を切断する個所17を、高精度
に集束イオンビームの光軸に位置合わせをし、更に0.
1〜0.2μmに集束された集束イオンビーム12を電
極コントローラ132により偏向電極106を制御して
走査照射して2次荷電粒子を2次荷電粒子検出器10
8、109で検出して得られるSIM画像をCPU13
6内に備えられた画像メモリに記憶し、それをディスプ
レイ等の表示手段137に表示させ、該表示されたSI
M画像に基づいてマウス等の手段138で加工領域を設
定し、CPU136からの加工領域設定の応答に基づい
て中央コントローラ130は、バルブコントローラ14
0を制御してバルブ112を開いて図1(c)に示すよ
うに、切断を要する部分(配線を切断する個所)にXe
2のエッチングガス11雰囲気にし、前記設定された
加工領域に対してCPU136は電極コントローラ13
2により偏向電極106を制御して、試料上で0.1〜
0.2μmに集束された集束イオンビーム12を走査照
射し、SiO2等で形成された保護膜9および層間絶縁
膜7、8(下層の配線層の場合)に対してXeF2のエッ
チングガスによる化学反応を誘起させてFIBAEによ
り除去加工を促進させて1.5μm(1μmの配線幅よ
り僅か大きい)×1.5μm程度で傾斜角が5°〜7°
で拡開した穴で部分的に除去して切断すべき配線層を露
出させ、さらに露出した配線層に試料上で0.1〜0.
2μmに集束された集束イオンビーム12を走査照射し
て切断部17を形成する。通常、集束イオンビーム12
のよるAl配線の除去は絶縁膜の加工に較べて高速であ
るので、エッチングガスは使用せず、集束イオンビーム
12によるスパッタ加工のみで行っても良い。
【0032】なお、配線の切断と接続穴の形成は、どち
らを先に行っても良く、ランダムに行っても良い。ま
た、必要に応じてAlのエッチングガスを使用しても良
い。但し、Alのエッチングガスを使用する場合は、配
線用のエッチングガスが接続のために露出した配線表面
に接触するのを防ぐため、切断を接続穴形成の前に行う
方が良い。
【0033】必要な配線の切断と接続穴の形成を全て終
えた後、中央コントローラ130からの指令でバルブコ
ントローラ140によりバルブ144を作動させて真空
ポンプ147により排気系143を介して半導体装置1
の雰囲気(チャンバ111内)を十分に排気する。
【0034】その後、真空中において、中央コントロー
ラ130からの指令でCPU136を作動させて接続穴
13、14を前記と同様に位置決めしてアパーチヤ11
6を切り替えて0.5〜1μm程度に集束させた集束イ
オンビームを走査照射して集束イオンビームの照射領域
を設定し、前記接続穴13、14の内部に前記0.5〜
1μm程度に集束させた集束イオンビームを照射し、露
出している配線の表面を短時間だけ加工し、配線表面に
吸着しているエッチングガスあるいは反応生成物を除去
する。この場合、0.1〜0.2μmに集束された集束
イオンビーム12を用いて走査照射しても良いことは明
らかである。
【0035】そして、中央コントローラ130からの指
令でバルブコントローラ140を介してバルブ142を
開いてW(CO)6ガス等の金属膜形成用ガスをノズル
113から供給して、図2(a)に示すように、W(C
O)6ガス等の金属膜形成用ガスの雰囲気にし、前記と
同様に位置決めして設定された0.1〜0.2μmに集
束された集束イオンビームの走査照射領域(少なくとも
接続穴13、14の内壁および露出した配線層:接続穴
の入り口寸法よりも1〜5μm広い領域)に0.1〜
0.2μmに集束された集束イオンビーム12を走査照
射し、W等の金属薄膜21、22を形成する。金属膜と
しては特に、Alと接続配線の接触界面で高抵抗合金の
生成を防ぐバリアとして機能する材料が選ばれる。C
r、Ti、TiN、Wなどがバリアとしての機能を有して
おり、ここではFIBCVD(集束イオンビームによる
CVD)の材料ガスとして一般的に使用されているW
(CO)6(タングステン・ヘキサカルボニル)を使用す
る。また、このW等の金属薄膜21、22の厚さは、A
l配線とレーザCVDで形成する接続配線の接続界面で
高抵抗合金が形成されるのを防ぐためのバリアとして機
能すれば良く、接続穴の底部において100〜300オ
ングストロームの厚さで十分である。そして、接続穴1
3、14の底部においては、W(CO)6の場合Wの薄膜
が形成されると共にAl配線との接触界面に少なくとも
数10Å以上の厚さのAlとWの合金が形成され、例え
ば、Mo(CO)6を使用してAlとMoとの合金を形成
する場合に比べると著しく低抵抗化されたAl配線との
接続が可能となる。一方接続穴13、14の側壁には、
5°〜7°の傾斜角が付いているので、該傾斜角効果に
よって底部の約5〜7倍の0.05〜0.2μm程度の
厚さのW等の金属薄膜が形成され、Al配線との接触界
面に形成されたAlとWの合金によりAl配線とW薄膜
とは低抵抗にて確実に接続することが可能となる。この
ことについて、実験により確認できた。
【0036】次に、半導体装置1を図4に示すレーザC
VD装置に移す。ここで、図には示さないが、半導体装
置1の表面を、スパッタエッチ室206に設けられたス
パッタエッチなどの手段213、214により、短時間
のエッチングを行い、表面に吸着しているエッチングガ
スや成膜用のガスを除去することが望ましい。このスパ
ッタエッチは、SiO2膜に換算して100〜300オン
グストロームの厚さをエッチングする条件で行われる。
レーザCVD装置内にスパッタエッチなどを行う手段が
付属していない場合には、別置きのエッチング装置で処
理しても良い。
【0037】図4に示すレーザCVD装置内のステージ
215上に半導体装置1を固定し、TVカメラ222及
びモニタ(ディスプレイで構成された表示手段)223
により前記半導体装置1の表面を観察してCPU209
は、ステージ215を制御して接続穴13、14の中心
がレーザビーム光軸に一致するように位置決めし、その
位置におけるステージ215の位置座標を読み取り、該
読み取ったステージ215の位置座標とCADデータ入
力手段240で入力された半導体装置1の表面状態や付
加配線の目標抵抗値(所望の抵抗値)に基づいて付加配
線の経路を算出し、CPU209からの駆動指令により
ステージ215を位置決めし、レーザCVD室207内
を十分に真空ポンプ232により真空排気した後、バル
ブコントローラ241によりバルブ234を制御してM
o(CO)6等の配線形成用のCVD材料ガス25をボ
ンベ235から供給し、レーザ発振器220からレーザ
光を出力して半導体装置1に形成された接続穴13、1
4内部に集光したレーザ光26を照射して、レーザCV
Dにより図2(b)に示すように接続穴13、14内部
に析出されたW等の金属薄膜21、22の上にMo等の
金属27、28を析出させて埋め込む。
【0038】その後、CPU209の駆動指令に基づい
て、ステージ215を移動制御して半導体装置1におけ
る接続すべき接続穴13と接続穴14との間をMo(C
O)6等の付加配線形成用のCVD材料ガス25をボン
ベ235から供給してMo(CO)6等の付加配線形成
用のCVD材料ガス25の雰囲気にして、レーザ発振器
220から出力したレーザ光26を走査することでレー
ザCVDにより付加配線30を形成する。
【0039】レーザCVDの材料ガスとしてMo(CO)6
を選択した場合、Mo配線が形成される。必要な配線を
全て形成した後、付加配線形成用のCVD材料ガス25
を十分に排気する。ここで、付加配線形成用のCVD材
料ガスとしてはレーザ照射による光分解あるいは熱分解
で金属を析出できるものが選択される。例えば、Mo(C
O)6、W(CO)6、Ni(CO)4などの金属カルボニル、
Al(CH3)3、Cd(C25)2などのアルキル金属などが
使用可能であるが、取扱いの容易さ、安全性、成膜の高
速性、配線としての安定性、低抵抗性などからMo(C
O)6が適している。この場合、析出する金属はMo膜で
ある。また、レーザ発振器220として、出力の安定
性、微細に集光可能な波長などから、連続発振Arレー
ザ発振器を選択する。ただし、YAGレーザ光の基本波
あるいはその高調波の連続光あるいはパルス光を使用す
ることもできる。当然、連続発振光をAOモジュレータ
などの手段でパルス化して使用しても良い。
【0040】ここで、低抵抗配線が必要な場合には、形
成したMo配線上に再度、Arレーザ光を配線形成に使用
したよりも高いパワー密度、通常は配線形成に使用した
パワー密度の2倍のパワー密度で照射することにより、
Mo配線中に含まれていた不純物(酸素、炭素)を除去
することができ、即ちアニールすることにより配線の比
抵抗を10〜20μΩ・cmと大幅に低減することが可
能である。それらの処理が終了した後、必要に応じて配
線修正の終了した半導体装置の表面を、スパッタエッチ
ングにより短時間だけエッチングを行い、半導体装置表
面に付着している材料ガスあるいは反応生成物を除去す
る。スパッタエッチイングは不活性ガス、例えばArガ
スプラズマから引き出されたArイオンが適している
が、これ以外の手法を用いても良い。これらの処理が終
った後、半導体装置1をレーザCVD装置から取りだし
て、全プロセスが完了する。
【0041】次に本発明の配線修正方法を実施するのに
好適な装置を図に従って説明しながら、本発明の配線修
正方法の詳細を述べる。
【0042】図3は、半導体装置1の修正を要する部分
の配線切断および接続穴を形成するためのFIBAE
(集束イオンビームアシストエッチング)加工装置の構
成を示す図である。この装置は、Gaなどのイオンを発
生する液体金属イオン源101、イオン源101からイ
オンビーム102を引出すための引出し電極103、イ
オンビーム102を集束するための2段の静電レンズ1
04、イオンビビーム径を絞るための切り替え可能なア
パーチヤ116(該アパーチヤ116の開口径によって
試料上に集束される集束イオンビーム径は大きく変わ
る。微細加工のとき、試料上に約0.1〜0.2μmの
ビーム径に集束させ、粗加工のとき、約0.5〜1μm
のビーム径に集束させる。開口径を多数、又は自由自在
に可変にすれば、様々なビーム径を得ることができ
る。)、ブランキング電極105、該ブランキング電極
105でブランキングさせるアパーチヤ117及び集束
されたイオンビーム102をXYに走査するための偏向
電極106から構成されており、半導体装置1がイオン
ビーム102により帯電するのを防ぐための電子シャワ
ー107、イオンビーム102の照射で発生する二次電
子を検出するための二次電子検出器108、イオンビー
ム102によりスパッタされた二次イオンを検出するた
めの二次イオン検出器109及び半導体装置1を載置す
るためのステージ110などをチャンバ111内に収納
している。さらに、イオンビーム102の照射位置にX
eF2等のエッチングガスを供給するためのノズル11
2とW(CO)6等の金属薄膜形成用ガスを供給するノ
ズル113が付加されている。尚、XeF2等のエッチ
ングガスをノズル112へ供給するためのボンベ146
及びバルブ141があり、W(CO)6等の金属薄膜形
成用ガスをノズル113へ供給するためのボンベ145
及びバルブ142がある。
【0043】また、イオンビーム102の走査と同期を
とって二次電子検出器108あるいは二次イオン検出器
109からの信号を表示するモニタ137が設置されて
いる。イオン光学系と処理部の間には、プロセスガスで
イオン光学系が汚染されるのを防ぐため、開閉自在で開
状態でイオンビーム102が通過できるゲートバルブ1
15が設置されている。また、図には示していないが、
チャンバ111内を真空排気するためのドライポンプ、
ターボ分子ポンプおよびプロセスガスを無害化するため
の除害装置が接続されており、プロセスガスを供給しな
い状態では、1×10~6Pa以下の真空度に保たれる構
成となっている。
【0044】そして、134は電源であり、液体金属イ
オン源101に接続され、例えばイオンビームの加速電
圧(液体金属イオン源101と試料との間に印加される
加速電圧:20〜50kV)を提供するものである。1
35は、電源134から供給された電源に基づいて制御
電圧を出力するコントロール電源であり、引出し電極1
03に供給する電圧、即ち液体金属イオン源101から
出力されるイオン電流(試料上におけるイオン電流(加
工に用いられるイオン電流)は、引出し電極103から
出力されるイオン電流で決まるものではなく、その下に
はアパーチヤ116、117が存在するため、次の通り
になる。即ち、試料上におけるイオン電流:100〜3
00pA(集束イオンビーム径:0.1〜0.2μ
m),2000〜5000pA(集束イオンビーム径:
0.5〜1μm))を最適値に制御し、集束させるため
の静電レンズ104に供給する電圧を制御するものであ
る。132は、電源134から供給された電源に基づい
て制御電圧を出力するコントロール電源で、CPU13
6の演算結果に基づいて出力される中央コントローラ1
30からの制御指令信号に基づいて偏向電極106によ
る集束イオンビームのX軸及びY軸方向の偏向量(走査
変位量)を制御し、ブランキング電極105のON,O
FFを制御するものである。CPU136は、CADデ
ータ入力手段131を備え、マウス138およびキーボ
ード139の入力手段を接続し、二次電子検出器108
で検出される二次電子信号と二次イオン検出器109で
検出される二次イオン信号を入力し、コントロール電源
132から偏向電極106に印加する偏向制御電圧信号
及びブランキング電極105に印加するブランキング信
号を入力し、更にステージ110の基準位置からのX軸
及びY軸方向の変位量を入力し、偏向量に基づく二次電
子信号の像(二次電子像)または偏向量に基づく二次イ
オン信号の像(二次イオン像)およびCADデータ入力
手段131で入力されたCADデータに基づく画像を作
成し、作成された画像並びにマウス138で指定された
領域データ及びキーボード139で入力されたデータを
一時格納する画像メモリを内蔵し、該画像メモリに格納
された画像またはデータをモニタ137に表示できるよ
うに構成している。そして、CPU136は、半導体装
置1においてCADデータに対する実際製造された際の
各配線層ごとの位置ずれ量を予めレーザ顕微鏡等で測定
して入力するよう構成している。従って、CPU136
は、CADデータ入力手段131で入力されたCADデ
ータに対して各配線層毎に位置ずれ量を補正し、該補正
された各配線層毎のCADデータに基づく画像を作成
し、画像メモリに記憶させて、モニタ137に表示する
ことができる。一方中央コントローラ130からの指令
により、CPU136は、コントロール電源132から
ブランキング電極105に印加するブランキング信号を
OFFさせ(集束イオンビームを照射させ)、コントロ
ール電源132から偏向電極106に印加する偏向制御
電圧信号を制御して半導体装置1上に集束されたイオン
ビームを走査照射して半導体装置1の表面から発生する
二次電子または二次イオンを二次電子検出器108また
は二次イオン検出器109で検出して画像メモリに二次
電子像または二次イオン像を記憶させて、モニタ137
に表示することができる。これらモニタ137に表示さ
れた2つの画像に基づいて、集束されたイオンビームを
走査照射して半導体装置1に対して加工を施す領域(配
線を切断する個所及び接続穴を施す個所等)をマウス1
38等の入力手段で設定する。中央コントローラ130
は、前記設定された領域の座標をCPU136から得
て、ステージ110又は/及びコントロール電源132
から偏向電極106に印加する偏向制御電圧信号を制御
することにより、半導体装置1に対して加工を施す領域
(配線を切断する個所及び接続穴を施す個所等)のみに
集束されたイオンビームを走査照射して加工を施すこと
ができる。
【0045】このFIBAE加工装置内のステージ11
0上に半導体装置1を搭載した後、中央コントローラ1
30からの指令に基づいて、半導体装置1上のターゲッ
トマーク120あるいは半導体装置1内の特定の点など
の基準点に集束オンビームを走査照射し、CPU136
はそこからの二次電子像又は二次イオン像による表面観
察を行って検出し、CADデータ入力手段131で入力
されたCADデータと対応させることにより、中央コン
トローラ130からの駆動指令に基づいてステージ11
0を移動させて半導体装置1に対してX軸方向、Y軸方
向およびθ回転方向のアライイメントを行う。その後、
CPU136から得られるCADデータ入力手段131
で入力されたCADデータに含まれる修正を行うための
レイアウトデータ又はキーボード139等の入力手段で
入力された修正を行うためのレイアウトデータに従い、
中央コントローラ130はステージ110を駆動して、
切断あるいは接続すべき位置(切断箇所あるいは接続穴
位置)を集束イオンビーム102の光軸の位置に移動す
る。そして、中央コントローラ130からの指令によ
り、CPU136は、コントロール電源132から偏向
電極106に印加する偏向制御電圧信号を制御して半導
体装置1上に集束されたイオンビームを走査照射して半
導体装置1の表面から発生する二次電子または二次イオ
ンを二次電子検出器108または二次イオン検出器10
9で検出して画像メモリに二次電子像または二次イオン
像を記憶させて、モニタ137に表示する。そしてモニ
タ137に表示されたSIM画像とCADデータに基づ
く画像とに基づいて、集束されたイオンビームを走査照
射して半導体装置1に対して加工を施す領域(配線を切
断する個所及び接続穴を施す個所等)をマウス138等
の入力手段で設定する。中央コントローラ130は、前
記設定された領域の座標をCPU136から得て、ステ
ージ110又は/及びコントロール電源132から偏向
電極106に印加する偏向制御電圧信号を制御すること
により、半導体装置1に対して加工を施す領域(配線を
切断する個所及び接続穴を施す個所等)のみに集束され
たイオンビームを走査照射して加工を施すことができ
る。
【0046】半導体装置1は、各配線層を形成する際
(投影露光する際)に、チップ周辺に位置合わせ用のマ
ーク(アライメントマーク)120を作り込む。このと
きに作り込まれた位置合わせマークの座標は、レチクル
のパターンから既知であるから、例えば、最上層の位置
合わせ用マークを基準として各層の位置合わせ用マーク
の相対的位置ずれ量を、予めレーザ顕微鏡等の光学手段
で検出することにより、各配線層の設計値からの実際に
製造された位置ずれ量を算出することができる。ここ
で、CPU136は、レーザ顕微鏡等の光学手段で検出
された位置ずれ量分だけ設計データ(CADデータ)を
補正することにより、レチクルの合わせずれをキャンセ
ルして半導体装置1において、各配線層の正確な加工位
置を算出することができる。なお、最上層の位置合わせ
マーク120については、保護膜で覆われても、最上層
の位置合わせマーク120の凹凸が保護膜の表面に忠実
に現れるので、窓開けすることなく、二次電子像または
二次イオン像として検出することができる。
【0047】まず、接続穴13、14の形成を行う。対
象とする半導体装置1が、例えば大形電子計算機用の論
理LSIの場合、配線層は約1μm以下のライン、約1
μm以下のスペースで、配線膜厚は0.5〜2μmの4
〜6層構成、層間絶縁膜は膜厚0.5〜2μm、保護膜
は膜厚1〜4μmである。図1及び図2では3層構造を
例に説明したが、3層配線の最下層に接続するために
は、穴底において□1〜1.5μm、深さが3.5μm
以上(5〜6μm)の傾斜角5°〜7°程度で拡開した
接続穴13、14を形成する必要がある。
【0048】前記の如く半導体装置1における接続穴1
3、14を形成する個所を、集束イオンビームの光軸に
位置決めをした後、接続穴13、14を形成する領域座
標をCPU136に対して設定し、中央コントローラ1
30からの指令でバルブコントローラ140によりバル
ブ112を開いてエッチングガスとしてXeF2をノズル
112から供給しながら(XeF2流量:約0.1〜
0.4SCCM)、中央コントローラ130からコント
ロール電源132を制御してブランキング電極105を
OFFしてCPU136から送信された設定領域座標に
基づいて中央コントローラ130からコントロール電源
132を制御して偏向電極106の偏向量(走査変位
量)を制御して半導体装置1上で0.1〜0.2μm程
度に集束した集束イオンビーム102(加速電圧:20
〜50kV,イオン電流:100〜300pA)を走査
照射し、保護膜9および層間絶縁膜7、8を局部的(部
分的)にスパッタ加工(加工速度:約1〜2μm3/n
C(イオン電流:約200〜300pA)を施して約1
μm幅の配線に適応した穴底において□1.5〜2μ
m、深さが3.5μm以上(5〜6μm)の傾斜角5°
〜7°で拡開した接続穴13、14を形成する。この
時、接続穴部から発生する二次電子の強度変化を二次電
子検出器108で、あるいは二次イオンのイオン電流強
度を二次イオン検出器109で検出した信号をCPU1
36が受信し、画像メモリに記憶すると共にモニタ11
4上に表示して観察する。集束イオンビーム照射により
発生する二次電子の強度変化(AlはSiO2より二次電
子放出率が高い)、あるいは二次イオンの強度変化、あ
るいは二次イオンとしてAlイオンを検出した時点で、
Al配線が露出した接続穴加工終点として判断する。こ
の判断を画像メモリに記憶された内容(二次電子あるい
は二次イオンの強度変化)に基づいて自動的にCPU1
36に行なわせても良く、またモニタ114上に表示さ
れた二次電子あるいは二次イオンの強度変化に基づいて
作業者が判断してキーボード139等の入力手段で接続
穴加工終点信号を入力するようにしても良い。尚、図に
は示していないが、イオンビーム励起発光を検出し、そ
の波長から接続穴加工している物質を特定することによ
り、接続穴加工の終点を判断することもできる。また、
予めエッチング速度を求めておき、エッチング時間をC
PU136が管理することで概ね絶縁膜を除去し、CP
U136からの信号に基づいて中央コントローラ130
がバルブコントローラ140を制御してバルブ141を
閉じてノズル112からのエッチングガスの供給を停止
した後、集束イオンビームのみによるスパッタ加工でA
l配線を完全に露出させ、その時点を接続穴加工終点と
しても良い。
【0049】CPU136は接続穴加工の終点を検出
後、CPU136からの接続穴加工の終点信号に基づい
て中央コントローラ130がバルブコントローラ140
を制御してバルブ141を閉じてノズル112からのエ
ッチングガスの供給を停止し、0.1〜0.2μmに集
束したイオンビーム102を走査照射によるスパッタ加
工のみで、配線膜厚の10〜20%を除去する。これは
Al配線の露出を確実にするためと、エッチングガスと
Al配線あるいはSiO2絶縁膜との反応生成物を除去す
るためである。この方法による接続穴(穴底において□
1〜1.5μm、深さが5〜6μm)を形成するの要す
る加工時間は接続穴1箇所当り、1分程度である。
【0050】同様に、前記の如く、約1μm幅の配線を
切断する個所17を集束イオンビームの光軸に位置決め
をした後、配線を切断する個所17の領域座標をCPU
136に対して設定し、中央コントローラ130からの
指令でバルブコントローラ140によりバルブ141を
開いてエッチングガスとしてXeF2をノズル112から
供給しながら(XeF2流量:約0.1〜0.4SCC
M)、中央コントローラ130からコントロール電源1
32を制御してブランキング電極105をOFFしてC
PU136から送信された設定領域座標に基づいて中央
コントローラ130からコントロール電源132を制御
して偏向電極106の偏向量(走査変位量)を制御して
半導体装置1上で0.1〜0.2μm程度に集束した集
束イオンビーム102(加速電圧:20〜50kV,イ
オン電流:100〜300pA)を走査照射し、保護膜
9および必要に応じて層間絶縁膜7、8を局部的(部分
的)にスパッタ加工(加工速度:約1〜2μm3/nC
(イオン電流:約200〜300pA)を施して約1μ
m幅の配線に適応した1.5μm×1.5μm、深さが
3.5μm以上(5〜6μm)の穴を形成した後、CP
U136からの信号に基づいて中央コントローラ130
がバルブコントローラ140を制御してバルブ141を
閉じてノズル112からのエッチングガスの供給を停止
し、0.1〜0.2μmに集束したイオンビーム102
を走査照射によるスパッタ加工を継続させてAl配線を
切断除去する。この時、エッチングガスの供給は停止し
ても良いし、Al用のエッチングガスの供給ノズルをさ
らに追加して設置し、必要に応じてAl用のエッチング
ガスを供給しても良い。エッチングガスの供給停止ある
いは切断加工終点の検出は、接続穴形成時と同様に、二
次電子検出器108あるいは二次イオン検出器109あ
るいは図示していないイオンビーム励起光検出器により
行うことができる。尚、配線切断加工に要する時間は接
続穴の形成とほぼ同じ1分程度である。
【0051】上記の如く、半導体装置1の修正に必要な
配線切断と接続穴の形成を行った後、中央コントローラ
130は、チャンバ111内のエッチングガスを十分に
排気するようにバルブコントローラ140を通して排気
系を制御管理する。その後、中央コントローラ130
は、CPU136からの半導体装置1に形成した接続穴
の位置座標データに基づいてステージ110を移動して
位置決めし、次に中央コントローラ130からの指令で
バルブコントローラ140によりバルブ142を開いて
金属薄膜形成用の材料ガスであるW(CO)6ガスをノズ
ル113から供給しながら(W(CO)6流量:約0.5
〜2.0SCCM)、中央コントローラ130からコン
トロール電源132を制御してブランキング電極105
をOFFしてCPU136から送信された設定領域座標
(接続穴の入り口寸法よりも1〜5μm広い領域)に基
づいて中央コントローラ130からコントロール電源1
32を制御して偏向電極106の偏向量(走査変位量)
を制御して半導体装置1上で0.1〜0.2μm程度に
集束した集束イオンビーム102(加速電圧:20〜5
0kV,イオン電流:100〜300pA)を、接続穴
の入り口寸法よりも1〜5μm広い領域に走査照射し、
接続穴の底部において露出したAl配線表面に100〜
300オングストロームの厚さのW薄膜(Al配線との
界面にはWAl1 2の合金が形成され、MoAl12の合金
に比較して低抵抗化された確実なAl配線との接続が可
能となった。)を形成すると共に、接続穴の側壁は5°
〜7°の傾斜角が付いているため、この傾斜角効果によ
り底部よりは約5〜7倍の厚さ(0.05〜0.2μm
程度)のW薄膜が形成される。上記の如く、接続穴の底
部における膜厚は300〜500オングストロームで
も、必要な接続機能を十分達成することができるという
ことが確認できた。それは、接続穴の側壁においては、
0.05〜0.2μm程度の厚さのW薄膜が析出される
からである。
【0052】特にイオンビームの場合は、0.1〜0.
2μm程度に集束できるため、接続穴の寸法が、半導体
装置1の超微細化、多層化に対応して穴底において□1
〜1.5μm、深さが3.5μm以上の傾斜角5°〜7
°程度で拡開したものになっても、高信頼度でもってA
l配線との間において、低抵抗化した接続が可能となっ
た。
【0053】接続穴の底部の寸法が、□2μmの接続穴
の場合で、材料ガスの供給量、イオンビーム電流にもよ
るが、一箇所当り通常10〜60秒の照射で終了させる
ことができる。但し、修正箇所が少ない場合や時間に余
裕がある場合には、接続穴をWで埋め込んでも良い。こ
の場合、この後の工程であるレーザCVDによる穴埋め
は不要になる。
【0054】上記接続穴において、レーザCVDだけで
穴埋めしてAl配線と接続をとろうとしても、レーザ光
の場合、集束できる限界は約2μmで、上記接続穴に適
用することは困難であることは明らかである。
【0055】尚、これまでの説明で、接続穴の形成と接
続穴内部への金属薄膜の形成を別工程として実施してき
たが、各接続穴に対して接続穴の形成と金属膜の形成を
連続して行っても良い。ただし、エッチングガスと成膜
用材料ガスの相互汚染に対して、ガスを切り換えるとき
に排気を十分に行うなど、注意を払う必要がある。
【0056】全ての接続穴にW等の金属薄膜を形成した
後、チャンバ111内部を十分に真空排気し、半導体装
置1を取り出す。これらの工程に要する時間は、切断2
0箇所(平均1箇所1分)、接続20箇所(平均1接続
穴形成1分、金属膜形成0.5分)で80分である。こ
れだけでも、従来技術の420分に対して1/5以下に
短縮できる。但し、搬送時間、位置決め等に要する時間
は除いてある。
【0057】次に、半導体装置1を図4に示すレーザ光
CVD装置で処理する。レーザCVD装置は、搬送室
(チャンバ)201を中心に、ゲートバルブ202、2
03、204を介してロードロック室(チャンバ)20
5、スパッタエッチ室(チャンバ)206、レーザCV
D室(チャンバ)207が接続された4室構成である。
ロードロック室205内には試料ホルダ210を受ける
ための試料台211が設置されている。搬送室201内
には半導体装置1を固定した試料ホルダ210を他の各
室に受け渡すための伸縮、回転自在に構成された搬送ア
ーム212が設置されている。スパッタエッチ室206
内には上部電極213、下部電極214が設置され、図
には示していないがArガスを供給するためのArガス
ボンベ、配管、バルブなどが、また上部電極213に高
周波電力を供給するための高周波電源が接続されてい
る。また、レーザCVD室207内には半導体装置1を
固定した試料ホルダ210を載置し、X、Y、Z(必要
に応じて回転θ方向にも)に移動可能なステージ215
が、上蓋にはレーザ光を透過するための石英窓216
が、上部にはレーザ発振器220から発振されたレーザ
光221の集光と観察を行うための光学系218が設置
され、TVカメラ222とモニタ223により半導体装
置1の表面が観察できる。また、各室は独立に、あるい
は数室まとめて配管230、バルブ231を介して真空
ポンプ232(通常はドライポンプとターボ分子ポンプ
の組合せ)で真空排気できる構成となっており、レーザ
CVD室207には配管233、バルブ234を介して
CVD材料ガスボンベ235からMo(CO)6等のCV
D材料ガスを供給できる構成になっている。CPU20
9は、TVカメラ222からの画像信号を取り込んで、
画像メモリに記憶させると共にモニタ223へ表示した
り、ステージ215からのX軸方向、Y軸方向及びθ回
転方向の変位量信号を受信してステージ215の位置座
標を演算したりするもので、図3に示すFIBAE加工
装置のCPU136で演算された接続穴の位置座標デー
タ又はCADデータを入力する入力手段240と、モニ
タ223に表示された半導体装置1に関する画像に対し
て指示するマウスやキーボード等の入力手段を備えてい
る。コントローラ242は、CPU209で決定された
信号に基づいて、光学系218内に設置されたシャッタ
のON,OFFを制御したり、バルブコントローラ24
1を介してバルブ231、234、231’の開閉を制
御したり、またステージ215をX軸方向、Y軸方向及
びθ回転方向に移動制御したりし、その他装置全体を駆
動制御するものである。
【0058】図3に示すFIBAE加工装置で必要な配
線切断と接続穴の形成が終了した半導体装置1は試料ホ
ルダ210に取付けられ、ロードロック室205の扉
(図示せず)を開いて試料台211上に載置される。ロ
ードロック室205の扉(図示せず)を閉じ、真空ポン
プ(図示せず)あるいはゲートバルブ202をあけるこ
とにより、ロードロック室205内を真空排気する。一
定の真空度、例えば1×10~4Pa 以下になった時点
で、ゲートバルブ202を開き、搬送室201内の搬送
アーム212を回転・伸長させて、ロードロック室20
5内の試料台211上に載置してある試料ホルダ210
をつかみ、保持したまま搬送アーム212を縮退後、ゲ
ートバルブ202を閉じる。ついで、ゲートバルブ20
3を開き、搬送アーム212を回転・伸長させて試料ホ
ルダ210をスパッタエッチ室206内の下部電極21
4上に載置し、搬送アーム212を搬送室201内に戻
して、ゲートバルブ203を閉じる。
【0059】スパッタエッチ室206内の真空度をチェ
ックし、例えば1×10~5Pa 以下であればArガスの
供給を開始し、圧力1Pa程度の定常状態に達したら上
部電極213に高周波電力を印加し、上下電極間にAr
プラズマを発生させる。この時、下部電極214をアー
スレベルとすることにより、Ar イオンが試料ホルダ2
10上に固定してある半導体装置1の表面をスパッタ
し、表面に付着している水分、有機物、あるいはエッチ
ングガス、エッチングガスとの反応生成物などのコンタ
ミを除去(クリーニング)することができる。尚、この
工程は別置きのエッチング装置で実施し、エッチング処
理後に半導体装置1を図4に示すレーザCVD装置に搬
送しても良い。
【0060】クリーニング後、スパッタエッチ室206
を真空排気し、ゲートバルブ203を開いて搬送アーム
212で試料ホルダ210をレーザCVD室207内の
ステージ215上に受け渡す。ゲートバルブ204を閉
じて配管230、コントローラ242からの指令によっ
てバルブコントローラ241を介して制御されるバルブ
231を介して、真空ポンプ232で十分に真空排気し
た後で、コントローラ242からの指令によってバルブ
コントローラ241を介して制御されるバルブ234を
開き、ボンベ235に格納された材料ガスMo(CO)6
レーザCVD室207内に供給する。ステージ215、
レーザCVD室207内壁等を加熱せず、室温で処理を
行う場合には、材料ガスMo(CO)6ガスの飽和蒸気圧
は、およそ13Pa 前後となり、通常この圧力でレーザ
CVDが行われる。
【0061】まず、半導体装置1内に形成されているタ
ーゲットマーク120あるいは特定の位置の少なくとも
2個所をTVカメラ222で撮像してCPU209はそ
の画像を画像メモリに取り込み、モニタ223に表示
し、ターゲットマーク120あるいは特定の位置の少な
くとも2個所を検出してコントローラ242を介してス
テージ215を移動させて半導体装置1について基準位
置にアライメントを行い、ついで入力手段240で入力
された図3に示すFIBAE加工装置のCPU136で
演算された接続穴の位置座標データ又はCADデータに
基づく配線修正するためのレイアウトデータに従ってC
PU209はコントローラ242に指令を出し、コント
ローラ242によりステージ215を駆動してWの薄膜
が形成された入口が約□2μmの接続穴13、14をレ
ーザ光221の照射位置(光軸の位置)に位置決めす
る。レーザ光221の出力を75〜150mWに設定し
て、コントローラ242で制御される光学系218内の
シャッタで0.5秒間、3〜4μm程度に集束されたレ
ーザ光221をWの薄膜が形成された接続穴13、14
の内部に照射する。この後、必要に応じて出力を50〜
80mWに設定して3〜4μmに集束されたレーザ光2
21をWの薄膜が形成された入口が約□2μmの接続穴
13、14に照射し、該接続穴13、14の内部にレー
ザCVDによりMoを析出させて埋め込み、特に接続穴
の側壁に付着したW薄膜とMoの金属とが接続される。
その結果、半導体装置1において、幅が約1μm以下
で、深さが3.5μm以上あるAl配線と、レーザCV
Dで析出されたMo等の金属との間で低抵抗接続が確実
に得ることができる。
【0062】接続を要する全ての接続穴をレーザCVD
でMo を析出させて埋め込んだ後、レーザ光221の出
力を50〜200mWに設定し、入力手段240で入力
された図3に示すFIBAE加工装置のCPU136で
演算された接続穴の位置座標データ又はCADデータに
基づく形成すべき付加配線経路に従ってCPU209は
コントローラ242に指令を出し、ステージ215を一
定速度で移動しながら、3〜4μm程度に集束されたレ
ーザ光221を照射してMo を保護膜又は絶縁膜9上に
析出させて付加配線を形成する。この時のレーザ光出力
は、半導体装置1の断面構造、特に最表面の保護膜の厚
さと、必要とする配線の抵抗値で決められる。
【0063】尚、半導体素子表面の保護膜又は絶縁膜9
が薄い場合には、その下層にAl 配線が有るか否かで、
レーザCVDで形成されるMo 付加配線の幅が大きく変
化する。その様な場合に、レーザ光221の光路にAO
モジュレータ(音響光学素子)(図示せず)を設置して
レーザ光をパルス化することで改善できる。パルス幅を
100〜200ns、繰り返しを10〜100kHz、
ピーク出力を100〜300mWの範囲で設定する。こ
れにより、形成速度は連続発振時の1/2以下になる
が、密着性が良く、下層のAl配線の有無に関わりな
く、一定幅のMo付加配線を形成することができる。
【0064】ここで、材料ガスをレーザCVD室207
内に閉じ込める方法で説明してきたが、ノズル(図示せ
ず)を介して材料ガスのみ、あるいは材料ガスとキャリ
アガスの混合ガスをレーザ光の照射部周辺に供給しても
良い。レーザ光条件は上に述べたものとは異なるが、閉
じ込めた場合と同様に最表面の保護膜または絶縁膜の厚
さと、必要とする付加配線の抵抗値により最適な条件が
選択される。
【0065】全ての接続配線を形成した後、レーザCV
D室207内のCVD材料ガスを排気する。この時、排
気される材料ガスは図示していない除害装置で無害化さ
れてから、屋外に排出される。
【0066】この後、形成された付加配線(接続配線)
を必要に応じてレーザアニール処理する。この処理は、
低抵抗による接続を必要とする場合および高い信頼性を
必要とする場合に行われる。真空中、あるいは不活性ガ
ス中、あるいは還元性ガス中で、接続配線を形成したデ
ータに従って、再度レーザ光を接続配線上のみに、走査
しながら照射する。この時のレーザ出力は、付加配線
(接続配線)形成に使用した出力の2倍程度が適してい
る。また必ずしも、レーザ光を大幅に集束する必要はな
い。
【0067】このレーザアニール処理により、形成され
たMo配線中にMoOCの形で含まれていた不純物の酸素
および炭素が除去され、配線の比抵抗はアニール前に較
べて1/2〜1/10に減少し、信頼性が向上する(高
温放置あるいは温度サイクル試験による抵抗値変化が減
少する)。
【0068】全ての処理が終了した後、搬送アーム21
2により試料ホルダ210をレーザCVD室207から
ロードロック室205へ搬送し、ロードロック室205
の扉(図示せず)を開いて取りだし、配線修正が完了す
る。尚、必要に応じて取り出す前に、半導体装置1を搬
送アーム212によりスパッタエッチ室206に搬送
し、短時間だけ再度スパッタエッチを行っても良い。こ
のスパッタエッチにより半導体装置表面に付着している
恐れの有る各種材料ガス、反応生成物を除去することが
できる。エッチング条件としては、SiO2膜を50〜3
00オングストロームエッチする条件が選択される。
【0069】これらの処理により、接続穴の寸法が約□
2μm以下、深さが3.5μm以下の場合でも、一接続
当りのAl配線との接続抵抗は5Ω以下で確実な接続が
得られる。また、半導体装置1の断面構造にもよるが、
配線形成時のレーザ出力200mW、アニール時のレー
ザ出力400mWで、20〜30Ω/mmの配線抵抗
(比抵抗では20μΩ・cmの膜)が得られる。
【0070】以上、詳細に説明してきたように、本実施
例によれば、超微細化、高集積化がはかられた半導体装
置(大形電子計算機用の論理LSI)に対して、接続穴
の形成と配線切断がFIBAEを適用することにより、
従来のFIB加工のみに較べておよそ5倍以上の高速で
行えると共に接続穴におけるAl配線と接続配線の接続
界面での高抵抗合金の生成を防ぐバリア膜を必要な部分
のみにFIBCVDで形成することにより、従来の全面
に形成する方法に較べて、全面への成膜および処理後に
余分な膜を除去する工程を必要としない他に、形成した
バリア膜が完全に除去できずに不良を作ることもなく、
ウエハおよびチップだけでなく、パッケージに仮封止し
た状態でも、任意の修正を高速かつ高歩留まりに行うこ
とができる。
【0071】次に、本発明に係る配線修正装置について
説明する。図5は本発明の一実施例である配線修正装置
の構成を示す図である。本装置は二室構成で、ロードロ
ック室301とプロセス室303がゲートバルブ302
を介して接続されている。ロードロック室301内には
半導体装置1あるいは半導体装置1を固定した試料ホル
ダを載置するための試料台305が、その上部にはイオ
ン銃306が設置され、配管307、バルブ308を介
して真空ポンプ309が接続されている。プロセス室3
02内には半導体装置1あるいは半導体装置1を固定し
た試料ホルダを載置するためのステージ310が設置さ
れ、その上部にはレーザ光の集光・観察を行うための光
学系218と集束イオンビーム光学系320が設置され
ている。プロセス室303は配管230、バルブ231
を介して真空ポンプ232が、また集束イオンビーム光
学系320には配管324、バルブ325を介して真空
ポンプ326が接続されており、それぞれ独立に真空排
気できる。また、集束イオンビーム光学系320の直下
にはボンベ146に格納されたXeF6等のエッチング
ガスを供給するためのノズル112、ボンベ145に格
納されたW(CO) 6等の金属薄膜形成用材料ガスを供
給するためのノズル113、二次電子検出器108、二
次イオン検出器109が設置されている。また、レーザ
CVD用Mo(CO)6等の材料ガスを格納したボンベ2
35もプロセス室303に接続されている。レーザ発振
器220から発振されたレーザ光221は石英窓216
を介してステージ310上の半導体装置1上に照射でき
る構造になっている。CPU及びコントロール装置は、
図3及び図4に示す構成と同様に構成、設置されてい
る。即ち、図5に示す装置は、基本的には、図3に示す
装置と図4に示す装置戸をつなげて構成したものであ
る。
【0072】図5に示した配線修正装置を使用した配線
修正工程を述べる。修正を必要とする半導体装置1を試
料ホルダに固定し、ロードロック室301内の試料台3
05上に載置し、扉(図示せず)を閉じる。配管30
7、バルブ308を介して、真空ポンプ309(通常は
ロータリポンプあるいはドライポンプとターボ分子ポン
プの組合せ)により、例えば1×10~5Pa程度まで排
気した後、イオン銃306からイオンを発生させ、半導
体装置1表面に照射する。このイオン銃306からのイ
オンビームは集束する必要はなく、一定位置で照射して
も良いし、必要に応じてイオンビームを走査するか、半
導体装置1を走査して、全面に照射する。イオン種とし
ては半導体装置に対して汚染の原因にならない不活性ガ
スイオンが望ましく、一般的にはArイオンが用いられ
る。これにより、半導体装置1表面に付着している水分
や有機物のコンタミを除去する。尚、この工程は配線の
切断、接続穴の形成が終了した後でも良い。また、ここ
ではイオン銃306によりクリーニングを行う説明をし
たが、図4で説明したように、上部電極を設置して高周
波電源から高周波電力を供給し、例えばAr等の不活性
ガスのプラズマによるスパッタエッチを適用しても、全
く同じ効果が得られることは言うまでもない。
【0073】この後、ゲートバルブ302を開いて、図
示していない搬送手段により試料ホルダをプロセス室3
03内のステージ310上に載置する。この搬送手段
は、図4に示した搬送室202をロードロック室301
とプロセス室303の間に設置しても良いし、ロードロ
ック室301側から搬送用のアームでプロセス室303
内のステージ310上に移動させても良い。半導体装置
1上のターゲットマークあるいは特定位置を基準に、前
記実施例と同様に、XYθ方向のアライメントをおこな
い、修正のためのレイアウトデータに従って、ステージ
310を駆動し、切断箇所および接続箇所を集束イオン
ビームの照射位置に移動する。集束イオンビーム源とし
ては、Gaをイオン源とする液体金属イオン源が最も一
般的であるが、他の液体金属イオン源でも良く、Ar等
の不活性ガスを用いたプラズマイオン源でも使用するこ
とができる。ここで、ボンベ146に格納してあるXe
6等のエッチングガスをノズル112から加工部に供
給して、半導体装置1の保護膜および層間絶縁膜下にあ
るAl配線の切断および、保護膜および層間絶縁膜下に
あるAl配線の表面を露出するための接続穴形成を行
う。この時のエッチングガスとして、XeF2が最も適し
ている。Al配線の切断はイオンビームによるスパッタ
加工だけで行っても良く、必要に応じAl 加工用のエッ
チングガスを使用しても良い。切断の終了および接続穴
形成の終了は、前記実施例と同様に、二次電子検出器1
08、あるいは二次イオン検出器109の信号をモニタ
137で観察することで知ることができる。このほか、
イオンビーム照射により励起されて発生する励起光を検
出しても良いし、使用するエッチングガスにより絶縁膜
とAl配線で加工速度比が十分に大きければ、加工時間
の管理だけでも良い。
【0074】全ての切断と接続穴の形成が終了したら、
プロセス室303内を十分に真空排気した後、金属膜形
成用材料ガスを格納してあるボンベ145からノズル1
13を介して加工部に供給する。金属膜成膜用材料ガス
としてはW(CO)6が一般的に用いられるが、それには
こだわらない。その状態で、接続穴よりも1〜5μm広
い範囲に集束イオンビームを照射することにより、少な
くとも接続穴の内壁と露出したAl 配線の表面にW金属
の薄膜を形成することができる。金属薄膜の膜厚は10
0〜300オングストロームで、十分な低抵抗接続が得
られる。尚、金属薄膜の形成に先立って、ガスを供給し
ない状態で集束イオンビームを接続穴の内側のAl 配線
表面に照射し、吸着しているエッチングガスあるいはエ
ッチングガスとの反応生成物を除去する工程を加える
と、低抵抗接続を実現する上で大きな効果がある。
【0075】全ての接続穴の内壁と露出しているAl配
線上に金属膜を形成した後、プロセス室303内を真空
排気し、ステージ310を移動して、半導体装置1を光
学系218の下に移動する。ここで、TVカメラ222
による観察像をモニタ223で観察しながら、XYにつ
いてのアライメントを行い、修正データに従ってステー
ジ310を駆動して接続穴をレーザ光の照射位置に移動
する。ここで、ボンベ235に格納してあるレーザCV
D用材料ガスをプロセス室303内に供給する。このC
VD材料ガスとしてはレーザ光の照射により分解して金
属膜を形成できる材料であれば良く、ここではMo(C
O)6を選択するが、他にアルキル金属、金属カルボニ
ル、金属ハライドなどが使用できる。CVD材料ガスを
供給する時、CVD材料ガスが集束イオンビーム光学系
320に侵入しないように、集束イオンビーム光学系3
20を格納したチャンバとプロセス室303の間に設け
たゲートバルブ(図示せず)を閉じる。材料ガスの圧力
が規定の圧力(Mo(CO)6の場合、飽和蒸気圧はおよそ
13Paで、キャリアガスを使用せずに飽和蒸気圧前後
に設定する)に達したら、ガスの供給を停止し、例えば
レーザ出力100mW、0.5秒の条件でレーザ光22
1を照射する。この後、必要に応じて75mWの出力
で、接続穴が塞がるまで照射する。ただし、接続配線を
流れる電流値が十分小さい場合には接続穴全体を埋め込
む必要はない。
【0076】全ての接続穴を埋め込んだ後、修正データ
に従って接続配線を形成する。レーザは連続発振とし、
レーザ条件は必要とする配線抵抗により異なるが、レー
ザ光出力50〜200mW、形成(走査)速度10〜2
0μm/sが選択される。また、半導体素子表面の保護
膜が薄い場合などに、下層のAl配線の有無ににより形
成されるMo配線の幅・膜厚が大きく変化するが、レー
ザ光342の光路中にAOモジュレータ(音響光学素
子)(図示せず)を挿入することでレーザ光342をパ
ルス化することで改善できる。パルス幅は50〜200
ns、繰り返しは10〜100kHz、ピーク出力は1
00〜300mWの範囲から設定される。形成速度は5
〜10μm/sと連続発振光の場合の半分程度となる
が、密着性に優れ、下層Al配線の有無に関係なく一定
幅・一定膜厚のMo配線を形成することができる。
【0077】これまで、プロセス室303に材料ガスを
閉じ込めた状態でレーザ光を照射する方法を述べてきた
が、ノズル(図示せず)を介して材料ガスのみ、あるい
はキャリアガスと材料ガスを混合したガスを、レーザ光
の照射部周辺に供給しても良い。この場合、レーザ照射
条件は上に述べたものとは異なるが、ここでは特に述べ
ない。
【0078】接続配線の形成が終了した後、CVD材料
ガスを排気する。接続配線として、さらに低抵抗化が必
要な場合には、真空中あるいは不活性ガス中あるいは還
元ガス中で接続配線に再度レーザ光を照射するレーザア
ニールを施し、配線中に含まれる酸素、炭素、等の不純
物を除去する。この時のレーザ出力は配線形成時のレー
ザ出力の2倍に設定する。但し、あくまでも目安であ
る。レーザ出力が低過ぎるとアニールの効果が不十分で
あり、レーザ出力が高過ぎるとレーザCVDで形成した
配線にダメージが発生する。アニールの効果があり、ダ
メージの発生しないレーザ出力に設定される。
【0079】これらの処理が全て終了した後、搬送機構
(図示せず)により試料ホルダをプロセス室303内の
ステージ310上からロードロック室301内の試料台
305上に搬送し、ゲートバルブ302を閉じた後、ロ
ードロック室301の扉(図示せず)を開いて、試料ホ
ルダを取りだし、配線修正を完了する。尚、必要に応じ
て半導体装置を取り出す前に、イオン銃306により短
時間のエッチングを行なっても良い。このエッチングに
より、半導体装置表面に付着している材料ガスあるいは
反応生成物を除去することができる。このエッチング条
件としてはSiO2膜を50〜300オングストロームだ
けエッチングする条件が選択される。
【0080】以上で述べた修正方法及び修正装置で得ら
れた半導体装置は、最上層に絶縁保護膜が形成されてい
て、少なくとも2層以上の配線層を有し、複数の接続穴
が形成されている。それらの接続穴は集束イオンビーム
アシストエッチングにより形成され、これらのうちの少
なくとも1個は、穴底の寸法で□2μm程度、深さ3.
5μm以上で、絶縁保護膜及び層間絶縁膜を貫通してA
l配線層に達する。また、これらの接続穴の穴底および
内壁の少なくとも一部分には、集束イオンビームCVD
で形成された金属膜およびレーザCVDで形成された金
属膜が形成されていて、複数の接続穴間はレーザCVD
で形成された付加配線(接続配線)で接続されている。
このレーザCVDで形成された配線の密着性を向上する
ために、レーザCVDに先だって、表面に金属膜を形成
する代わりに表面をイオンスパッタにより僅かにエッチ
ングされる。上記、レーザCVDで形成した配線は、典
型的にはMo(CO)6 から形成されたMo配線で、付加配
線形成後の真空中でのレーザアニールにより、比抵抗は
20μΩ・cm以下である。この後、必要に応じて修正
の工程で表面に付着した反応生成物などを除去するため
にイオンスパッタ等により軽くエッチングされている。
【0081】上記半導体装置は、修正の工程を施すこと
により、修正前に存在した設計上あるいはプロセス上の
回路欠陥、回路ミスがなく、修正による特性の劣化もな
く、正しく動作する。
【0082】なお、前記実施例では、半導体装置とし
て、大形計算機用論理LSIについて説明したが、超L
SIに限らず、超微細化及び多層化が進んだ多層薄膜基
板、多層薄膜デバイスにも適用できることは明らかであ
る。
【0083】
【発明の効果】本発明によれば、配線の微細化・多層
化、装置の大形化の著しい半導体装置に対して、従来の
集束イオンビームによるスパッタ加工のみの場合よりも
高速に配線の切断、接続穴の形成を行うことができ、し
かも全面に金属薄膜を形成することなく、レーザCVD
で形成した配線の密着性が良く、かつ半導体装置内の配
線との低抵抗接続が得られ、さらに、全面に金属薄膜を
形成する必要がないため、表面段差が大きい半導体装置
でも接続配線間、電極間の短絡などで不良を起すことも
なく、パッケージに仮封止した半導体素子も高歩留まり
で修正を行うことができる効果を奏する。
【0084】また、本発明によれば、簡素化した装置構
成により半導体装置に対して配線修正の高性能化、高速
化および高歩留まり化を図ることができる効果を奏す
る。
【0085】また本発明によれば、修正配線間あるいは
電極間でのリークあるいは短絡の発生のない、正しく動
作する配線の微細化・多層化が進んだ半導体装置を得る
ことができる効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置における配線修正方法
の一実施例を示す修正プロセスの前半を説明するための
図である。
【図2】本発明に係る半導体装置における配線修正方法
の一実施例を示す修正プロセスの後半を説明するための
図である。
【図3】本発明に係る半導体装置における配線修正方法
による修正プロセスのうち、配線の切断および接続穴の
形成を実施するのに最適な集束イオンビーム・アシスト
・エッチング(FIBAE)装置の一実施例を示す概略
構成図である。
【図4】本発明に係る半導体装置における配線修正方法
による修正プロセスのうち、接続配線の形成を実施する
のに最適なレーザCVD装置の一実施例を示す概略構成
図である。
【図5】本発明に係る半導体装置における配線修正方法
による配線修正装置の一実施例を示す概略構成図であ
る。
【符号の説明】
1…半導体装置、 4、5、6…配線層、 7、8…層
間絶縁膜 9…保護膜又は絶縁膜、 11…エッチングガス 12、102…集束イオンビーム、 20………金属薄
膜形成用ガス 21、22…W等の金属薄膜、 25…CVD材料ガス 26………レーザ光、 27、28…Mo等の金属 30…Mo等の付加配線、 101…液体金属イオン源 103…引出し電極、 104…静電レンズ、 105
…ブランキング電極 106…偏向電極、 108…二次電子検出器、 10
9…二次イオン検出器 112、113…ノズル、 115…ゲートバルブ 130…中央コントローラ、 132、135…コント
ロール電源 131…CADデータ入力手段、 134…電源、 1
36、209…CPU 137…モニタ(表示手段)、 140…バルブコント
ローラ 204…コントローラ、 205、301…ロードロッ
ク室 206…スパッタエッチ室、 207…レーザCVD
室、 218…光学系 215…ステージ、 220…レーザ発振器、 232
………真空ポンプ 306…イオン銃、 320………集束イオンビーム光
学系
フロントページの続き (72)発明者 伊藤 文和 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 嶋瀬 朗 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 山田 利夫 東京都青梅市今井町2326番地株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 平3−77323(JP,A) 特開 平5−234999(JP,A) 特開 平4−186831(JP,A) 特開 平6−244179(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3213 H01L 21/3205 H01L 21/82

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】2μm以下の幅の配線を複数層形成された
    半導体装置における配線修正方法において、 前記半導体装置の表面上に緩衝膜を付与しない状態で付
    加配線を施そうとする複数の接続個所の各々の配線の所
    望個所を位置決めし、該位置決めされた各配線の所望個
    所をエッチングガス雰囲気にして前記配線の所望個所に
    0.2μm以下に集束されたイオンビームを照射走査し
    て集束イオンビーム・アシスト・エッチングにより前記
    配線の上層の絶縁層に、底部がほぼ2μm×2μm以下
    で、深さが3.5μm以上で、側壁に傾斜角が付いた接
    続用の穴の加工を施して前記配線を露出させる接続用の
    穴加工工程と、 該接続用の穴加工工程で加工された各接続用の穴を位置
    決めし、該位置決めされた各接続用の穴の底に露出した
    配線の表面に0.2μm以下に集束されたイオンビーム
    を照射して配線の表面をスパッタエッチングし、その後
    各接続用の穴部にWカルボニルからなるCVDガスを供
    給し、0.2μm以下に集束されたイオンビームを前記
    接続用の穴の入口寸法よりも広い領域に照射走査して接
    続用の穴の底に露出した配線の表面との界面には少なく
    とも数10Å以上の厚さの配線材料とWとの合金層が形
    成されてその表面および前記接続用の穴の側壁に該穴の
    入口部までつながったW薄膜を析出させるW薄膜析出工
    程と、 前記半導体装置上において前記金属薄膜析出工程で析出
    された複数の接続個所の各W薄膜の間に付加配線を形成
    する経路に沿って付加配線形成用CVDガスを供給しな
    がら集束されたレーザビームを照射走査することによっ
    て前記各金属薄膜に接続した付加配線を形成する付加配
    線形成工程とを有する ことを特徴とする半導体装置にお
    ける配線修正方法。
  2. 【請求項2】前記金属薄膜析出工程において、前記配線
    の表面における前記W薄膜の厚さが0.03〜0.1μ
    mで、前記接続用の穴の側壁における前記W薄膜の厚さ
    が0.05〜0.2μmであることを特徴とする請求項
    1記載の半導体装置における配線修正方法。
  3. 【請求項3】前記接続用の穴加工工程において、前記エ
    ッチングガスがXF ガスであることを特徴とする請求
    項1記載の半導体装置における配線修正方法。
  4. 【請求項4】前記付加配線形成工程において、前記付加
    配線を形成する前に、前記半導体装置の表面をクルーニ
    ングする工程を含むことを特徴とする請求項1記載の
    導体装置における配線修正方法。
  5. 【請求項5】前記付加配線形成工程において、前記付加
    配線形成用CVDガスが金属カルボニルガスで形成し、
    前記付加配線の材料がAlまたはMoまたはWであるこ
    とを特徴とする請求項1記載の半導体装置における配線
    修正方法。
  6. 【請求項6】前記接続用の穴加工工程において、前記配
    線の所望個所の位置決めを、半導体装置の表面から観察
    されるSIM画像と位置ずれ量が補正された各配線層毎
    のCADデータに基く画像とを用いて行うことを特徴と
    する請求項1記載の半導体装置における配線修正方法。
  7. 【請求項7】さらに、半導体装置内の切断しようとする
    配線の所望の個所を位置決めし、該位置決めされた配線
    の所望個所を少なくともエッチングガス雰囲気にして該
    配線の所望個所に集束されたイオンビームを照射走査し
    て集束イオンビーム・アシスト・エッチングにより前記
    配線の上層の絶縁層に切断用の穴加工を施し、更に集束
    されたイオンビームを照射走査してその下の配線を切断
    する配線切断修正工程を有することを特徴とする請求項
    1記載の半導体装置における配線修正方法。
JP27686694A 1994-11-11 1994-11-11 半導体装置における配線修正方法 Expired - Fee Related JP3523346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27686694A JP3523346B2 (ja) 1994-11-11 1994-11-11 半導体装置における配線修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27686694A JP3523346B2 (ja) 1994-11-11 1994-11-11 半導体装置における配線修正方法

Publications (2)

Publication Number Publication Date
JPH08139099A JPH08139099A (ja) 1996-05-31
JP3523346B2 true JP3523346B2 (ja) 2004-04-26

Family

ID=17575511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27686694A Expired - Fee Related JP3523346B2 (ja) 1994-11-11 1994-11-11 半導体装置における配線修正方法

Country Status (1)

Country Link
JP (1) JP3523346B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670717B2 (en) 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
JP2005259905A (ja) * 2004-03-10 2005-09-22 Oki Electric Ind Co Ltd 半導体集積回路及びその修正方法
US7674706B2 (en) 2004-04-13 2010-03-09 Fei Company System for modifying small structures using localized charge transfer mechanism to remove or deposit material
JP5288585B2 (ja) * 2007-11-16 2013-09-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9255339B2 (en) 2011-09-19 2016-02-09 Fei Company Localized, in-vacuum modification of small structures
KR102034394B1 (ko) * 2018-09-17 2019-10-18 주식회사 코윈디에스티 레이저 화학기상증착을 이용한 미세 배선 형성 방법

Also Published As

Publication number Publication date
JPH08139099A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
US5497034A (en) IC wiring connecting method and apparatus
US6787783B2 (en) Apparatus and techniques for scanning electron beam based chip repair
US6730237B2 (en) Focused ion beam process for removal of copper
JP4279369B2 (ja) 半導体装置の加工方法
JP3523346B2 (ja) 半導体装置における配線修正方法
US20050072756A1 (en) FIB milling of copper over organic dielectrics
US6881955B2 (en) Metrology process for enhancing image contrast
JP3113674B2 (ja) 荷電ビーム処理方法およびその装置
JP5166693B2 (ja) 半導体装置の製造方法
JPS63164240A (ja) 半導体装置における配線形成方法およびその装置
JP2527292B2 (ja) Ic素子およびic素子における配線接続方法
JP2916117B2 (ja) Ic素子における配線形成装置
JP3185320B2 (ja) 半導体装置の配線修正方法及びその装置
JP2531690B2 (ja) 配線薄膜パタ―ンの形成方法及びその装置
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JP2962474B2 (ja) Ic素子加工方法
JPH0475246A (ja) イオンビーム加工装置
TWI794502B (zh) 用於表面平坦化之方法
JP3350955B2 (ja) 半導体装置の修正方法
JP2594941B2 (ja) Ic配線の接続方法及びその装置
JPH06302603A (ja) Ic素子
JPS63100746A (ja) Ic素子における配線接続方法及びその装置
JPS6355957A (ja) Ic配線の接続方法および装置
JP2527293B2 (ja) Ic素子における配線接続方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees