JP5288585B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP5288585B2 JP5288585B2 JP2007297438A JP2007297438A JP5288585B2 JP 5288585 B2 JP5288585 B2 JP 5288585B2 JP 2007297438 A JP2007297438 A JP 2007297438A JP 2007297438 A JP2007297438 A JP 2007297438A JP 5288585 B2 JP5288585 B2 JP 5288585B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fib
- integrated circuit
- semiconductor integrated
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)実質的に完成した半導体集積回路チップの配線をFIB加工により変更する工程、
ここで、前記工程(a)は以下の下位工程を含む:
(a1)前記半導体集積回路チップの主面上の絶縁膜に、FIB切削により、第1の配線ノードに到達する第1のスルーホールを形成する工程;
(a2)前記半導体集積回路チップの主面上の絶縁膜に、FIB切削により、第2の配線ノードに到達する第2のスルーホールを形成する工程;
(a3)前記第1のスルーホール及び前記第2のスルーホールを埋め込み、前記主面上で前記第1の配線ノード及び前記第2の配線ノードを電気的に接続する金属修正配線を、FIBCVDにより形成する工程;
(a4)前記主面上で前記金属修正配線を被覆する前記金属配線よりも耐酸化性または耐腐食性の高い金属被覆膜を、FIBCVDにより形成する工程。
(a)実質的に完成した半導体集積回路チップに、FIB加工により、解析用パッドを形成する工程、
ここで、前記工程(a)は以下の下位工程を含む:
(a1)前記半導体集積回路チップの主面上の絶縁膜に、FIB切削により、第1の配線ノードに到達する第1のスルーホールを形成する工程;
(a2)前記第1のスルーホールを埋め込み、前記第1の配線ノードに電気的に接続して前記主面上へ引き出す引き出し配線および、前記主面上において、前記引き出し配線を覆い、それと連結した前記解析用パッドを構成する金属膜を、FIBCVDにより形成する工程;
(a3)前記主面上で前記解析用パッドを被覆する前記金属膜よりも耐酸化性または耐腐食性の高い金属被覆層を、FIBCVDにより形成する工程。
(a4)前記解析用パッドまたは金属被覆層の周辺不要部分を、コア部分をFIBでスキャンすることなく、FIB加工により除去する工程。
(a)被処理物を収容して、FIB加工する真空処理室;
(b)前記真空処理室内に反応ガスを噴出すように設けられたノズル;
(c)前記ノズルと配管系を介して連結された液体ソース収納容器;
(d)前記液体ソース収納容器に設けられた超音波振動装置。
(e)前記ノズルと前記液体ソース収納容器の間の前記配管系に設けられた気化器。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
図13は、本発明の実施の形態のFIB加工法(または半導体集積回路装置の製造方法)に用いるFIB加工装置の全体構成を示す装置模式断面図である。図15は本発明の実施の形態のFIB加工に関する各種金属材料の性質・ソース物質をまとめた図表である。これらに基づいて、本発明の実施の形態のFIB加工法ならびに加工装置のアウトラインを説明する。
(1)試料導入:リークガス供給機構により試料交換室を大気圧までリークを行い、試料を試料交換室の搬送機構に固定する。その後交換室を排気し、所定の真空度に達したら、ゲートバルブを開け、試料を処理室に搬送する。試料搬送後、ゲートバルブを閉じる。(2)FIB立ち上げ:所定の加速電圧及び照射電流が得られるよう、設定・調整を行う。
(3)位置あわせ:モニタ上の二次電子像/二次イオン像を観察しながら、加工位置を探し出す。
(4)FIB加工:加工目的に応じたプロセスガスを供給するノズルを加工位置近傍に接近させ、加工寸法、走査速度等の加工条件を設定し、プロセスガス雰囲気中でFIB加工を行う。
図1は本発明の実施の形態のFIB加工法(または半導体集積回路装置の製造方法)の全体構成を示すブロックフロー図である。図13に示すFIB加工装置に本フローの実行機能を組み込むことで、目的に応じた成膜が半自動的に実行されることから、作業者の負担を軽減したインテリジェンスなFIB加工装置となる。図2は本発明の実施の形態の半導体集積回路装置の不良解析方法における解析用パッド形成に関するFIB加工法フローを示すデバイス見取り図である。図3は本発明の実施の形態の半導体集積回路装置の製造方法における修正配線形成に関するFIB加工法フローを示すデバイス見取り図である。本発明は、半導体装置あるいはフォトマスク等に高信頼度な配線、パッドの形成及び遮光のための金属パターン膜を追加形成するための方法に関するものである。デバイスの配線変更、不良解析あるいはフォトマスクの欠陥リペア及びパターン変更等に利用されるものである。これらの図に基づいて、本実施の形態のFIB加工手順の全体の流れを説明する。
(1)加工位置をモニタ画面上に表示後、パッド接続位置を指定し、接続穴寸法を設定後、被加工部に絶縁膜用エッチングガス(例:XeF2)53aをノズル52から吹きつけ、イオンビーム51による接続穴3aの加工を開始する(図1のステップ103)。2次粒子像を観察し、半導体装置1の内部配線2aが充分露出した時点でFIB加工を止める。(第2図(a))
(2)形成した接続穴に対して穴埋め寸法設定後、ノズル52から低抵抗材料ガス(例えば、(O2C5HF6)Cu(CH3)3SiCH、(CH3)2Au(O2C5H4F3)等といったFIB照射51によりCuやAuを析出するガス53bを吹きつけ、穴埋めを開始する(図1のステップ104)。プラグ4aの上端が埋め込みが穴の開口部にほぼ達した時点で穴埋めを停止する。(第2図(b))
(3)パッド形成寸法を設定すると共に、予めパッド形成寸法及びFIB照射条件から求めておいた、パッド形成としての成膜時間を確認後、再びノズル52から低抵抗金属用材料ガス53bを吹きつけ、パッド形成を開始する(図1のステップ105)。設定した成膜時間に達したらFIB照射及び材料ガス供給を停止し、パッド5aの形成を終了する。(第2図(c))複数のパッドを形成する場合は、上記図2(a)〜(c)の手順を複数回繰り返す。全てのパッド形成を終えたら、この半導体装置が後の工程で発煙硝酸の薬品を用いた開封処理を行うか否かを加工条件ウィンドウで選択する(図1のステップ106)。
以上のように、本発明を使用すれば、低抵抗で、耐酸化性、耐腐食性に強い、高信頼度な配線形成が可能である。また絶縁膜をコーティングするのに比べ、加工室の排気を必要としないので解析TATの向上が図れる。
図4は本発明の実施の形態の半導体集積回路装置の不良解析方法における解析用パッド形成に関するFIB加工法フローの他の例(プローブ針すべり防止機構)を示すデバイス見取り図である。図5は図4を説明するための同図(c)および(d)断面図である。図6は本発明の実施の形態の半導体集積回路装置の不良解析方法における解析用パッド形成に関するFIB加工法フローの更に他の例(プローブ針すべり防止機構)を示すデバイス見取り図である。図7は本発明の実施の形態の半導体集積回路装置の不良解析方法における解析用パッド形成に関するFIB加工法フローの更に他の例(凹部によるプローブ針すべり防止機構)を示すデバイス上面図および断面図である。図8は本発明の実施の形態の半導体集積回路装置の不良解析方法における解析用パッド形成に関するFIB加工法フローの更に他の例(囲みまたはガイドバーによるプローブ針すべり防止機構)を示すデバイス見取り図である。これらに基づいて、FIB加工によるプローブ針すべり止め機構の説明を行う。
また、別の方法として第6図に示すように、金属保護膜形成後に行っていた針止め形成を、パッド形成後、そのまま低抵抗導電膜材料ガス53bで形成する(第6図(c))。この方法を行うことにより、抵抗の高い導電膜5bを薄くすることが可能であり、さらなる低抵抗化が期待できる。また、第7図に示すように、穴埋めを行った後(第7図(a))、パッド形成時のパッド形成領域内にFIB走査除去領域を設定し、低抵抗パッド5aの形成を行う(第7図(b))、その後、金属保護膜5bを被覆することで、金属保護膜中心部に針止め用の窪み12を形成する方法、金属保護膜の4辺に針止め用の金属膜7を形成する金属膜縁取り方法(第8図(a))及び平行した2本の金属膜配線7を形成する方法(第8図(b))等が考えられる。
図9は本発明の実施の形態の半導体集積回路装置の不良解析方法における解析用パッド不要部分除去プロセスに関するFIB加工法の原理を示すデバイス上面図である。図9に基づいて、FIB加工による不要パッド・メタル除去を説明する。
図10は本発明の実施の形態のFIB加工法(または半導体集積回路装置の製造方法)に用いるFIB加工装置の要部を示す装置模式断面図および加工シーケンス図である。図11は本発明の実施の形態のFIB加工法(または半導体集積回路装置の製造方法)に用いるFIB加工装置の要部である液体ソースからの反応ガス供給系統を示す装置模式断面図である。図12は本発明の実施の形態のFIB加工法(または半導体集積回路装置の製造方法)に用いるFIB加工装置の要部である液体ソースからの反応ガス供給系統の他の例を示す装置模式断面図である。これらに基づいて、FIB加工装置の要部詳細を説明する。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
2a 第1の配線ノード
2b 第2の配線ノード
3a 第1のスルーホール(第1のビア・ホール)
3b 第2のスルーホール(第2のビア・ホール)
6a 金属修正配線
6b 金属被覆膜
8 絶縁膜
Claims (1)
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)実質的に完成した半導体集積回路チップの配線をFIB加工により変更する工程、
ここで、前記工程(a)は以下の下位工程を含む:
(a1)前記半導体集積回路チップの主面上の絶縁膜に、FIB切削により、第1の配線ノードに到達する第1のスルーホールを形成する工程;
(a2)前記半導体集積回路チップの主面上の絶縁膜に、FIB切削により、第2の配線ノードに到達する第2のスルーホールを形成する工程;
(a3)前記第1のスルーホール及び前記第2のスルーホールを埋め込み、前記主面上で前記第1の配線ノード及び前記第2の配線ノードを電気的に接続する金属修正配線を、FIBCVDにより形成する工程;
(a4)前記(a3)工程の後に、前記主面上で前記金属修正配線を被覆し、且つ、前記金属修正配線よりも耐酸化性または耐腐食性の高い金属被覆膜を、FIBCVDにより形成する工程、
ここで、前記金属修正配線はアルミニウム、または銅を主要な成分として含み、前記金属被覆膜はモリブデン、タングステン、クロム、白金または金を主要な成分として含む。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007297438A JP5288585B2 (ja) | 2007-11-16 | 2007-11-16 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007297438A JP5288585B2 (ja) | 2007-11-16 | 2007-11-16 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009123979A JP2009123979A (ja) | 2009-06-04 |
JP5288585B2 true JP5288585B2 (ja) | 2013-09-11 |
Family
ID=40815804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007297438A Expired - Fee Related JP5288585B2 (ja) | 2007-11-16 | 2007-11-16 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5288585B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9478237B2 (en) * | 2013-09-18 | 2016-10-25 | Seagate Technology Llc | Work piece contact pad with centering feature |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01217946A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2733244B2 (ja) * | 1988-04-07 | 1998-03-30 | 株式会社日立製作所 | 配線形成方法 |
JPH06163544A (ja) * | 1992-11-19 | 1994-06-10 | Kawasaki Steel Corp | 半導体集積回路配線構造体及び製造方法 |
JP3523346B2 (ja) * | 1994-11-11 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置における配線修正方法 |
JP3206377B2 (ja) * | 1995-07-05 | 2001-09-10 | 株式会社日立製作所 | 配線形成方法 |
JP5166693B2 (ja) * | 2005-11-04 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-11-16 JP JP2007297438A patent/JP5288585B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009123979A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6211527B1 (en) | Method for device editing | |
TWI359455B (en) | Electron induced chemical etching and deposition f | |
JPH0763064B2 (ja) | Ic素子における配線接続方法 | |
US8928125B2 (en) | Interconnects having sealing structures to enable selective metal capping layers | |
US5182231A (en) | Method for modifying wiring of semiconductor device | |
US9443697B2 (en) | Low energy ion beam etch | |
JP2733244B2 (ja) | 配線形成方法 | |
TWI415177B (zh) | A substrate processing method and a substrate processing apparatus | |
JP2007266099A (ja) | 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体 | |
JP5288585B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4940722B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
EP1048071B1 (en) | Integrated circuit rewiring using gas-assisted focused ion beam (fib) etching | |
JP3523346B2 (ja) | 半導体装置における配線修正方法 | |
US6987067B2 (en) | Semiconductor copper line cutting method | |
Kwon et al. | Influence of fluoride ions contamination in front opening unified pod (FOUP) generating defective bonding pad | |
JP5166693B2 (ja) | 半導体装置の製造方法 | |
JP5294816B2 (ja) | 顕微鏡付吸引型局所マイクロプラズマエッチング装置及び局所マイクロプラズマエッチング方法 | |
Liao et al. | Etch characterization of packaged IC samples in an RIE with endpoint detection by ICP source for failure analysis applications | |
JP2916117B2 (ja) | Ic素子における配線形成装置 | |
JPS63100746A (ja) | Ic素子における配線接続方法及びその装置 | |
JP2708560B2 (ja) | 半導体装置への接続配線形成方法 | |
Distelhurst et al. | Benefits of Using a CF4-Free Microwave Induced Plasma (MIP) Spot Etch Process to Remove Underfill and Analyze 2.5 D Modules | |
JPH06295910A (ja) | Ic素子およびic素子における配線接続方法 | |
JP2023165781A (ja) | 基板から単独の粒子を除去するための装置および方法 | |
CN114787988A (zh) | 金属微线的异位制作和ic电路中的fib放置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |