JPS63100746A - Ic素子における配線接続方法及びその装置 - Google Patents

Ic素子における配線接続方法及びその装置

Info

Publication number
JPS63100746A
JPS63100746A JP24521586A JP24521586A JPS63100746A JP S63100746 A JPS63100746 A JP S63100746A JP 24521586 A JP24521586 A JP 24521586A JP 24521586 A JP24521586 A JP 24521586A JP S63100746 A JPS63100746 A JP S63100746A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
buffer film
film
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24521586A
Other languages
English (en)
Other versions
JPH0766920B2 (ja
Inventor
Mikio Hongo
幹雄 本郷
Hidezo Sano
秀造 佐野
Katsuro Mizukoshi
克郎 水越
Junzo Azuma
淳三 東
Susumu Aiuchi
進 相内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61245215A priority Critical patent/JPH0766920B2/ja
Publication of JPS63100746A publication Critical patent/JPS63100746A/ja
Publication of JPH0766920B2 publication Critical patent/JPH0766920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の表面に配線を布設する技術に係り
、特に試作した半導体装置に部分的な不良が存在する場
合に不良箇所を特定し、補修するのに好適な配線布設技
術に関する。
〔従来の技術〕
半導体装置の高性能化、高速化をめざして、半導体装置
の微細化、高集積化が行われている。これに伴い、半導
体装置の開発が難かしくなって居り、開発期間の長期化
を招いている。かかる情況は、LSI設計にもカットア
ンドトライなる回路製作技法が必要であることを示して
いる。即ち、従来の設計で十分に動作しないチップ上の
不良部分を特定し、当該部分に存在する配線を切断した
り、任意の箇所に布線を施したり、不良配線を補修して
、暫定的に完全な動作が得られる半導体装置を製造すれ
ば、それに引き続く特性評価や、設計変更が迅速に行え
ることとなる。
一方、従来技術としては、例えば、ジャーナル・オン・
エレクトロケミカル・ソサエティー、128巻、9号(
1981)第2039頁から第2041頁(Journ
al of Electrochemical 5oc
iety vol。
128、階? 、 (1981)pp、2039〜20
41 )、あるいは、エクステンデド・アブストラクツ
・オン・ザ・セブンティーンス・コンファレンス・オン
・ソリッドステイト・デパイセズ・アンド・マテリアル
ズ(1985年)第195頁から第196頁(Exte
ndedAbstracts of the 17th
 Conference on 5olidState
 Devices and Materials 、 
Tokyo 、 1985 。
pp、19!l〜196)などに述べられているように
、レーザCVD技術を用いて5iOzで被榎されたSi
基板上にMo配線を形成する技術が示されている。しか
し、現実の半導体装置上に配線を布設するには、配線材
料として十分に低抵抗なものを、高速に形成することが
必要であり、かかる観点のみに立脚しても、従来技術は
、そのままでは適用できない。
配線布設が現実的な速度で行えたとしても、更に配線と
下地との密着強度が十分であること、十分な断面積を有
する配線形状が得られること等が要請される。
上記の従来技術には、CVD原料ガス圧を増加させるこ
と、レーザ出力を増加させること、レーザ光照射の相対
的走査速度を減少させることに依って、形成する配線材
料のS淳を増加できる旨の記載がある。
しかし本件出願に係る発明者らの実験によれば、レーザ
CVDで形成した配線の膜厚を増加させる七、当該配縁
が剥離したり、クラック(ひび割れ)が生じてし才うこ
とが明らかになった。また、レーザ出力を増加させると
下地、特に拡散層や接合部分が過熱され特性が劣化する
のみならず、下地の構造、例えばAl配線が存在、パシ
ベーション膜の膜厚の大小により部分的熱容量が異なる
ため、形成しようとする配線材料の膜厚及び配線幅が著
しく変化することも明らかになった。かかる問題点が解
決されない限り、半導体装置上への配線布設は実現不可
能である。
更に別の従来技術として、例えば特開昭60−2362
14号公報、特開昭60−236215号公報に開示さ
れているように、レーザ光を吸収する核として、100
X以下の薄い膜を成膜した後にレーザ光を照射してCV
Dを行わせ配線材料を成膜する技術がある。しかし本件
出願に係る発明者らの実験によれば、100又以下の薄
い膜では配線材料と下地との密着強度が不十分であり、
レーザ光の吸収が不十分で下地が過熱され特性の劣化を
生じさせることが明らかになっている。
〔発明が解決しようとする問題点〕
従来技術においては次の様な具体的問題点が未解決であ
る。即ち、 (1)析出させ布設した配線が、半導体装置表面から剥
離してしまったり、ひび割れ(クラック)が生じてしま
う。
(2)配線布設の際に、レーザ光を照射しているが、レ
ーザ光照射が配線の下地となる下層を過熱してしまう。
(5)  (2)の結果、析出過程が下地となる下層の
熱容量に依存することとなり、下層に熱容−mの小さい
材質からなる下地構造があると、布設したい配線の厚み
及び幅が極端に太くなり、配線幅を均一に保つのが困難
である。
本発明の目的は、レーザCVD技術で布設した配線が上
記の問題を生ずること無く、半導体装置上の任意箇所を
接続できる配線形成技術を提供することにある。
〔問題点を解決するための手段〕
上記目的は、半導体装置表面のりIJ + ユング。
緩衝膜の成膜、配線布設までを、半導体装置を中途で高
真空環境から脱却させること無く行うことで達成される
即ち、半導体装置を真空中でクリーニングする手段と、
半導体装置の最上層(半導体装置表面)を構成する材料
及び布設しようとする配線材料に対し物理的密層性に富
む導電体であって、配線布設に用いるレーザ光の吸収率
が高い材料から成る緩衝膜を、少なくとも半導体装置表
面の一部に成膜する手段と、当該緩衝膜に対しCVDガ
ス雰囲気内で相対的に走査しなからレーザ光を照射する
手段が主たる構成要素である。
配線布設後に前記緩衝膜を除去する必要がある。
本願の実施例においては気相で除去するスパッタエツチ
ング手段が開示されて居るが、配線布設後は大気中を持
ち運び、液相でエツチングする手法も可能である。但し
、液相でエツチングする場合は薬液の純度を考慮し、容
器から俗解する不純物の対策を講する必要があるが、こ
こではこれ以上は触れない。
〔作用〕
ここで定義した緩衝膜とは、具体的には、Mo。
Cr + W + Niといった金属、或いは油性不純
物を含んだSje Ge r (yaAs *ポリシリ
コンといった半導体。
金IJ4a−シリコンの合金であるシリサイドである。
これらの物質は、半導体装置の表面を榎う5iOzパツ
シベーシヨン膜や、レーザCVDで布設される配線材料
との密着性が優れている。
このため半導体装置表面から配線材料が剥離することな
く、布設後の配線材料にクラックが生じることもない。
また、緩衝膜はCVD現象を生じさせるレーザ光に対し
て吸収率が高いので、レーザ出力を増加せずとも配線材
料の析出が可能であり、制御性の良いCVDが行える。
換言すれば、レーザ光を、高速で走査しても配線の布設
ができる。
更に、緩衝膜があるために布設する下地の材質構造の影
Vを緩和できるので、布設する配塚の幅及び膜厚を一定
に保ち易くなる。逆に、緩衝膜がレーザ光のエネルギー
の大部分を吸収し、一部分を反射するので、配線の下地
への熱的影響を減少できる。
〔実施例〕
第1図は本発明の一実施例である配線布設装置の全体開
成そ示している。
ロードロック室1はゲートバルブ2を介してメインチャ
ンバ3と連結されており、各々、真空ポンプ4.4′に
より、配管5.5′及びパルプ6.6′を介して排気で
きる構成となっている。ロードロック室1には9エバ7
(あるいは必要に応じてチップ)を載置するための試料
台8及び上部電極9が設けられ、更には流111調整用
のパルプ10.配管11を介してArガスボンベ12に
接続されている0また、メインチャンバ3内にはウエノ
S7”)[flしX−Y−θ−2に移動可能なステージ
15が設置され、流量調整用のパルプ14.配+g15
を介してCVD原料ガスボンベ16に接続されている。
さらに、メインチャンバ3にはレーザft透過用の窓1
7が設けられ、Arイオンレーザ発振器18から見損さ
れたレーザ光19がレーザ光学系20を介して対物し/
ズ21で集光してウエノ・7′に照射できる構成となっ
ている。レーザ光学系20にはTVカメラ22が取付け
られておりモニタ23によりウニハフ′の表面が観察で
きる構成となっている。
次に各部の機能および本発明に係る耐G形成の手順につ
いて説明する。
ウェハ7には予め、配線を布設して接続したい部分のパ
シベーション膜9層間絶縁膜に窓あけが施されている。
ウェハ7をロードロック室1内の試料台8上iこ載置し
、密閉した後、パルプ6′を開けて、真空ポンプ4′に
よりロードロック室1内をlX10’″”l’ory以
下才で排気する。このときの真空厩は1 ×10−’ 
Torrでも、場合によっては許容される。
その後、流′1kv!4整用)ζルプ10を開き、Ar
ガスボンベ12からArガスをロードロック室1内に導
入しArガス圧がeimTorrおなる分にパルプ10
を調整Tる。この状態で高周波電源(図示せず)からの
高周波電力を試料台8に印加する。この時、上部電極9
はアースレベルに保たれる。これにより試料台8および
ウェハ7と上部電極9の間にArプラズマが発生し、A
r+イオンがウェハ7表面をスパッタリングする。これ
により、ウェハ7表面に付着している汚染源(水分、ゴ
ミ、よごれ)を除去するとともに、大気に露出されたた
めに配線表面に生成した酸化膜も除去する。
その後、高周波電力を上部電極9に印加し、試料台8を
アースレベルに切換える。なお、上部電極にはCrター
ゲットが設置されており、高周波電力印加により発生し
たArプラズマ中のAr+イオンがCrターゲットをス
パッタリングすることによりCr原子が飛び出し、ウェ
ハ7表面に付着する。これにより数100〜1000X
程度のCr膜を形成できる0この緩衝膜としてのCrの
膜厚は300 X程友でその効果を奏することができ、
1μmfi度まで厚くしても下地(半導体装置表面)と
の密着性は良好である。後の工程で緩衝膜の除去が必要
な場合には、下地である半導体装置表面上のパッシベー
ション膜(5t(h )の膜厚が、後のエツチング工程
でどこまで削られてもかまわないかに依存して、緩衝膜
の膜厚を決めることとなる。
尚、半導体装置全曲番こ緩衝膜を付ける必要はなく、適
宜、マスク手段を設けて、配線の布設が必要な同所及び
その近辺のみに緩衝膜を成膜すれば、後のエツチング工
程が多少、楽になろう。
本実施例では、パッシベーション膜が1〜2μm緩衝膜
としてのCrが500Xであるので、多少強めにエツチ
ングを施しても、半導体装置の特性に影響はない。
上部電極9にMoターゲットを用いれば緩衝膜としてM
o%成膜できる。この場合のMo膜厚も後のエツチング
工程にいかなる手段を用いるかで、数100〜10DO
X程度とする必要がある。
緩衝膜を成膜後、パルプ10を閉じてロードロック室1
内をI X 10−’ Torr程度まで排気し、ゲー
トパルプ2を開き、Cr膜の形成されたウェハ7をメイ
ンチャンバ3内のx−y−z−θステージ15上に移動
させ、ゲートパルプ2を閉じる。窓178介して、レー
ザ集光用の対物レンズ21およびTV右カメラ2.モニ
タ23により、2方向に移動してピントを合わせるとと
もに、θ方向の調侵も行う(、その後、配線布設を行う
べき半導体装置上の一定位置(例えばターゲットマーク
)とモニタ23上のマーカ(例えば電子ラインの交点)
を一致させ、設計上の寸法に従ってX−Yステージ13
を駆動して、接続を要する部分、即ちパッシベーション
膜および必要に応じて層間絶縁膜に窓が形成され配線が
露出した部分、とマーカを一致させ・る。このマーカは
、レーザ光19を照射した場合の集光位置である0 本発明で用いられるレーザCVD技術は、レーザ光の照
射位置に発生する熱エネルギーにより、当該発熱位置近
傍に浮遊するCVD用原料ガスを分解して堆積させるも
のである。本実施例では半導体装置を加熱(予熱)して
いないため、レーザCVDにより布設される配線材料の
膜厚は、せいぜい2μm程度である。半導体装置を予熱
できるのであれば、即ち、試料台8の熱膨張が原因でT
V右カメラ2の焦点合せが困難になるという技術的課題
を解決できるのであれば、半導体装置を400°Cに予
熱した場合、レーザCVDで成膜可能な配線材料の厚み
は最大5μm8度、600°Cの場合、最大20μm8
度堆積できる。
バルブ148開き、CvD原料ガスポンベ16から配管
15を介してCVDガスをメインチャンバ3に導入する
とともに、パルプ6を閉じてCVDガスを一定圧力で閉
じ込める。ここではCVDガスとしてMo (■)6(
モリプデ/カルボニル)を用い、αITorr前後の圧
力になる様に調整する。なお、必要に応じてAr e 
He等の不活性ガスを導入して大気圧付近まで圧力を上
げても艮い。また、Mo (Co) aは室温では白色
固体であり昇華による蒸気圧が低いため、ボンベ16.
パルプ14.配管15を加熱する必要がある(図示せず
)。
ここでArレーザ発振器18よりArレーザ198発見
損せレーザ光学系20.対物レンズ21により集光しつ
つ、窓17を介してウェハ7′上の穴あけされ配線が露
出している部分(以下、窓内部と称す)に当該レーザ光
を照射する。レーザ出力にもよるが、数秒〜数10秒で
窓内部にMoを析出させることができる。完全に窓内部
を埋め込んだ後、シャッタ(図示せず)によりレーザ光
19を遮断し、制御装置X<図示せず)により設計寸法
、あるいは予め設定された寸法だけステージ15を移動
させ、対をなす接続すべき部分(配線が露出している部
分)とマーカを一致させる。位置合せ終了後、シャッタ
を開いてレーザ光19を照射し、窓内部をMoで埋め込
む。
レーザCVDに用いる原料ガスにも依るが、布設後の配
線材料に不純物として炭素Cが混入することがあるが、
これは焼なましくアニール)をすることで改善される。
析出した配線材料はレーザ++十分に吸収しうる表面状
態となっており、アニールはCVD用の原料ガスを排出
してから行われる。
複数箇所の接続を行う場合は上記動作を繰返し、全ての
窓内部の穴埋めを終了すると、次に穴埋めした部分と穴
埋めした部分の接続、即ち配線形成を行う。まず、一方
の穴埋めした部分に位置合せを行った後、レーザ光19
を照射しながら、ステージ13を予め設定された経路に
従って一定速度で移動させ、Mo配線を形成する。そし
て他方の穴埋め部分までMo配線を形成しながら到達し
た時点で、レーザ光19の照射を停止する。複数の配線
を布設する場合は上記動作を繰り返えす。なお、これら
の穴埋め、配線形成はレーザ光19のON・OFFおよ
びステージ13の移動により達成されるが、接続すべき
点を予め座標として入力して8くことにより、通常のシ
ーケンス制御、数値制御あるいはその組合せにより、自
動的に行うことができる。
本実施例ではCVD原料ガスおしてMo(CO)sを用
い、Mo配線を布設する例を示したが、ガスとしてCr
(■)s 、 W(Co)e * Ni(■)4 とい
った金礪カルボニル+ MoFs * ””sといった
ハロゲン化合物。
AI(αs)s * Cd(CHs)雪といったアルキ
ル化合物を用いることができ、とくにプロセスは変わら
なむ5配線布設が全て終了した後、パルプ6を開きMo
 (CO) sを排出する010−7Torr 程度ま
で排気して、ゲートパルプ28開きウェハ7′ヲロード
ロツク室1内の試料台8上に移動させる。ゲートパルプ
2を閉じた後1.へrガスボンベ12のパルプ10%l
QいてArガスをロードロック室に導入し、Arガス圧
が数mTorrに保たれる様にpA贅する。その後、上
部電極をアースレベルにし、試料台8に高周波電力を印
加してArプラズマを発生させ、Ar+イオンでウェハ
7表面をスパッタリングする。これにより、ウェハ7表
面に形成されていた緩衝膜としてのCr膜を除去するこ
とができる。なお、レーザ’CVDにより形成されたM
o膜も表面がスパッタリングによりけずられるが、通常
Mo配線はα2〜2μmの膜厚に形成するので、数10
0〜1000λ程度のCr膜を除去する条件であれば問
題にならない。
尚、密着性を向上させるには、緩衝膜として、100X
以上のheが必袂なことが経験的に得られている。
これらの処理を終了することにより、ウェハ上に心安と
する配線を布設することができた。
ここで、さらに第2図によって本発明の配線布設方法に
ついて詳しく説明する。第2図(a)は配線布設を喪す
る半導体装置を登載したウェハの断面を示している。
尚、本発明は、半導体装置を多数登載したウェハを直接
の配線布設対象としても良いし、半導体装置1つを登載
したチップを対象としても良い。
Si基板30(第2図(a))上にSiO2膜61を介
して鳩目のAl配線52が形成され、眉間絶縁膜33を
介して2層目のAJ配線34が形成され、さらにその上
にウェハを保鰻するためのパシベーション膜35が形成
されている。さらに接続すべき部分は、Al配線が露出
する様にパシベーション膜359層間絶縁膜33の一部
分が除去され穴(窓部)56.56’が形成されている
。これらの穴36.36’はレジスト工程を用いたエツ
チング、あるいはイオンビームを集束して照射すること
によるスパッタリング加工により形成される。なお、露
出したAl配線の表面は大気にさらされることにより、
酸化膜37.37LIJ(生成さへまた他のプロセス中
に生じた反応生成物、よごれ。
あるいは水分等の汚染源58.58’が表面に付着して
いる。酸化?1g57.57’は配線の接続抵抗増加、
接続不良の原因となり、また汚染源58.58’は布設
した配線の密層性を低下させる原因となる。
そこで第2図伽)に示す様にスパッタ・クリーニングに
より、酸化!s57.57’および汚染源38.!5B
’を除去する。その後、大気にさらすことなく第2図(
e)に示す様ζこパシベーション膜35に対して密着性
が良く、導電性を有し、かつレーザ光の吸収率の高い膜
39(具体的にはクロムjlk)8スパツタにより数1
00〜1000λの厚さで全面に成膜する。しかる後、
Mo(Co)g (モリブデンカルボニル)ガス雰囲気
中でArレーザを集光照射することにより、まず穴36
 、56’%Moで埋め込む。ツいで、穴66と穴57
′の間%Arレーザ光を煕射しながらウェハを移動する
ことにより、第2図(d)に示す様にlv+o配[40
を形成する。そして不要なCrJ1g’r除去すること
により第2図(e)に示す様に布設が完了する。
ここでレーザ光源としてArが用いられているが、緩衝
膜に吸収されて熱に変わり得るa長のレーザ光源であれ
ば使用可能である。但し、連続発振の方が望ましい。例
えばクリプトンKrレーザ、YAGレーザ(高調波発振
も含む)、加工部分の寸法が許せばCO!レーザが挙げ
られる。
またCrM39はArシレー元に対し、その膜Nが50
0Xでは約14俤、600人のとき約2%の透iA率で
あり、他のレーザ光源に対しても透過率は極端に変わら
ないので、下地へのレーザ熱射による熱影響を防止する
ことができる。また、Cr膜39がレーザ光を吸収して
発熱し、そこで分解反応が起きてMo[が析出するため
、パシベーションI[馬、Al配線の有無等の下層の影
響が小さく 、Mo配線40のg!厚、配線幅の変化も
小さい。さらには、Cr膜自体がAl配線と比較して反
射率が低く、また熱伝導率も小さいので、Cr膜39が
ない場合に比べて低いレーザ出力でもλ髄配@40が形
成できるし、四じ出刃の場合にはより高速で形成できる
。また、一連の工程を同一装置内で処理できるのでAJ
配?lN32表面の酸化物、あるいはCr膜39表面の
酸化物が新たに生成することもなく、接続抵抗の小さい
艮好な配線を布設できる。
なお、本実施例では予め全面に形成したCr膜のうち不
要部分を除去するためにスパッタ・エツチングを行った
が、第2図(d)に示す状態で大気中に取り出しても、
特に不都合はない。このため、ウェットエツチングの手
法により不要Cr膜を除去することもできる。即ち、例
えばエツチング液として水11に硝酸2I!2セリウム
・アンモンCe(NOs)4・2 N)34NO320
0,lil を溶解させたものを用い、室温で約30秒
間浸漬することにより、5ooXのCrl!を除去する
ことができる。
次に本発明の配線布設装置の別な実施例を第5図に示す
。なお第1図と同じ部分は同一番号で示しである。
ロードロック室45はゲートバルブ2によりメインチャ
ンバ46に連結されている。真空ポンプ4゜lにより配
管5.5′およびパルプ6.6’%介して排気できる構
成となっている。ロードロック室・45にはウェハ7を
載置するための試料台47および上部電極48が設けら
れ、さらには流量14整用のパルプ10.配′l!!r
11を介してArガスポンベ12に接続されている。ま
たメインチャンバ46内にはウェハ7′を載置し、x−
y−z−θに移動可能なステージ49が設置され、流−
t、、S整用のパルプ10′、配管11′を介してAr
ガスポンベ12に、またパルプ14.配管15を介して
CVD原料ガスポンベ16に接続されている。さらに、
メインチャンバ46にはレーザ光透過用のg17が設け
られ、Arイオンレーザ発振器18から発振されたレー
ザ光19がレーザ光学業を介して対物レンズ21で集光
してウェハ7′に照射できる構成となっている。またメ
インチャンバ46にはスパッタ用ターゲットを有する上
部゛4を極50が設けられている。なり 、Arガスボ
ンベ12′はArガスポンベ12と共用しても良い。
上記構成に詔いて、ウェハ7をロードロック室45内の
試料台47に載置し、密閉後排気し、数rn’rorr
の圧力亡なる様1cArガスを流しながら、上部電極4
8をアースレベルに、試料台47に高周波電力を印jM
I、、Ar  イオンのスパッタリングによりウェハ7
の表面をクリーニングする。同時に!!続のために露出
しているAl配線の表面の酸化膜も除去する〇その後、
パルプ10を閉じ、パルプ6′を開いて真空ポンプ4′
により十分に排気する。その後、ゲートパルプ2を開き
、ウェハ7をメインチャンバ46内のステージ49上に
搬送手段(図示せず)により移動する。この時、ステー
ジ49はスパッタ用ターゲットを備えた上部*極50の
下Iこ位置している。
ここでゲートパルプ2を閉じ、パルプ11′を開いて−
Arカスボンベ12′よりArガス8導入し、数mTo
rrの圧力に!A整しながら上部亀憔5oに高周波電力
を印加する。ステージ49はアースレベルにある。これ
によりAt+イオンがターゲットをスパッタリングし、
これによりターゲットのCr原子がウェハ7′上に付着
して、Cr膜を成膜する。
そして所定の厚さく畝100〜1oooX)に成膜した
後、パルプ11′を閉じ、Arガスを排気したあとパル
プ14を開いてCVD原料ガスポンベ16よりMo(C
O)sガスをメインチャンバ内に導入し、一定ガス圧と
してパルプ14を閉じる。ステージ49は窓17の下に
移動し、対物レンズ21.TVカメ222゜モニタ23
でウェハ7′の表面が観察できる。ここで、ステージ4
9により、2方向、θ方向のv4喪を行った後、レーザ
の集光位置と、配線布設を行うチップ内のターゲットマ
ークを、X−Yに移動して一致させた後、設計上の寸法
に従ってステージ49を移動させて接続を要する部分、
即ちパシベーション膜および心機に応じてノー間絶縁膜
に窓(穴)が形成され配線が露出した部分とレーザ線対
位置を一致させる。
ここでArレーザ発振器18よりレーザ光198発振さ
せ、レーザ光学系20.対物レンズ21により集光しつ
つ、窓17を介して穴内部にレーザ19を照射する。こ
れにより穴内部に鵬を析出させ、埋め込む。
必要に応じて全ての接続を要する穴を独め込んだ後、設
計寸法、あるいは予め設定された寸法に従い、埋め込ま
れた部分と埋め込まれた部分の間を、ステージ49によ
り移動しなからレーザ光198照射して接続、即ちIv
to配綜の布設を行う。
全ての配婦を布設した後、パルプ6を開きに1す(CO
)を排出し、ステージ49をゲートパルプ2側へ移動し
た後、ゲートバルブ28開いてウェハ7′ヲロードロッ
ク室45内の試料台47上に移動させる。ゲートパルプ
2を閉じた後、Arガスポンベ12よりArガスをロー
ドロック室45内に導入しつつ、Arガス圧を数mTo
rrに保たれる様に調整する。
その後、試料台47に高周波電力を印加し、Ar”イオ
ンによるスパッタリングでウエノ・7表面に形成されて
いたCr膜を除去する。当然、MO配線表面もスパッタ
リングされるが、通常MO配線はα2〜2μmの膜卑に
形成するので、数100〜1oooX程度のCr膜を除
去する条件であれば問題にならない0第3図に示した装
置による各工程での断面形状も第2図での説明と全(同
じであり、同様の効果が得られるばかりでなく、ウェッ
トエツチング工程が不要となる効果がある0 次に、第4図に本発明の第3の実施例である配線布設装
置の全体構成を示す。第4図において、メインチャンバ
5およびレーザ発振器188含めた光学系は第1図と同
じである。
ロードロック室55には試料台47および上部電極48
が設置され、Arガス導入系12.56.57および真
空排気系4′、ダ、6′が備えられ、Arスパッタによ
るクリーニングおよび最終工程のエツチングが行える構
成となっている。ロードロック室55はゲートパルプ1
を介してスパッタ室62に連結されている。スパッタ室
62はアースレベルに固定された試料台60、高周波電
力を印加してスパッタリング作用を行う上部電極61で
あって、スパッタ用ターゲットを備えた上部電極Arガ
スを供給する配管58及びパルプ59が、真空ポンプ4
“による排気を行うための構成となっている。
ロードロック室55でAr“イオンによるスパッタリン
グを利用したウエノ・7表面のクリーニング。
および配線表面の酸化物除去後、ゲートパルプ1f用い
てウェハ78スパツタ室62内に移動し、緩衝層として
上部電極に付加したターゲツト材質に応じた膜を成膜す
る0その後、ゲートパルプ2“を介して連結されている
ステージ15上にウエノ′−7′ヲ移動し、レーザCV
Dにより配線%i役する。この手順については第1図お
よび第S図の説明で述べた手順と同じである0配線形成
後、ウエノ\7“はゲートパルプ2“および2′を通っ
てロードロック室55の試料台47上に移動し、スパッ
タリング加工により不要族を除去する。これらの工程に
より、必要な配線布設が完了する。
本実施例では、スパッタ成膜機構、クリーニング機構を
それぞれ専用の真空室で行うため、相互に汚染されにく
い効果がある。又、各機構を分割しているため半導体装
置81チツプとして扱うか、ウェハーごと扱うかにより
各機構を設ける上で自由度が増す効果がある。
次に嘱5図に緩m膜を成膜する機構部分の別の実施例を
示す。これは、第1図ではロードロック1に、第5図で
は上it極50に、第4図ではスパッタ室62に、それ
ぞれ対応する機構部分であり、成膜手段として真空蒸着
室65を用いるものである。
即ち、電子銃66から放射される電子W467により、
るつぼ68内に設置された蒸着材料69を加熱・蒸発さ
せて試料台70に固定されたウェハ表面に金鵜あるいは
半導体膜を形成するものである。試料台70は回転軸7
1により回転可能な揖造をしており、ロードロック室5
5でスパッタクリーニングされたウェハはゲートパルプ
2“を介して試料台70上4こ移動・固定される。その
儂で試料台70は180°回転し、ウェハ表面が下向き
の状態でシャッタ72を開いて、蒸着を行う。
当然のことながら、蒸事室65内は真空ポンプ73によ
り、パルプ74.配管75を介して十分な真空度に保た
れている。ウニ/%表面への蒸着が終了するとシャッタ
72を閉じ、試料台65を回転させてウェハを上向きと
し、ゲートパルプ2“を介してメインチャンバ内に移動
する。
また第6図に緩衝層を成膜する1幾構部分の別の実施例
をCVDV6O13て示す。第4図に示すスパッタ室6
2のかわりに使用することができる。即ち、ヒータを有
する試料台81とCVD原料ガスボンベ82.パルプ8
5.配管84.ノズル85を備え、また排気系として真
空ポンプ86.パルプ87.配管88を備えている。
ロードロック室55でスパッタクリーニングされたウェ
ハ7はゲートパルプ/を介して試料台81上に移動され
る。試料台81のヒータによりウェハ7が必要な温度番
こ加熱されてから、CvDIJK科ガスポンベ82から
当該ガスを調整パルプ83.配管84を介してノズル8
5からフェノ1フ上に流しながら金属あるいは半導体膜
を形成する。必要な膜厚が形成されるとパルプ85を閉
じ、十分に排気した後、ゲートパルプ2“を介してメイ
ンチャンバにウェハ7を移動する。この後の配線形成工
程、および不要膜の除去工程は第1図および第3図にお
ける工程と同一である。これらにより第1図、第3図に
示した配線布設装置とほぼ同じ効果が得られる。
また本発明の実施例においては、それぞれの装置の構成
および機能を説明したが、たとえばパルプを電磁パルプ
あるいは空気作動パルプに、流量調整用パルプを上記電
磁パルプあるいは空気作動ハ/’7’ト流t?l1lJ
Il装置(マス・フロー・コントローラ)を使用するこ
とにより、ウェハをロードロック室に挿入してから、配
線布設が完了するまでを、シーケンス制御、あるいは数
値制御等により完全に自動的に行い得る。
また、表面クリーニングにはArプラズマによるスパッ
タリングで説明して米たが、紫外光照射による汚染源除
去、エツチングガスを利用した反応性イオンエツチング
、さらには露出した配縁表面の酸化物除去のため、集束
イオンビームによる除去加工を適用することもできる。
また、密着性向と、熱影響低減のための膜形成には、ス
パッタ成膜、熱CVD、真空蒸層の他、紫外光、あるい
は赤外光照射によるCVD1こよっても実現可能である
また、レーザCVDによって配線を布設する際にステー
ジの移動により行ったが、光学系を移動することによっ
ても同じ配線布設を行うことができる。
〔発明の効果〕
以上に述べたように、本発明ζこよれば半導体装置上に
密着性の優れた配線を布設できる。
レーザ光が下地部分(%−に半導体装置の拡散領域等)
に直接、照射されないので、過熱防止の効果がある。更
に、下地の構造の影響を受けにくいので、一定膜厚、一
定幅の配線が布設できる効果がある。
また配線布設の工程を真空中で行うため、接続部分の接
触抵抗を小さくでき、良好な接続が行える効果がある。
更には、半導体装置の不良箇所の特定、不良箇所の補修
による特性評価、設計変更の迅速化に効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例である配線布設装置の全体構
成図、第2図は本発明の配線布設方法の各工程を説明す
るための図、第5図は本発明の他の実施例である配線布
設装置の全体構成図、第4図は本発明の@3の実施例で
ある配線布設装置の全体構成図、第5図は緩#J膜成膜
機構の実施例を示す図、第6図は緩衝膜成展+41構の
他の実施例を示す因である。 1・・・ロードロック室 2・・・ゲートパルプ。 3.46・・・メインチャンバ。 4.4′・・・真空ポンプ、7.7’・−・ウェハ。 12.12’・Arガスボンベ。 16・・・CVD材料ガスボンベ。 18・・・レーザ発振器。 9 、48.50・・・上部電極 、′−2ゝ、 代理人 弁理士 小 川 勝 男  1゛−駕1図 32 回 ′j 3 図 j  4 回 L 5 ロ ま こ ロ ア°′

Claims (1)

  1. 【特許請求の範囲】 1、配線が形成された半導体装置に対してレーザ光を集
    束して照射する機構と、当該レーザ光の断続を行うシャ
    ッタ機構と、当該レーザ光の集束位置を監視する画像化
    機能を有するレーザ光学系と、 前記レーザ光学系に近接して配置された第1の真空室で
    あつて、前記レーザ光を導入する窓と、前記半導体装置
    を載置し、回転運動及び直角座標表示でx、y、z軸方
    向の並進運動が可能な第1の試料台と、前記レーザ光学
    系によりレーザ光の照射を受けた前記半導体装置表面に
    補修用の配線を析出させるためのCVD原料ガスを供給
    する手段と、別の真空室との間に介在する開閉弁よりな
    るものと、 前記半導体装置を複数の真空室へ移送する手段と、 前記真空室の1つであつて、前記半導体装置表面及び前
    記補修用の配線材料に対し物理的密着性に富み、前記レ
    ーザ光の吸収率が高い導体又は半導体から成る緩衝膜を
    、少なくとも前記半導体装置表面の一部に成膜する緩衝
    膜成膜手段を有するものと、 前記真空室の1つであつて、前記半導体装置表面をスパ
    ッタリング現象により清浄化する電極及び第2の試料台
    を有するもの から成る配線布設装置。 2、特許請求の範囲第1項記載の配線布設装置において
    、 前記緩衝膜成膜手段は、Mo、Cr、W、Ni、Si、
    Ge又はGaAsを主成分とする緩衝膜を前記半導体装
    置表面に成膜する配線布設装置。 3、特許請求の範囲第1項記載の配線布設装置において
    、 前記緩衝膜成膜手段は、緩衝膜をターゲット材料とする
    スパッタリング、緩衝膜を蒸着源とする真空蒸着、又は
    緩衝膜の成分を含むガスを用いた熱CVDである配線布
    設装置。 4、CVD原料ガス雰囲気中で半導体装置表面にレーザ
    光を集光して照射することで当該ガスを分解し当該原料
    を析出して補修用の配線を布設する方法であつて、 既に配線が形成され、かつ、前記補修用の配線を布設す
    る始点位置及び終点位置の既に形成された配線を露出し
    た半導体装置を対象とし、前記対象となる半導体装置を
    真空中の放電を用いたスパッタリング現象により清浄化
    し、前記対象となる半導体装置表面及び前記補修用の配
    線材料に対し物理的密着性に富み、前記レーザ光の吸収
    率が高い導体又は半導体から成る緩衝膜を、少なくとも
    前記対象となる半導体装置表面の一部に真空中で成膜し
    、 前記既に形成された配線が露出した始点位置及び終点位
    置に前記CVD原料ガス雰囲気中で前記レーザ光を集光
    して照射することで、前記補修用の配線材料で覆い、 前記補修用の配線材料で覆われた前記始点位置から前記
    終点位置まで、前記CVD原料ガス雰囲気中で前記レー
    ザ光を集光して照射しつつ移動することで、前記補修用
    の配線材料を形成する配線布設方法。 5、特許請求の範囲第4項記載の配線布設方法において
    、 前記緩衝膜としてMo、Cr、W、Ni、Si、Ge又
    はGaAsを主成分とする緩衝膜を用いる配線布設方法
    。 6、特許請求の範囲第4項記載の配線布設方法において
    、 前記CVD原料ガスとして、Mo(CO)_6、Cr(
    CO)_6、W(CO)_6、Ni(CO)_6、Mo
    F_6、WF_6、Al(CH_3)_3又はCd(C
    H_3)_2を用いる配線布設方法。
JP61245215A 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置 Expired - Fee Related JPH0766920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61245215A JPH0766920B2 (ja) 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61245215A JPH0766920B2 (ja) 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6326618A Division JP2604992B2 (ja) 1994-12-28 1994-12-28 Ic素子における付加配線形成方法

Publications (2)

Publication Number Publication Date
JPS63100746A true JPS63100746A (ja) 1988-05-02
JPH0766920B2 JPH0766920B2 (ja) 1995-07-19

Family

ID=17130343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245215A Expired - Fee Related JPH0766920B2 (ja) 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置

Country Status (1)

Country Link
JP (1) JPH0766920B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300544A (ja) * 1988-05-28 1989-12-05 Sony Corp 半導体装置の製造方法
JPH02312237A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd 半導体装置とその配線修正方法および配線修正装置
JPH0340434A (ja) * 1989-07-07 1991-02-21 Hitachi Ltd 接続配線を有する半導体装置並びに半導体装置における接続配線形成方法及びその装置
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211860A (ja) * 1984-04-05 1985-10-24 Fuji Electric Corp Res & Dev Ltd 多層導電膜パタ−ンの形成方法
JPS60216555A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS61147549A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211860A (ja) * 1984-04-05 1985-10-24 Fuji Electric Corp Res & Dev Ltd 多層導電膜パタ−ンの形成方法
JPS60216555A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS61147549A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
JPH01300544A (ja) * 1988-05-28 1989-12-05 Sony Corp 半導体装置の製造方法
JPH02312237A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd 半導体装置とその配線修正方法および配線修正装置
JPH0340434A (ja) * 1989-07-07 1991-02-21 Hitachi Ltd 接続配線を有する半導体装置並びに半導体装置における接続配線形成方法及びその装置

Also Published As

Publication number Publication date
JPH0766920B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
JP6617227B2 (ja) 基板接合装置および基板接合方法
US5182231A (en) Method for modifying wiring of semiconductor device
JP2733244B2 (ja) 配線形成方法
JPH0763064B2 (ja) Ic素子における配線接続方法
JP2004087174A (ja) イオンビーム装置およびイオンビーム加工方法
KR101285450B1 (ko) 전자빔을 이용한 박층의 고분해능 처리 방법
JPS58170037A (ja) 配線の切断方法及び切断装置
JP3113674B2 (ja) 荷電ビーム処理方法およびその装置
JPS63100746A (ja) Ic素子における配線接続方法及びその装置
WO2008045130A2 (en) Property modification during film growth
JPS63164240A (ja) 半導体装置における配線形成方法およびその装置
TW202226915A (zh) 形成圖案化之材料層之方法
JPH0644564B2 (ja) 配線形成方法
JP2004095339A (ja) イオンビーム装置およびイオンビーム加工方法
JP2594972B2 (ja) 配線形成方法およびその装置
JP2604998B2 (ja) Ic素子における配線接続方法
JP3523346B2 (ja) 半導体装置における配線修正方法
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JP2604992B2 (ja) Ic素子における付加配線形成方法
JPS62291048A (ja) Ic素子における微細布線方法
JPH02312237A (ja) 半導体装置とその配線修正方法および配線修正装置
JP2813343B2 (ja) 導体膜形成方法とその装置
JPH088254A (ja) 金属薄膜形成方法
JPH06302595A (ja) 配線形成装置
JP2962474B2 (ja) Ic素子加工方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees