JPS60211860A - 多層導電膜パタ−ンの形成方法 - Google Patents

多層導電膜パタ−ンの形成方法

Info

Publication number
JPS60211860A
JPS60211860A JP6795584A JP6795584A JPS60211860A JP S60211860 A JPS60211860 A JP S60211860A JP 6795584 A JP6795584 A JP 6795584A JP 6795584 A JP6795584 A JP 6795584A JP S60211860 A JPS60211860 A JP S60211860A
Authority
JP
Japan
Prior art keywords
gas
pattern
conductive film
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6795584A
Other languages
English (en)
Inventor
Akinori Shimizu
了典 清水
Misao Saga
佐賀 操
Kazuo Matsuzaki
松崎 一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Corporate Research and Development Ltd
Priority to JP6795584A priority Critical patent/JPS60211860A/ja
Publication of JPS60211860A publication Critical patent/JPS60211860A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 に関する。
〔従来技術とその問題点〕
多層導電膜としては、例えばシリコン基板上の酸化膜の
上に設けられる配線として、酸化膜となじみのよい多結
晶シリコン膜と通電抵抗を下けて半導体装置の動作温度
を上げるためのアルミニウム膜との積層、あるいはシリ
コン基板上に設けられる電極としてシリコンとの密着性
のよいチタン膜とろう付は性のよい銅膜との積層などが
知られている。従来、金属よりなる導電膜の形成は、蒸
着法やスパッタリング法で行われるのが一般的であった
。しかし、スパッタリング法は言うに及ばず、蒸着法で
さえも導電膜の構成原子がかなυ大き彦運動エネルギー
をもって基体に衝突するため、上層形成の場合にも基体
に損傷を与えるという現象がある。特に半導体基板の場
合は、基板中に作り込まれているテパイスの特性を劣化
させるという問題がある。このため蒸着あるいはスパッ
タリング工程後に必ずアニール工程を通さねばならなか
った。さらに、蒸着あるいはスパッタリング工程の際に
マスクを用いても、堆積粒子のマスク下側への111A
シ込みなどによシ、μm程度の微細なパターンを堆積工
程と同時に形成することは不可能であシ、それらの工程
後のリングラフィ工程が必須であった。
〔発明の目的〕
本発明は、上述の欠点を除去し、基体に影響を与えるこ
となくパターンを有する多層導電膜を基体上に形成する
方法を提供することを目的とする。
〔発明の要点〕
本発明によれば、基体表面に順次導なる種類の反応ガス
を接触させ、所期の導電膜パターンと同一の透光パター
ンを有するマスクを通して反応エネルギーを与える光を
基体上に照射することによυ、それぞれの反応ガスから
導電膜を基体上に積層成長させることによって上記の目
的が達成される。照射される光としては、必要な反応エ
ネルギーに相当する波長よシ短波長で、かつ吸収が著し
くなるほど短くない波長、すなわち1000〜6000
Aの紫外ないし可視領域の光を用いることが望まし−い
O 〔発明の実施例〕 以下、本発明の実施のための装置を示した第1図を引用
して、シリコン基板上の酸化シリコン膜表面にn型多結
晶シリコンとアルミニウムとの2層からなる配線を形成
する実施例を説明する。1μm厚さの酸化シリコン膜を
被着したシリコン基板1を反応室2の底部の上に置き、
反応室2内を真空ポンプ3で排気し、他方からまずマヌ
フローメータ4により流量制御された1 500 ml
/−i−のSiH4ガスをボンベ5から、200mj!
7−のPH3ガスをボンベ6から、700mb−のH。
ガスをボンベ7から導入し、反応室内の圧力を10To
rr前後に保つ。そこへAr+レーザ5144久の発振
光7を、鏡8、レンズ9および石英板に所望の導電膜・
くターンと同一パターンを透光パターンとして残るよう
にクロム膜11を設けたマスク10を介して、基板1上
で焦点を結ぶように入射させる。マスク10は基板上1
鵡の位置に設置されておシ、マスク位置でのパワー密度
は基板上での、例えば1.0 M豐夕のノくワー密度に
比してZo以下と低いため、マスクには多結晶シリコン
は堆積せず、マスクの透光ノくターン通υのn型多結晶
シリコンの配線ノくターンが形成される。次にガスを切
換えて、ボンベ12からのAI (CH3)3ガスを1
0 ml/b、ボンベ7からのH8ガスを2500 m
b−の流量でそれぞれ導入し、反応宿2内を100 T
orr前後の圧力に設定する。入射光として周波数逓倍
されたAr+レーザ2572X線13を使用し、同様に
マスク10を通して0.5 MW/−のパワー密度で照
射する。これによシ基板1上に堆積原子の衝突による損
傷を蒙ることなく良好な付着性で密着した多結晶シリコ
ン層パターンの上にアルミニウム層が堆積し、極めて低
電気抵抗の微細配線が得られる。
本発明は、上記の実施例にとどまらず、使用ガス、使用
光源を変えることによυ、カドミウム、すす、亜鉛、ガ
リウム、ゲルマニウム、鉄、タングステン、クロム、モ
リブデン咎の組合せからなる多層導電膜を容易に得るこ
とができる。ガスとして堆積金属のアルキル金属が有効
であシ、光源としては、例えばカドミウムの場合ArF
エキシマレーザ、モリブデンの場合Cu+レーザが用い
られる◇〔発明の効果〕 本発明は、所望のパターンの透光領域を有するマスクを
通し、ての光による光CVD法によって、異なる種類の
反応ガスから順次導を肢を積層して多層導電膜パターン
を形成するもので、同一反応室内の連続工程のみで基体
へ損傷を与えることなく、段差被覆性の優れた多層導電
膜パターンを所望の微細形状で得ることができる。従っ
て半導体装置における多層配線パターンの形成をはじめ
として、他の製品のための多層導電膜パターンの形成に
も極めて有効に適用できる。
【図面の簡単な説明】
第1図は本発明の一実施例に用いる装置の断面図である
。 1・・・・・・シリコン基板、2・・・・・・反応室、
5・・・・・・5tl(4ボンベ、6・・・・・・PH
3ボンベ、7・・・・・・Heボンベ、7・・・・・・
Ar+レーサ光、10・・・・・・マスク、11・・・
・・・クロムg、12・・・・・・届(CHa)3ボン
ベ、13・・・・・・逓倍Ar+レーザ光。

Claims (1)

  1. 【特許請求の範囲】 1)基体表面に順次異なる種類の反応ガスを接触させ、
    所期の導電膜パターンと同一の透光パターンを有するマ
    スクを通して反応エネルギーを与える光を基体上に照射
    することによシ、それぞれの反応ガスから導電膜を基体
    上にa層成長させることを特徴とする多層導電膜パター
    ンの形成方法。 2、特許請求の範囲第1項記載の方法において、照射さ
    れる光が1000ないし6000Aの波長を有する可視
    ないし紫外光であることを特徴とする多層導を膜パター
    ンの形成方法。
JP6795584A 1984-04-05 1984-04-05 多層導電膜パタ−ンの形成方法 Pending JPS60211860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6795584A JPS60211860A (ja) 1984-04-05 1984-04-05 多層導電膜パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6795584A JPS60211860A (ja) 1984-04-05 1984-04-05 多層導電膜パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS60211860A true JPS60211860A (ja) 1985-10-24

Family

ID=13359884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6795584A Pending JPS60211860A (ja) 1984-04-05 1984-04-05 多層導電膜パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS60211860A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100746A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd Ic素子における配線接続方法及びその装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50130369A (ja) * 1974-04-01 1975-10-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50130369A (ja) * 1974-04-01 1975-10-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100746A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd Ic素子における配線接続方法及びその装置

Similar Documents

Publication Publication Date Title
US5459098A (en) Maskless laser writing of microscopic metallic interconnects
US5401544A (en) Method for manufacturing a surface acoustic wave device
US5863706A (en) Processing method for patterning a film
AU609493B2 (en) Method for chemical vapor deposition of copper, silver, and gold using a cyclopentadienyl metal complex
CN106471604A (zh) 具有无定形层的远紫外反射元件及其制造方法
EP0110882A1 (en) Maskless growth of patterned films
EP0371854A3 (en) Method for selectively depositing refractory metal on semiconductor substrates
Dupuy et al. Laser induced deposition of copper from (triethylphosphine) cyclopentadienylcopper (I)
US5824455A (en) Processing method and apparatus
JPS60211860A (ja) 多層導電膜パタ−ンの形成方法
EP0466320B1 (en) Process for preparing a semiconductor device including the selective deposition of a metal
KR840005934A (ko) 이면 반사기가 형성된 대면적 광전소자 제조장치 및 방법
WO1982000794A1 (en) Use of metallic glasses for fabrication of structures with submicron dimensions
JP3077393B2 (ja) X線露光用マスク
JPS60211076A (ja) 多層導電膜パタ−ンの形成方法
JPH01104776A (ja) レーザ光による所定の微細構造の析出方法
JPS63239811A (ja) 光反応装置
JPS63283122A (ja) 薄膜作製装置
JPH0654756B2 (ja) 薄膜形成方法
JPS6037119A (ja) プラズマ気相反応装置
JPS62150749A (ja) バンプ電極の形成方法
JPS60211075A (ja) 合金導電膜パタ−ンの形成方法
JPH02164784A (ja) セラミック回路基板の製造方法
JPS6161665B2 (ja)
Moreau et al. Nonresist Processes