JPS62291048A - Ic素子における微細布線方法 - Google Patents

Ic素子における微細布線方法

Info

Publication number
JPS62291048A
JPS62291048A JP13362486A JP13362486A JPS62291048A JP S62291048 A JPS62291048 A JP S62291048A JP 13362486 A JP13362486 A JP 13362486A JP 13362486 A JP13362486 A JP 13362486A JP S62291048 A JPS62291048 A JP S62291048A
Authority
JP
Japan
Prior art keywords
hole
ion beam
film
fine
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13362486A
Other languages
English (en)
Other versions
JP2550027B2 (ja
Inventor
Mikio Hongo
幹雄 本郷
Susumu Aiuchi
進 相内
Hidezo Sano
秀造 佐野
Katsuro Mizukoshi
克郎 水越
Junzo Azuma
淳三 東
Hiroshi Yamaguchi
博司 山口
Akira Shimase
朗 嶋瀬
Satoshi Haraichi
聡 原市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61133624A priority Critical patent/JP2550027B2/ja
Publication of JPS62291048A publication Critical patent/JPS62291048A/ja
Application granted granted Critical
Publication of JP2550027B2 publication Critical patent/JP2550027B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、半導体装置の配線、特に半導体チップ上の微
細な配線を行う方法に係り、より具体的には、半導体チ
ップ配線−Lの不良箇所の補修を可能とする方法に関す
る。
〔従来の技術〕
半導体装置、特に集積回路の高微細化が顕著である。こ
のため当該半導体装置の開発には比較的長期を要し、中
途から或は試作後の設計変更は困難である。係る開発に
おいては、半導体装置を設計通り又は、当初の設計とは
異なる動作を行わせるため、集積回路−Lの配線を切断
したり、任、を部分を接続したり、不良箇所を特定し補
修することが必要である。
これらに関連する技術のうち、任意の箇所を接続する方
法として、アプライド・フィジックス・レター43 (
10)(1983年)第946頁から第948頁(Ap
pljed Physics 1.etter 43(
10) (1983) pp946〜948)、あるい
はエクステント・アブスI〜ラク1へ・オブ・ザ・セブ
ンティーンス・コンファレンス・オン・ソリッド・ステ
ート・デバイス・アン1へ・マテリアルズ(1985年
)第193頁から第196頁(Extended Ab
stracts of the 17−th Conf
erenceon So]jd 5tate Devj
ces and Materials、Toky。
1985pp193〜196などてレーザCVDにより
局所的に配線を付加形成する技術が論しられている。
かかる従来技術においては、半導体チップ]−に単に配
線を形成することが論じられているのみである。
〔発明が解決しようとする問題点〕
属する半導体チップを対象どしている。この結果、lI
j該チップの凹凸、段差のみならす、深穴部分を41す
る半導体チップの任意部分に布線を行うことが本発明の
解決すべき技術課題である。
具体的には、追加配線、オーミック接触の確保、主とし
て深穴への配線金属の埋込みを如何に行うかである。
本発明の目的はアスペクト比の大きな穴に、導電性物質
を埋め込み、コンタク1−を形成する方法を提供するこ
とにある。
また、本発明の別な目的はコンタクi〜を必要とする配
線表面の状態に関係なく、電気的な抵抗の小さいコンタ
ク1−を形成する方法を提供することにある。
本件出願では主に深穴への金属の埋込みについて開示し
、その他の事項についてはこれ以上触れない。
〔問題点を解決するための手段〕
、  3゜ −に記の課題のうち、深穴への金属の埋込みについては
、成膜手段による成膜を一時停止し、イオンビームを照
射してイオン自体のスパッタリング効果を用いて成膜形
状を整形し、又は、スパッタリングされた金属の再付着
効果を用いて深穴内壁への成膜を行うことで、達成する
。必要とされる膜厚に応じて適宜、上記の過程を繰り返
すこととする。
また深穴埋込みと関連して、オーミック接触を得ること
が必須であるが、この際にも、良好なオーミック接触を
妨げる不要物質を、イオンビーム照射によって除去し上
記の成膜を行う。
〔作 用〕
CVD、スパッタ、蒸着等の手段で半導体チップ上の深
穴に導電物質を埋め込もうとする場合、穴の人口付近に
オーバハングが生じる。そのために穴内部への成膜に必
要な気体分子あるいは粒子の流入が妨げられ、結果的に
穴内壁の成膜速度がさらに小さくなり、最終的には穴内
部に空洞を残う したまま六入口はふさがってしまオ。係る状態を放置し
ておくことは、電気的特性の劣化につながり、半導体装
置の信頼性の面からも好ましくない。
そこで、途中段階でイオンビームを照射して、オーバハ
ング部をスパッタリング加工により除去する。入射する
イオンに対して50°−70°傾斜している面でのスパ
ッタ効率が高いため、オーバハング部の除去速度は早い
9これにより深穴の入]」が拡げられるとともに、底部
からスパッタリンクされた粒子は再付着現象により穴内
壁に付着する。これを必要に応じ数回繰返えすことによ
り、アスペクト比の大きな深穴にも導電性物質を埋め込
むことができる。
また、コンタクトを必要とする配線部表面に反応生成物
あるいは酸化層が存在しても、イオンビーム等を照射す
ることにより、そのスパッタリンい グにより反応生成物ある輪は酸化層を除去することがで
き、電気抵抗の小さなコンタク1へを形成することがで
きる。
〔実施例〕
はぼ完成したLSIの配線の任意部分と、追加形成した
配線のコンタク1〜を形成するにはパシベーション膜お
よび必要に応して層間絶縁1換にあけられた穴に導電性
物質を埋め込み、露出した配線とコンタク1〜を形成す
る必要がある。しかしながら多層配線が形成された■、
81チツプを例にとると、第2図に示す様に最下層のA
Q配線(一層目)Iとパシベーション膜4トに形成した
配線とのコンタク1へを形成しようとした場合、−1一
層のAQ配線2および3が露出しない様にパシベーショ
ン膜4層間絶縁膜5および6に形成した深穴7に導電性
物質を埋め込む必要がある。第2図において8はSL基
板、9は基板8とAQ配線1を絶縁するための5in2
膜である。
係る場合、深穴7は、配線の設計基準によって、形成で
きる径は小さい。しかも多層配線の最下層との接続を考
えれば、深穴7のアスペク1へ比(穴の深さと穴の径の
比)は大きい。また、深穴7を形成して露出させたAQ
配線1の表面には深穴7を形成する際に生じた反応生成
物が存在したり、あるいは深穴7が形成された後に大気
にさらされることにより酸化膜が、生成されている。
以ド、本発明の一実施例を図面を用いて説明する。
(1)第2図に示した微細な穴7にレーザcV r)を
応用して導電性物質を埋め込み、AQ配線」とコンタク
1へを形成する場合について説明する。
あらかじめ、Si基板8−1−のコンタクトを必要とす
る部分に微細に集束したイオンビームを照射しながら走
査するが、あるいは反応性イオンエツチング、スパッタ
エツチング等のフ第1へエツチングプロセスにより、パ
シベーション膜4および層間絶縁膜5,6に穴を形成し
ておく。しかる後、当該穴を有するウェハ(あるいはチ
ップ)をチャンバ内に装填し、十分に排気した後にCV
D材料ガスとしてモリブデン・カルボニル ッファガスとしてArをチャンバ内に導入する。
チャンバ上面に設けられた窓を介して光学系により位置
決めし、当該光学系を用いてし、7。
程度、あるいは数倍程度のスポット径に集光して照射す
ると、レーザ光はSi基板8で吸収され、熱伝導により
微細な穴の周辺も加熱される。その結果、モリブデンカ
ルボニルも加熱され分解して、第3図(σ)に示す様に
モリブデン11が穴7の内部および周囲に析出する。し
かし、穴7の入口付近の成膜速度が大きく、オーバハン
グが形成され、さらに穴7の入口を小さくするため、さ
らにレーザを照射しても、材料ガスが供給されにくく、
穴7の内壁での成膜速度が小さくなる。さらにレーザを
照射すると、穴7内部に空洞12を残したまま、入[」
がふさがってしまう。
そこで第3図(σ)に示した段階で、微細に集束したイ
オンビームを穴7の付値に走査しながら照射するか、あ
るいは穴7の近傍に穴7と同程度の集束径のイオンビー
ムを照射する。イオンビームの加速電圧を5〜30KV
で照射すると第1図(σ)に示す様にスパッタリングに
より破線から実線の状態へモリブデン膜11の除去加工
が行なわれる。この時、テーパ部分はスパッタリンク効
率が高いため、集中的にオーバハング部(破線で表示)
が除去される。また底部分のモリブデン膜もスパッタリ
ングされるが、スパッタリングされたモリブデン粒子は
穴7の内壁に再付着し、U字形あるいはV字形の穴が形
成される。
第1図(a)において破線で示したのは、イオンビーム
を照射する前の形状である。また説明に不要な部分は省
略しである。なお、イオンビームを照射する場合は、C
VD材料ガスを排出するか、グー1〜バルブを介して真
空室に移動させて行う。
次に再びC V I)材料ガスを導入するか、ゲートバ
ルブを介してC V D室に移動して、同一箇所に再び
レーザを照射して、さらにモリブデンを成膜する。その
結果、第1図(b)に示す様に穴7は浅くなるとともに
細くなり、そのままレーザを照射し続けると、やはり空
洞が残留する。ここで破線はレーザを照射する前の形状
を示す。
ここで、再びイオンビームにより穴7の深さが増加しな
い様に、第1図(C)に示す如くスパッタリングにより
開口部を拡げる。さらにCV D材料ガスを導入してレ
ーザを照射することにより、第1図(d)に示す様に穴
7をモリブデンにより完全に埋めることができる。
この後、レーザを照射しなからウェハ(あるいはチップ
)を相対的に移動させることにより、追加配線を形成す
ることができる。
以上、述べて来た実施例において、材料ガスとしてモリ
ブデン・カルボニルを、レーザとしてArレーザを用い
たCVDにより、モリブデンを埋め込む場合について説
明して来た。
他の材料ガスとしてトリメチルアルミニウム等のアルキ
ル金属、他の金属カルボニル、あるいはすF6等の金属
フッ化物、Mocρ5等の金属塩化物を用いることがで
きる。レーザ光としてYAGレーザの基本波および高調
波、あるいはKrレーザ、Arレーザの高調波等を使用
できるが、成膜速度および膜質の観点から適当な組合せ
が選択される必要がある。
本実施例によれば、アスペクト比の大きな穴に導電性物
質を完全に埋め込み、良好なコンタクトを形成すること
かできる効果がある。
(2) 次に別な実施例について説明する。前の実施例
において用いたものと同様に、コンタクトを必要とする
部分のパシベーション膜および層間絶縁膜に穴を形成し
たウェハ(あるいはチップ)を真空蒸着装置に装填する
。蒸発源としてAQ在用い、電子線により加熱する。
この場合、蒸発AQは、ウェハとの間に設置さ肛たピン
ホールを通過することにより、狭い領域のみに蒸着AQ
膜を形成することができる(以下、部分蒸着法と称す)
。ここで、穴7と蒸着部を一致させることにより、第4
図(σ)に示す様に穴7の内部および周辺のみにAQ膜
15を形成することができる。
前記のAfl蒸気は指向性が良いため穴7の底部を完全
に埋めながら、膜が成長して行くが、穴7の側壁から枝
状の結晶16が生成し始める。また、程度は小さいがオ
ーバハングも形成され、結果的に底部のAQ膜は薄くな
る。さらに蒸着を続けると(第4図(b))、枝状の結
晶16およびオーバハングのため穴7の入口がふさがれ
、穴7底部の膜成長は停止する。この状態では穴7の底
部に露出していた配線との電気的な接続は得られない。
そこで第4図(σ)に示した段階で、ウェハ(あるいは
チップ)をイオンビーム加工部へ移動させ、微細に集束
したイオンビームを穴7の径と同程度の領域を走査させ
ながら照射するか、あるいは穴径と同程度の集束径のイ
オンビームを照射する。これにより、第5図(σ)に示
す様に穴7の」二部のオーバハング及び枝状の結晶16
を除去することができ、また穴7の底部に蒸着された1
1膜の凸部を除去するとともに再付着現象ににより、一
部側壁に付着させることができる。
次に蒸着部に移動させ、前に述べた方法により再び蒸着
を行う。これにより第5図(b)に示す様に穴7の底部
の膜厚は増加するが、入口上部にオーババンクが生しま
た枝状の結晶16も発生する。そこで再びイオンビーム
によるスパッタリング加工により、オーバハングおよび
枝状の結晶16を除去する。また必要に応じて、穴7の
外側に蒸着された膜をスパッタリングにより薄くし、第
5図(c)に示す形状にした後、さらに蒸着を行う。こ
れにより第5図(d)に示す様に、穴7を完全にAQで
埋め込むことができる。この後、さらに蒸着を行いなが
らウェハを移動させるか、あるいはレーザCVDにより
配線を形成し任意の部分と接続することができる。
以上述べて来た様に本実施例によれば、アスペクト比の
大きな穴に導電性物質を完全に埋め込み、良好なコンタ
クトを形成できる効果がある。
次に別な実施例について説明する。前の実施例で述べた
部分蒸着法により、第4図(b)の段階でイオンビーム
を照射して枝状の結晶16&除去し、第6図(σ)に示
す状態にする。ここで、微細に集束したイオンビームの
走査領域を狭くするか、あるいは穴7の径と同程度に調
整していたイオンビームの集束径をやや小さくして、さ
らに照射を続けることにより、底部に蒸着していたAQ
がスパッタリングされ、再付着現象により穴7の内壁に
付着し、AQ膜18を形成する。これにより穴7に露出
していた配線(図示せず)と、穴7の外側に形成された
11膜15とのコンタクトが形成される。あるいは、第
5図(b)に示しである状態から枝状結晶16をイオン
ビームにより除去した後、イオンビームの走査領域を狭
くするか、イオンビームの集束径を小さくして、イオン
ビームの照射を続ける。これにより第6図(b)と同様
に穴7の底部に形成されたAQ膜をスパッタリングし、
穴7の側壁に再付着させてAQ膜18(第6図)を形成
できる。なお、本実施例及び前の実施例において、電子
線加熱によるl)蒸着について説明した来たが、これに
限定されるものではない。蒸着物質としては導電性が得
られれば良く、大部分の金属、半導体を使用することが
可能であり、蒸着源の加熱法についても抵抗加熱、高周
波による誘導加熱が利用できることは明らかである。
またイオンビーム源としては液体金属イオン源を用い、
具体的にはGa、 Au、 AuSi等の既に実績のあ
るイオン源を利用している。イオンビーム照射を行いな
がら形成された埋込み領域には当然ながら、これらの金
属イオンが微量ながら含まれ、必要であれば質量分析H
1により検出することができる。
以上説明して来た様に、本実施例によればアスペクト比
の大きな穴の側壁に導電性物質を成膜することができ、
良好なコンタクトを形成できる効果がある。
次に別な実施例について説明する。第2図に示した様に
r、srチップの絶縁膜に穴7を形成するために反応性
イオンエツチング法などを用いると1.15゜ エツチングガスと絶縁膜構成物質(例えば5in2など
)あるいは露出した配線材料(例えばA(i、Mo。
W、Si等)との反応により、第7図(σ)に示す様に
中間生成物の皮膜19が形成されたり、あるいは絶縁膜
の一部が皮膜19として残留したり、穴形成後に大気に
さらすことにより、配線の表面に酸化膜19が形成され
たりする。このまま、コンタク1−を形成するための導
電性物質を埋め込んでもコンタクト抵抗が大きかったり
、コンタク1〜が得られない場合が有る。
そこで、まずイオンビームを微細に集束して穴7の内部
を走査させるかあるいはイオンビーム径を穴7の径と同
程度に調整して照射し、第7図(b)に示す様に、反応
生成物19あるいは絶縁膜の残留皮膜19、若しくは酸
化皮膜19をイオンビームの照射により除去し、しかる
後に前に述べた方法により第7図(C)に示す様に穴7
に導電性物質20を埋め込む。この時、イオンビーム照
射と導電性物質19の埋め込みは同一チャンバで行うか
、あるいはゲートバルブを介して連結された、16゜ チャンバで行うことにより、反応生成物等の除去後、大
気にさらすことなく導電性物質19を埋め込むことがで
きる。
本実施例において、反応生成物皮膜19等を除去するた
めにイオンビームによるスパッタリングを使用する場合
について説明したが、イオンシャワーをウェハ全面に照
射しても、あるいは高周波プラズマから発生させたイオ
ンによるスパッタリングによっても、パシベーション膜
が完全には除去されない範囲であれば、目的を達するこ
とができる。
本実施例によれば、コンタクトを必要とする配線表面の
状態に無関係に、電気抵抗の小さなコンタクトが形成で
きる効果がある。
以」−述べて来た各実施例において、特定の穴に導電性
物質を埋め込むため、穴とその極く近傍にのみ導電性物
質の膜を形成させることで説明して来たが、本発明はこ
れに限定されるものではない。
即ち、ウェハ全面に導電性膜を形成しつつ、スルーホー
ル内に導電性物質を埋め込むため、イオンシャワーや高
周波プラズマ等から発生したイオンを用いても同じ効果
が得られることは明らかである。
〔発明の効果〕
本発明によれば微細かつアスペクト比の大きな穴に対し
て、導電性物質を完全に埋め込むことや当該穴の側壁に
導電性物質を良好に成膜することができる効果がある。
この結果、前記穴の底部に露出する配線と良好なオーミ
ック接触を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例である埋め込み過程を説明す
るための図であって、(a)はレーザC■Dで成膜して
からイオンビームを照射した後の形状を示す図、(b)
は(a)に引き続きレーザCVDで成膜した後の形状を
示す図、(C)は(b)に引き続きイオンビームを照射
した後の形状を示す図、(d)は(c)に引き続きレー
ザCVDで成膜した後の形状を示す図である。 第2図は本発明の実施対象となる半導体素子の断面図で
ある。 第3図は従来技術による結果の説明図であって、(a)
はレーザCVDで成膜を行う初期の形状を示す図、(b
)は(a)に引き続き成膜登行った結果を示す図である
。 第4図は指向性を持たせたAQを蒸着する過程の説明図
であって、(a)は蒸着の初期の形状を示す図、(b)
は(a)に引き続き蒸着を行った結果を示す図である。 第5図は本発明の別の実施例である埋め込み過程を説明
するための図であって、(a)は第4図(a)に引き続
きイオンビームを照射した後の形状を示す図、(b)は
(a)に引き続き蒸着を行った結果を示す図、(C)は
(b)に引き続きイオンビームを照射した後の形状を示
す図、(d)は(c)に引き続き蒸着を行った結果を示
す図である。 第6図は本発明の別の実施例である側壁成膜過程の説明
図であって(、)は第4図(b)にイオンビーム照射を
行った後の形状殻示す図、(b)は(a)に引き続き細
く絞ったイオンビームを照射した結果を示す図である。 第7図は本発明の別の実施例であるオーミック接触型成
膜過程の説明図であって、(a)は反応性雰囲気ガスに
より望ましくない皮膜が形成された半導体素子の断面図
、(b)は(a)に引き続きイオンビーム照射を行って
望ましくない皮膜を除去した半導体素子の断面図、(c
)は(b)に引き続き成膜又は蒸着を行った半導体素子
の断面図である。 1、.2.3・・・AΩ配線、4・・パシベーション膜
。 5.6・・・層間絶縁膜、7・・穴、11・・Mo膜。 15・・・AQ膜、16・・・枝状結晶、19 ・反応
生成物皮膜、20・・・導電性物質。 、・′″−)

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置上に予め形成された微細孔及びその近傍
    に、当該微細孔の口径内外に絞ったイオンビームを照射
    する過程を含む微細布線方法。 2、特許請求の範囲第1項記載の微細布線方法において
    、前記イオンビームを照射する過程の前に、前記半導体
    装置上に導電性物質を成膜する工程が存在する微細布線
    方法。 3、特許請求の範囲第2項記載の微細布線方法において
    、前記導電性物質を成膜する工程は、レーザ光を前記半
    導体装置上に照射しつつ、当該半導体装置をとり囲む雰
    囲気ガスを分解することで達成される微細布線方法。 4、特許請求の範囲第2項記載の微細布線方法において
    、前記導電性物質を成膜する工程は、導電性物質の蒸気
    を微小開口を有する遮弊を介して前記半導体装置上に到
    達せしめることで達成される微細布線方法。 5、特許請求の範囲第1項記載の微細布線方法において
    、前記微細孔の口径内に絞ったイオンビームを照射する
    過程は、前記微細孔の底面を当該照射の対象とし、当該
    底面への照射の後に前記半導体装置上に導電性物質を成
    膜する工程が存在する微細布線方法。
JP61133624A 1986-06-11 1986-06-11 Ic素子における微細布線方法 Expired - Fee Related JP2550027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61133624A JP2550027B2 (ja) 1986-06-11 1986-06-11 Ic素子における微細布線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61133624A JP2550027B2 (ja) 1986-06-11 1986-06-11 Ic素子における微細布線方法

Publications (2)

Publication Number Publication Date
JPS62291048A true JPS62291048A (ja) 1987-12-17
JP2550027B2 JP2550027B2 (ja) 1996-10-30

Family

ID=15109168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61133624A Expired - Fee Related JP2550027B2 (ja) 1986-06-11 1986-06-11 Ic素子における微細布線方法

Country Status (1)

Country Link
JP (1) JP2550027B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222460A (ja) * 1988-03-02 1989-09-05 Hitachi Ltd 配線形成方法
JPH0231445A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置およびその製造方法
JPH0377323A (ja) * 1989-08-21 1991-04-02 Hitachi Ltd 半導体装置への接続配線形成方法
JP2016511533A (ja) * 2012-12-31 2016-04-14 エフ・イ−・アイ・カンパニー 高アスペクト比構造体内への材料の付着

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966124A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 表面処理方法および装置
JPS59119853A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS59163505A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd 微細溝の寸法測定方法および装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966124A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 表面処理方法および装置
JPS59119853A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS59163505A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd 微細溝の寸法測定方法および装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222460A (ja) * 1988-03-02 1989-09-05 Hitachi Ltd 配線形成方法
JPH0231445A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置およびその製造方法
JPH0377323A (ja) * 1989-08-21 1991-04-02 Hitachi Ltd 半導体装置への接続配線形成方法
JP2016511533A (ja) * 2012-12-31 2016-04-14 エフ・イ−・アイ・カンパニー 高アスペクト比構造体内への材料の付着

Also Published As

Publication number Publication date
JP2550027B2 (ja) 1996-10-30

Similar Documents

Publication Publication Date Title
US6103597A (en) Method of obtaining a thin film of semiconductor material
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
JP3216881B2 (ja) 試料断面観察方法
JPS62291048A (ja) Ic素子における微細布線方法
JPH10209082A (ja) 半導体デバイスの表面に導電性部材を選択的に結合するための方法とシステム
JPH10116872A (ja) 半導体の製造方法及び検査方法並びにそのための装置
JPH1167766A (ja) 半導体装置の製造方法
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JP2005340830A (ja) コンタクトホール内の金属窒化膜の形成方法、及びその方法によって形成された金属窒化膜
JPS59119853A (ja) 半導体装置の製造方法
JPH06252233A (ja) 集束イオンビーム加工方法及びその加工装置
JPH0713961B2 (ja) 半導体装置における配線形成方法およびその装置
KR20020034939A (ko) 수직 에지의 서브마이크론 관통홀의 형성방법 및 이런종류의 관통홀을 가지는 박막 시료
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
KR100329787B1 (ko) 반도체 소자의 감광막 제거방법
JPH0794448A (ja) 半導体装置の製造方法
JP3336402B2 (ja) 薄膜の形成方法
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JPH1180961A (ja) プラズマ処理装置およびプラズマ処理方法
KR100485584B1 (ko) 롤링 플라즈마 소스를 이용한 콘텍홀 베리어 메탈막플라즈마 처리 장치 및 방법
JPS63100746A (ja) Ic素子における配線接続方法及びその装置
JPH11200034A (ja) 高温リフロースパッタリング方法及び高温リフロースパッタリング装置
JPH021910A (ja) 選択的なタングステン堆積を使用する半導体集積回路の製作方法
JPS61172327A (ja) 導体膜の堆積方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees