JPH01222460A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH01222460A
JPH01222460A JP4744988A JP4744988A JPH01222460A JP H01222460 A JPH01222460 A JP H01222460A JP 4744988 A JP4744988 A JP 4744988A JP 4744988 A JP4744988 A JP 4744988A JP H01222460 A JPH01222460 A JP H01222460A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
laser beam
laser
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4744988A
Other languages
English (en)
Other versions
JP2713953B2 (ja
Inventor
Katsuro Mizukoshi
克郎 水越
Mikio Hongo
幹雄 本郷
Takashi Kamimura
隆 上村
Hidezo Sano
秀造 佐野
Takahiko Takahashi
高橋 貴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63047449A priority Critical patent/JP2713953B2/ja
Publication of JPH01222460A publication Critical patent/JPH01222460A/ja
Application granted granted Critical
Publication of JP2713953B2 publication Critical patent/JP2713953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、製作された半導体装置の不良箇所の特定や補
修に使用される配線の形成方法に係り、特に半導体装置
の不良箇所の特定、補修を確実に達成可能な配線形成方
法に関する。
〔従来の技術〕
半導体集積回路の開発は、基礎検討の段階から実際の素
子として実現化するまで比較的長期間を要する。特に開
発後期にあっては、素子を実装し、検査して論理変更を
行うことが通常行われている。
かかる論理変更は、従来、配線の変更として半導体装置
製造のための露光用マスクの変更を招き、その後の一連
の素子製造過程を通じて素子自体を新たに製造しなおし
て行われている。
この論理変更を迅速に行うため、本発明の発明者等は集
積回路に形成された配線そのものを加工することを着想
するに至った。このためには、集積回路に形成された任
意の部分の配線を、当該配線を覆う保護膜、絶縁膜に穴
を明け、導電性物質を充填して相互に接続する技術が必
須である。
微細な穴、すなわちスルーホールに導電性物質を充填す
る技術として、レーザCVD (ChmyrieaLV
apor Depositiof&:ケミカルペーパー
デボクシ1ン)が用いられている。例えば、特開昭59
−119853号公報には、半導体基板上の膜厚2μ購
のPSG膜にドライエツチング技術で形成した2、5μ
風0のスルーホールに、ArレーザまたはCO,レーザ
等により、u(c4g、)、またはS i H4等の材
料ガスから、Mまたはポリシリコンを充填する方法が述
べられている。そして、Mを充填する場合には、高熱を
用いない光化学反応が、またポリシリコンを充填する場
合には、シリコンが高熱に耐え得ることから熱化学反応
が効果的であると述べられている。
〔発明が解決しようとする課題〕
前記従来技術は、半導体基板上の絶縁膜に形成されたス
ルーホールK、導電性材料を空洞なく充填する方法を記
載しているだけであり、半導体装置の不良箇所の特定や
補修を確実に達成するために不可欠な低抵抗接続に関し
ては何隻記載されていない。
一般に、論理LSI等の高速処理を行う半導体装置にお
いては、接続抵抗が高いと信号伝達が遅延して機能を果
たさないため、接続抵抗を極力低減することが要求され
ている。
これに対して、前記従来技術では導電性物質として、ポ
リシリコンや態を使用する技術が記載されているが、ポ
リシリコンは比抵抗がMに比べ2桁以上高いため、通常
、高速処理を行う半導体装置の配線には使用されない。
よって、不良箇所の特定や補修には不適である。
また、高速処理用に限らず、半導体装置の配線はMを使
用していることが多い、そのため、あらかじめコンタク
トホールな形成し、M配線を露出させたものを大気にさ
らすと、M配線表面に酸化膜が生ずる。この状態で前記
従来技術を用いて比抵抗の小さいMを充填しても、M配
線とのコンタクト抵抗が高いため、高抵抗な接続となる
以上のごとく、半導体装置の不良箇所の特定や補修を前
記従来技術で行う場合、適用品種が限定されるという問
題があった。
本発明の゛目的は、前記従来技術の問題を解決し、半導
体装置の不良箇所の特定や補修を確実に行い得る配線形
成方法を提供することにある。
〔課題を解決するための手段〕
前記目的は、半導体装置の絶縁膜の一部を除去し、あら
かじめ配線を露出させた部分に、CVD材料ガス雰囲気
中で、高出力のレーザ光を一定時間照射した後、低出力
のレーザ光を照射して、前記配線を露出させた部分に導
電性物質を充填する第1の工程と、前記CI’D材料ガ
ス雰囲気中でレーザ光を前記半導体装置に対して相対的
に走査し、前記導電性物質の充填部間に配線を付加形成
す゛る第2の工程とにより処理することにより、達成さ
れる。
また、前記目的は半導体装置の絶縁膜の一部を除去し、
あらかじめ配線を露出させた部分に、CVD材料ガス雰
囲気中で、高出力のレーザ光を一定時間照射した後、該
レーザ光の出力を低下させつつ前記配線を露出させた部
分に導電性物質を充填する第1の工程と、前記CVI)
材料ガス雰囲気中f゛レーザ光を前記半導体装置に対し
て相対的に走査し、前記導電性物質の充填部間に配線を
付加形成する第2の工程とにより処理するととKよりて
も、達成される。
さらに、前記目的は第1の工程の前に、半導体装置の表
面の汚染物質および配線酸化膜を除去する前処理を行う
とともに、前記前処理から第1゜第2の工程まで、前記
半導体装置を大気にさらすことなく処理することにより
、達成される。
〔作用〕
レーザCVDにより接続すべき半導体装置の配線上の絶
縁膜を除去してコンタクトホールな形成後、露出した配
線を大気にさらすと、酸素と結合して酸化Jl[(例え
ばM配線の場合はAI、0.)が形成される。前記酸化
膜が存在すると、次の工程で充填する導電性物質とのコ
ンタクト抵抗が大きくなるため、半導体装置の不良箇所
の特定や補修への適用が限定される。また、半導体装置
の表面には水分や塵埃などの汚染物質が付着しており、
半導体装置と次の工程で形成される配線との付着性が低
下する。
そこで、本発明では前処理によ妙手導体装置の表面に付
着している汚染物質や配線酸化膜を除去するようにして
いる。
次に、本発明では第1の工程で、前記コンタクトホール
内k、レーザCVDにより導電性物質を充填する。その
際、この第1の工程では前記コンタクトホールIIC,
C1’Dガス雰囲気中で、高出力レーザ光、つfi 抄
CF’Dガスを熱分解し、導電性物質を析出させるため
に必要な最低出力の例えば3倍以上のレーザ出力でレー
ザ照射を行い、前記コンタクトホール内に配線とのコン
タクト抵抗の低い導電性物質を充填する。
ついで、本発明では同じく”第1の工程で、前述のとと
(、CVDガスを熱分解し、導電性物質を析出させるた
めに必要な最低出力の例えば2倍以゛下のレーザ出力で
レーザ照射を行い、第1段階のレーザ照射では充填しき
れなかった部分に、第2段階のレーザ照射で導通性物質
を充填し、前記コンタクトホールな完全に埋める。
これkより、コンタクトホール内に埋め込まれた導電性
物質の薄膜部、つt6断面積の小さい部分が無くなり、
コンタクトホールに充填された導電性物質間に形成すべ
き配線とのコンタクト面積が増大し、コンタクト抵抗を
低減することができる。
続いて、第2の工程ではCVDガス雰囲気中でレーザ光
を半導体装置に対しズ相対的に走査させ、前記導電性物
質の充填部間に配線を形成する。
なお1本発明では前記第1の工程において、レーザ光の
出力を、CVDガスを熱分解し、導電性物質を析出させ
るために必要な最低出力の例えば3倍以上の高い出力と
し、この高出力のレーザ光を一定時間照射した後、この
レーザ光の出力を除々に低下させ、crnガスを熱分解
し、導電性物質を析出させるために必要な最低出力の例
えば2倍以下の低い出力とし、この低い出力で、最初の
高い出力のレーザ照射で充填しきれなかりた部分に導電
性物質を充填するようにしても良い。
また、前記半導体装置の表面の汚染物質や配線酸化膜を
除去する前処理から、前記コンタクトホールに導電性物
質を充填する第1の工程、および前記導電性物質の充填
部間を結ぶ配線を形成する第2の工程に至るまで、同一
真空容器内で行い、半導体装置を大気にさらさないで行
うことによって、より一層確実に低抵抗接続を行うこと
ができる。
〔実施例〕
以下、本発明の実施例を図面によ妙説明する。
第1図は本発明方法を実施するための配線形成装置の一
例を示す系統図である。
この第1図において、ロード・ロック室11はゲートバ
ルブ12を介してメインチャンバ13に連結すれている
。前記ロード・ロック室11とメインチャンバ13には
、それぞれパルプ16.17を介t、−C真空ポンプ1
4.i5が連結されてお艶、また真空ゲージ18.19
が付設されている。そして、前記ロード・ロック室11
とメインチャンバ13内は前記真空ポンプ14.15 
ICよ妙排気されるようになっていて、前記ロード・ロ
ック室11とメインチャンバ13ハソレぞれ真空容器と
され、その真空度を前記真空ゲージ18.19によし確
認し得るようになっている。
前記ロード・ロック室11には、ウェハまたはチツブ状
態の半導体装置1の搬送機構20と、下部電極23と、
上部電極25とが設けられている。一方、前記メインチ
ャンバ13には、ステージ24と、観察およびレーザ照
射用の窓31とが設けられている。
前記搬送機構20は、搬送アーム21を有している。
この搬送アーム21は、半導体装置1を載置したホルダ
22を前記ロード・ロック室11内の下部電極23から
、前記メインチャンバ13内のステージ24上に、ホル
ダ22ごと半導体装置1を搬送可能に構成されている。
前記下部電極23と上部電極25は、ロード・ロック室
11の内部において、互いに対向させて配置されている
。前記下部電極23には高周波電源26が接続され、上
部電極25はアースレベルに接続されている。
前記ステージ24は、メインチャンバ13内でX。
W、Zおよびθ方向に移動可能に構成されている。
゛前記窓31は、メインチャンバ13の上部において、
前記ステージ24に対向する位置に設けられている。
前記ロード・ロック室11には、パルプ27を介してA
rガスボンベ28が接続されている。
一方、前記メインチャンバ13には、パルプ29を介し
てCVD材料ガスボンベ30が接続されている。
また、コントローラ32が設置され、このコントローラ
32により前記ゲートパルプ12およびパルプ17S、
17.27.29の開閉、真空ゲージ18.19からの
測定データ受信、搬送機構20の駆動、高周波電源26
からの電圧印加を制御するようになっている。
前記メインチャンバ13の上方には、半導体装置1の配
線を露出させた部分であるコンタクトホールへの導電性
物質の充填と配線を付加形成するためのレーザ発振器3
3と、加工光学系と、観察光学系とが設けられている。
前記レーザ発振器33から発信されたレーザ光34は、
透過率可変フィルタ35と、その駆動装置36とにより
適正な出力に調整され、レーザ光34の一定割合を透過
する反射ミラー37によ口元路を曲げられ、シャッタ4
0に達するようになっている。前記反射ミラー37を透
過したレーザ光34は、光検出器38によりその出力が
測定され、表示器39によ他表示されるよう罠なってい
る。そして、シャッタ40が開いている時のみ、レーザ
光34はダイクロイックミラー41によ口元路を曲げら
れ、対物レンズ42によね半導体装置1に集光され、か
つ照射されるように構成されている。
また、観察元々源44が設置され、この観察元々源44
から発せられた光の一定割合の光は、ハーフミラ−43
により光路を曲げられ、レーザ光34の波長と同じ波長
以外の光がダイクロイックミラー41を透過し、対物レ
ンズ42により半導体装置1上に集光されかつ照射され
るようになっている。
その反射光は、プリズム45および接眼レンズ46に達
し、観察に使用される。
さらに、コントローラ47が設置され、このコントロー
ラ47には手動入力または磁気媒体48等から半導体装
置1のクリーニング条件、コンタクトホールへの導電性
物質の充填条件、配線の布設条件等の加工データ、およ
び表示器39からレーザ出力の測定データを入力し、そ
れらに基づいて透過率可変フィルタ35.シャッタ40
.ステージ24を制御するとともに、コントローラ32
に前記加工データの一部および制御信号を送るようにな
っている。
この配線形成装置に用いるレーザ発振器33としては、
レーザ光34が連続発信されるものが適しておりs A
yレーザ、Krレーザ、 Ha −N−レーザ。
YAGレーザ(高調波も含め)等がある。
前記透過率可変フィルタ35は、−枚の円形状のガラス
基板の周方向に、透過率を連続的または一定角度毎に変
化させたものであ抄、駆動装置36で回転させることに
よ抄、レーザ光34の透過光量(−照射出力)を変化さ
せ得るようになっている。
ただし、レーザ照射の出力条件が幾つかに限定されてい
る場合は、それらに応じたフィルタを複数枚用意し、レ
ーザ光34の光路中に出し入れするようにしても良い。
前記光検出器38および表示部39は、半導体装置1へ
のレーザ照射出力が所望な値を保っているか、否か検出
するためのものである。よって、レーザ発振器33の出
力安定性、透過率可変フィルタ35の透過率の再現性に
問題が無い場合には、省略12.ても良い。
また、半導体装置1の前処理としてのクリーニングに高
周波電源26を用いているが、直流電源を用いても良い
次に、前記配線形成装置を用いた配線形成方法について
、第1図〜第6図により説明する。
磁気媒体48等から加工データを取9込むとともに、ロ
ード・ロック室11の蓋(図示せず)を開けてホルダ2
2上に、配線で接続するためのコンタクトホールをあら
かじめ形成したウェハまたはチップ状態の半導体装置1
を載置する。この時、ゲートバルブ12、バルブ16,
27.29は閉じ【おり、バルブ17のみが開いていて
、メインチャンバ13ハ10−’ 〜10−’ Tor
rに排気され【いる。また、ステージ24および透過率
可変フィルタ35は原点位置にある。ロード・ロック室
11の蓋を閉じた後、バルブ16を10−’ Torr
台の高真空に排気する。
ついで、バルブ27を開け、Arガスボンベ28からA
yガスをロード・ロック室11内が5〜15mTorr
になるように導入する。そして、半導体装置1に前処理
としてクリーニングを施す。
このクリーニング工程では、高周波電源26から高周波
電力を下部電極23、ホルダ22を介して半導体装置1
に一定時間印加する。高周波電力印加により、ホルダ2
2と上部電極25との間にAyプラズマが発生し、At
+イオンが前記半導体装置1の表面をスパッタリングし
、第2図(、)に示す半導体装置10表面に付着してい
る汚染物質7a、7におよびコンタクトホール8a、8
A内の露出した配線40表面の酸化膜を除去する。高周
波電力停止後、バルブ27を閉じてロード・ロック室1
1内を再び10−’ Torr台まで排気する。
必要に応じて、前記クリーニング工程(Aデガス導入か
ら排気まで)を複数回行った後、ゲートパルプ12を開
き、搬送アーム21によ妙手導体装置1をホルダ22ご
とステージ24上に載置し、ゲートパルプ12を閉じる
なお、前述のクリーニング工程において、Arガス導入
前にO,ガスを導入し、Atプラズマ発生と同様にOプ
ラズマをホルダ22と上部電極25間に発生させ、半導
体装置1の表面に付着した有機物からなる汚染物質7α
、7kをアッシングして除去した後、前記Ar+イオン
による無機質からなる汚染物質7a、7にや配線40表
面の酸化膜をスパッタリングし、除去しても良い。
次に、バルブ17を閉じ、バルブ29を開けてCVD材
料ガスボンベ30よ抄cyn材料ガスを所定の圧力にな
るまで導入後、バルブ29を閉じ、前記CVD材料ガス
をメインチャンバ13内に閉じ込める。ここで用いるC
VD材料ガスとしては、Ns (C□ ) 4゜No 
(CO)a 、 W(Co )aといった金属カルボニ
ルやMe 7 a −FJ’ sといったハロゲン化合
物である。これらは昇華性であるが、室温における蒸気
圧が低いため、CVD材料ガスボンベ30やバルブ29
および配管にヒータを設け、加熱しなからCVD材料ガ
ス導入を行うと短時間で済む。
CVD材料ガス導入の間に、ステージ24を移動させ、
付物レンズ42の直下に半導体装置10基準点(例えば
アライメントマーク)を位置させた後、該基準点と接眼
レンズ46に設けたクロスラインの交点とを一致させる
とともに、θ方向のアライメントを行う。なお、前記ク
ロスラインの交点は。
レーザ光34の照射位置とあらかじめ一致させである。
次に、加工データに基づきステージ24を移動させて、
あらかじめ形成された;ンタクトホール8ILの中心と
前記クロスラインの交点とを一致させる。
ついで、コンタクトホール8α、8h内に導電性物質を
充填するためのレーザ光34の出力調整を加工データに
基づき、透過率可変フィルタ35と光検出器38を用い
て行う。ここで設定されるレーザ光34の照射出力は、
CVD材料ガスを熱分解し、導電性物質を析出させるた
めに必要な最低出力の3倍以上とする。
本発明の発明者等の実験によると、M配線を露出させた
コンタクトホール内ICMo (Co ) 6雰囲気中
でAyレーザ光を照射し、導電性物質としてMeを析出
させ、M配線とNoとのコンタクト抵抗を測定したとこ
ろ、第3図に示すごとく、レーザ光の照射出力が高くな
るに従ってコンタクト抵抗は低くなるという結果が得ら
れた。そして、高速処理を行う論理LSIの不良箇所の
特定や補修にも適用するには、導電性物質を析出させる
ために最低限必要なレーザ出力の3倍以上のレーザ光を
照射すれば良いことも分かった。
CVD材料ガスが所定の圧力に導入されたならば、コン
タクトホールに導電性物質を充填する第1の工程を実施
する。すなわち、シャッタ4oを一定時間開いて、まず
コンタクトホール8a内にレーザ光34を照射する。こ
のレーザ照射により、コンタクトホール8eL内の配線
4が加熱され、そこに触れたCVD材料ガスが熱分解し
、第2図(A)に示すように導電性物質9αを析出する
CVD材料ガスの熱分解によって得られる導電性物質と
しては、Ni(CO)4の場合はNi 、No ((:
’o)6およびNoムの場合はM−1r(co)6およ
びWF、の場合はWである。これらは後で布設する配線
においても同じである。
CVI)材料ガスを熱分解させるために必要な最低出力
の3倍以上のレーザ照射出力で導電性物質をコンタクト
ホールに充填すると、その充填状態は第4図に示すよう
になる。短時間のレーザ照射においては、第4図(α)
に示すごとく、コンタクトホール8の内壁および配線4
の露出部に導電性物質9が析出する。さらにレーザ照射
を続けると、第4図(h)に示すごとく、コンタクトホ
ール8の外に導電性物質9が大きく析出してくるにもか
かわらず、コンタクトホール8内の空洞は無くならない
これらの状態では、膜厚tの小さい部分があるため、配
線4とのコンタクト抵抗が低くても、高抵抗な接続とな
る。また、第4図(、)K示した充填部から配線を引き
出しても、導電性物質9と配線との接触面積が小さいた
め、両者のコンタクト抵抗は高くなる。一方、第4図(
A)に示す充填部から配線を引き出すと、コンタクトホ
ール8の外の盛り上がりによりて配線に段切れを生ずる
ことがあ抄接続の信頼性が下がる。
さらに、本発明の発明者等の実験の結果、コンタクトホ
ール8内に照射するレーザ光34の出力なCVD材料ガ
スの熱分解に必要な最低出力の2倍以下にして導電性物
質9を充填すると、その充填状態は第5図に示すようK
なる。つま抄、短時間のレーザ照射では、第5図(、)
に示すように、コンタクトホール8の底(配線4の露出
部)のみに導電性物質9が析出してお抄、さらにレーザ
照射を続けると、コンタクトホール8の底に析出した導
電性物質9が成長し、コンタクトホール8を空洞なく埋
めることが可能であることが分かった。
以上のことから、本発明ではコンタクトホール8に導電
性物質9を充填する場合、まず高出力のレーザ光S4を
比較的短時間照射し、第6図(、)に示す程度に導電性
物質9を充填し、露出配線4とのコンタクト抵抗の低減
を図る。ついで、低出力のレーザ光34でレーザ照射を
行い、第6図(A)に示すごとく、コンタクトホール8
を完全に充填することとした。
そこで、再び透過率可変フィルタ35を駆動し、第2段
階のレーザ光S4の照射条件として、CVD材料ガスを
熱分解するために必要な最低出力の2倍以下にレーザ出
力を調整する。その後、第2図(1)に示すごとく、シ
ャッタ40を開い【レーザ光54を第1段階の高出力レ
ーザ照射で充填された導電性物質9aの空洞部に照射し
、新たな導電性物質9bを追加充填する。追加充填した
導電性物質9bがコンタクトホール8の上縁に達したら
、シャッタ40を閉じ【レーザ照射を停止する。これで
最初の1個のコンタクトホール8aへの導電性物質9m
の充填は終了となる。
ついで、加工データに基づき、ステージ24を移動させ
、前記コンタクトホール8aと対をなすコンタクトホー
ル8hの中心と接眼レンズ46中のクロスラインの交点
とを一致させ、前記同様、第1段階のレーザ光の出力調
整→第1段階の導電性材料の充填→第2段階のレーザ光
の出力調整→第2段階の導電性材料の充填を行う。複数
箇所の接続を行う場合、前記動作な繰抄返し、全てのコ
ンタクトホール8を導電性物質9で充填後1次に述べる
第2の工程である配線形成を行っても良いし、あるいは
一対毎に導電性物質9の充填と配線形成を繰り返し行っ
ても良い。
次に、導電性材料の充填済みのコンタクトホール8α、
8h同士の接続、すなわち第2の工程である配線形成を
行う。
この第2の工程では、透過率可変フィルタ35と光検出
器38とを用いてレーザ出力を設定した後、シャッタ4
0を開いてレーザ光34をコンタクトホール8bの充填
部に照射すると同時に、加工データの配線の布設経路に
従ってステージ24を移動させる。この場合、レーザ光
34を移動させても良く、要は半導体装置1とレーザ光
54の相対的走査を行う。これによ抄、第2図(d)に
示すごとく、配線10が形成される。
前記コンタクトホール8bの充填部と対をなすコンタク
トホール8aの充填部にレーザ光34が達し、第2図(
g) K示すように配線10を形成した後、シャッタ4
0を閉じてレーザ照射を停止させるとともK、ステージ
24の移動を停止させる。
全ての配線10の布設が完了したならば、ステージ24
を原点位置に戻すとともに、パルプ17を開けてメイン
チャンバ13内のCVD材料ガスを排気する。
メインチャンバ13内が10−’Tarr台の高真空に
なったらゲートパルプ12をあけ、搬送アーム21によ
り半導体装置1をロード・ロック室11にホルダ22ご
と搬送する。
ついで、ゲートパルプ12.パルプ16を閉じ、ロード
・ロック室11を大気に開放して半導体装置1を取り出
し、配線形成の1サイクルを終了する。
前記実施例では、コンタクトホール8に導電性物質9を
充填する際、レーザ光34の照射出力を高出力と低出力
の2段階に分けて行りているが、これに限らず、高出力
から低出力に連続的に変化させても良い。すなわち、導
電性物質9の充填初期におい【は、前記実施例と同様、
CVD材料ガスを熱分解させるために必要な最低出力の
5倍以上のレーザ出力でレーザ照射を一定時間行う。そ
してシャッタ40を閉じずに透過率可変フィルタ35を
所定の速度で回転させ、レーザ光34の照射出力をC1
/D材料ガスを熱分解させるために必要な最低出力の2
倍以下に徐々に低下させた状態で、コンタクトホール8
の上縁まで導電性物質9を析出させるようにしても良い
〔発明の効果〕
以上説明した本発明の特許請求の範囲第1項記載の発明
によれば、半導体装置の絶縁膜の一部を除去し、あらか
じめ配線を露出させた部分に、CVD材料ガス雰囲気中
で、高出力のレーザ光を一定時間照射した後、低出力の
レーザ光を照射して前記配線を露出させた部分に導電性
物質を充填する第1の工程と、前記CVD材料ガス雰囲
気中でレーザ光を前記半導体装置に対して相対的に走査
し、前記導電性物質の充填部間に配線を付加形成する第
2の工程とによ抄処理するようにしており、半導体装置
の配線を露出させた部分に導電性物質を充填する際、ま
ず配線とのコンタクト抵抗が低いレーザCVD条件で導
電性物質の充填を行い、ついで前記配線を露出させた部
分に空洞を生じないレーザCVD条件で導電性物質を充
填しているため、半導体装置の配線とのコンタクト抵抗
をよ抄小さくできる効果がある。したかっ【、従来技術
では不可能であった低抵抗接続が可能となり、高速処理
を行う半導体装置の不良箇所の特定や補修にも充分適用
できる効果がある。
また、本発明の特許請求の範囲第2項記載の発明によれ
ば、半導体装置の絶縁膜の一部を除去し、あらかじめ配
線を露出させた部分に、CVD材料ガス雰囲気中で、高
出力のレーザ光を一定時間照射した後、該レーザ光の出
力を低下させつつ前記配線を露出させた部分に導電性物
質を充填する第1の工程と、前記CVD材料ガス雰囲気
中でレーザ光を前記半導体装置に対して相対的に走査し
、前記導電性物質の充填部間に配線を付加形成する第2
の工程とにより処理するよ5Kしており、この発明によ
っても半導体装置の不良箇所の特定や補修を確実に行い
得る効果がある。
さらに、本発明の特許請求の範囲第3項記載の発明によ
れば、第1の工程の前に、半導体装置の表面の汚染物質
および配線酸化膜を除去する前処理を行うとともK、前
記前処理から第1.第2の工程まで、前記半導体装置を
大気にさらすことなく処理するようにしており、半導体
装置の配線と導電性物質とのコンタクト抵抗、導電性物
質と付加配線とのコンタクト抵抗を小さくすることがで
き、かつ半導体装置表面に対する付着力を向上させるこ
とができるので、より一層確実に低抵抗接続を行い得る
効果がある。
【図面の簡単な説明】
第1図は本発明方法を実施するための配線形成装置の一
例を示すブロック図、第2図(1E)〜(−)は本発明
における配線形成工程を示す図、第3図はコンタクトホ
ールへの導電性物質を充填する際のレーザ照射出力とコ
ンタクト抵抗の関係を示す図、第4図(α)、 <b)
は高出力のレーザ照射条件で導電性物質を充填した断面
図、第5図(g) 、 (b)は低出力のレーザ照射条
件で導電性物質を充填した断面図、第6図は本発明にお
けるコンタクトホールへの導電性物質の充填工程を示す
図である。 1・・・・・・・・・・・−・・・・・半導体装置  
 4・・・・・・・・・・・・・・・配線7α、7h・
・・・・・・・・汚染物質8.8α、Bb・・・コンタ
クトホール9.9α、9A・・・導電性物質   10
・・−・・・・・・・・配線11・・・・・・・・・・
・−・・ロート・ロック室12・・・・・・・・・・・
・・・・ゲートバルブ13・・・・・・・・・・・−・
・メインチャンバ14.15・・・旧・・真空ポンプ 25・・・・・・・・・・・・・・・下部電極24゛・
・・・・−・−・−・・スf−ジ25・・・・・・・・
・・・−・・上部電極26・・・・・−・・・・−・・
高周波電源28・・・・・・・・・・・−・・Arガス
ボンベ30・・・・・・・・・・・−・・CVD材料ガ
スボンベ32・・・・・−・・・・−・・コントローラ
33・・・・・−・・・・−・・レーザ発振器34・・
・・・軸・−・−・・レーザ光55・・−・・・・・・
・−・・透過率可変フィルタ3B・・・・曲・・開・光
検出器 40・・・・・・・川・−・・シャッタ42・川・−川
・・・・・対物レンズ 46・・・・・・曲・−・・接眼レンズ47・・・・・
・・・−・−・・コントローラ           
l”、7””:”代理人弁理士 小川 勝 男tj、、
j、7..・1′!O27 あ 3 図 し−サ゛九めUけ身寸出力    ζオ目女寸イ直)罵
 5 図 篤 (、、巴

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置の表面に不良箇所の特定あるいは補修の
    ための配線を付加形成する方法において、前記半導体装
    置の絶縁膜の一部を除去し、あらかじめ配線を露出させ
    た部分に、CVD材料ガス雰囲気中で、高出力のレーザ
    光を一定時間照射した後、低出力のレーザ光を照射して
    、前記配線を露出させた部分に導電性物質を充填する第
    1の工程と、前記CVD材料ガス雰囲気中でレーザ光を
    前記半導体装置に対して相対的に走査し、前記導電性物
    質の充填部間に配線を付加形成する第2の工程とにより
    処理することを特徴とする配線形成方法。 2、半導体装置の表面に不良箇所の特定あるいは補修の
    ための配線を付加形成する方法において、前記半導体装
    置の絶縁膜の一部を除去し、あらかじめ配線を露出させ
    た部分に、CVD材料ガス雰囲気中で、高出力のレーザ
    光を一定時間照射した後、該レーザ光の出力を低下させ
    つつ前記配線を露出させた部分に導電性物質を充填する
    第1の工程と、前記CVD材料ガス雰囲気中でレーザ光
    を前記半導体装置に対して相対的に走査し、前記導電性
    物質の充填部間に配線を付加形成する第2の工程とによ
    り処理することを特徴とする配線形成方法。 3、特許請求の範囲第1項または第2項記載の配線形成
    方法において、前記第1の工程の前に、半導体装置の表
    面の汚染物質および配線酸化膜を除去する前処理を行う
    とともに、前記前処理から第1、第2の工程まで、前記
    半導体装置を大気にさらすことなく処理することを特徴
    とする配線形成方法。
JP63047449A 1988-03-02 1988-03-02 配線形成方法 Expired - Fee Related JP2713953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63047449A JP2713953B2 (ja) 1988-03-02 1988-03-02 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63047449A JP2713953B2 (ja) 1988-03-02 1988-03-02 配線形成方法

Publications (2)

Publication Number Publication Date
JPH01222460A true JPH01222460A (ja) 1989-09-05
JP2713953B2 JP2713953B2 (ja) 1998-02-16

Family

ID=12775461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63047449A Expired - Fee Related JP2713953B2 (ja) 1988-03-02 1988-03-02 配線形成方法

Country Status (1)

Country Link
JP (1) JP2713953B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235515A (ja) * 1993-07-30 1995-09-05 Internatl Business Mach Corp <Ibm> パターン書き込み方法及びその装置
JP2008192967A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその配線切り替えオプション

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291048A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd Ic素子における微細布線方法
JPS6317543A (ja) * 1986-07-10 1988-01-25 Nec Corp 配線修正方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291048A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd Ic素子における微細布線方法
JPS6317543A (ja) * 1986-07-10 1988-01-25 Nec Corp 配線修正方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235515A (ja) * 1993-07-30 1995-09-05 Internatl Business Mach Corp <Ibm> パターン書き込み方法及びその装置
JP2008192967A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその配線切り替えオプション

Also Published As

Publication number Publication date
JP2713953B2 (ja) 1998-02-16

Similar Documents

Publication Publication Date Title
US5182231A (en) Method for modifying wiring of semiconductor device
JP2733244B2 (ja) 配線形成方法
JPH10303199A (ja) 半導体装置の加工方法およびそれに用いる加工装置
JPH01222460A (ja) 配線形成方法
JPH03166744A (ja) 断面観察方法
JP2594972B2 (ja) 配線形成方法およびその装置
JPH10116872A (ja) 半導体の製造方法及び検査方法並びにそのための装置
JPH0644564B2 (ja) 配線形成方法
JP2655666B2 (ja) 配線形成方法
JP3523346B2 (ja) 半導体装置における配線修正方法
JP3009157B2 (ja) 配線膜形成方法及びその装置
JPH0713961B2 (ja) 半導体装置における配線形成方法およびその装置
JPH0249428A (ja) 半導体基板表面に薄膜を形成する方法およびその装置
JPH08222565A (ja) 電子回路基板の金属膜形成方法及びその装置並びにその配線修正方法
JP3185320B2 (ja) 半導体装置の配線修正方法及びその装置
JP2639346B2 (ja) フォトマスクの欠損欠陥修正方法およびその装置
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JPS6355957A (ja) Ic配線の接続方法および装置
JPS62291048A (ja) Ic素子における微細布線方法
JP2604998B2 (ja) Ic素子における配線接続方法
JP2533523B2 (ja) 配線形成方法およびその装置
JPH02312237A (ja) 半導体装置とその配線修正方法および配線修正装置
JPS63100746A (ja) Ic素子における配線接続方法及びその装置
JP3111615B2 (ja) 透明膜の形成方法および装置
JP2604992B2 (ja) Ic素子における付加配線形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees