JP2713953B2 - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JP2713953B2
JP2713953B2 JP63047449A JP4744988A JP2713953B2 JP 2713953 B2 JP2713953 B2 JP 2713953B2 JP 63047449 A JP63047449 A JP 63047449A JP 4744988 A JP4744988 A JP 4744988A JP 2713953 B2 JP2713953 B2 JP 2713953B2
Authority
JP
Japan
Prior art keywords
wiring
film
semiconductor device
conductive
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63047449A
Other languages
English (en)
Other versions
JPH01222460A (ja
Inventor
克郎 水越
幹雄 本郷
隆 上村
秀造 佐野
貴彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63047449A priority Critical patent/JP2713953B2/ja
Publication of JPH01222460A publication Critical patent/JPH01222460A/ja
Application granted granted Critical
Publication of JP2713953B2 publication Critical patent/JP2713953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、製作された半導体装置の不良箇所の特定や
補修に使用される配線の形成方法に係り、特に半導体装
置の不良箇所の特定,補修を確実に達成可能な配線形成
方法に関する。
〔従来の技術〕
半導体集積回路の開発は、基礎検討の段階から実際の
素子として実現化するまで比較的長期間を要する。特に
開発後期にあっては、素子を実装し、検査して論理変更
を行うことが通常行われている。かかる論理変更は、従
来、配線の変更として半導体装置製造のための露光用マ
スクの変更を招き、その後の一連の素子製造過程を通じ
て素子自体を新たに製造しなおして行われている。
この論理変更を迅速に行うため、本発明の発明者等は
集積回路に形成された配線そのものを加工することを着
想するに至った。このためには、集積回路に形成された
任意の部分の配線を、当該配線を覆う保護膜,絶縁膜に
穴を明け、導電性物質を充填して相互に接続する技術が
必須である。
微細な穴、すなわちスルーホールに導電性物質を充填
する技術として、レーザCVD(Chemical Vapor Depositi
on:ケミカル ペーパー デポジション)が用いられて
いる。例えば、特開昭59−119853号公報には、半導体基
板上の膜厚2μmのPSG膜にドライエッチング技術で形
成した2.5μmのスルーホールに、ArレーザまたはCO2
レーザ等により、Al(C4H9またはSiH4等の材料ガス
から、Alまたはポリシリコンを充填する方法が述べられ
ている。そして、Alを充填する場合には、高熱を用いな
い光化学反応が、またポリシリコンを充填する場合に
は、シリコンが高熱に耐え得ることから熱化学反応が効
果的であると述べられている。
〔発明が解決しようとする課題〕
前記従来技術は、半導体基板上の絶縁膜に形成された
スルーホールに、導電性材料を空洞なく充填する方法を
記載しているだけであり、半導体装置の不良箇所の特定
や補修を確実に達成するために不可欠な低抵抗接続に関
しては何等記載されていない。
一般に、論理LSI等の高速処理を行う半導体装置にお
いては、接続抵抗が高いと信号伝達が遅延して機能を果
たさないため、接続抵抗を極力低減することが要求され
ている。
これに対して、前記従来技術では導電性物質として、
ポリシリコンやAlを使用する技術が記載されているが、
ポリシリコンは比抵抗がAlに比べ2桁以上高いため、通
常、高速処理を行う半導体装置の配線には使用されな
い。よって、不良箇所の特定や補修には不適である。
また、高速処理用に限らず、半導体装置の配線はAlを
使用していることが多い。そのため、あらかじめコンタ
クトホールを形成し、Al配線を露出させたものを大気に
さらすと、Al配線表面に酸化膜が生ずる。この状態で前
記従来技術を用いて比抵抗の小さいAlを充填しても、Al
配線とのコンタクト抵抗が高いため、高抵抗な接続とな
る。
以上のごとく、半導体装置の不良箇所の特定や補修を
前記従来技術で行う場合、適用品質が限定されるという
問題があった。
本発明の目的は、前記従来技術の問題を解決し、半導
体装置の不良箇所の特定や補修を確実に行い得る配線形
成方法を提供することにある。
〔課題を解決するための手段〕
前記目的は、表面の絶縁膜の一部を除去して配線膜を
露出させた半導体装置に露出させた配線膜に接続する新
たな導体膜を付加形成する方法において、CVDガス雰囲
気中で露出させた配線膜上に高出力のレーザ光を一定時
間照射して配線膜上に導体膜を析出させて第1の導体膜
層を形成し、次に、この形成した第1の導体膜層に低出
力のレーザ光を照射して第1の導体膜層の上に第2の導
体膜を析出させることにより表面の絶縁膜の一部を除去
した部分に第1及び第2の導体膜層を形成することによ
り達成される。
また、前記目的は、表面の絶縁膜の一部を除去して配
線膜を露出させた半導体装置に露出させた配線膜に接続
する新たな導体膜を付加形成する方法において、CVDガ
ス雰囲気中で露出させた配線膜上に高出力のレーザ光を
一定時間照射して配線膜上に導体膜を析出させて第1の
導体膜層を形成し、次に、この形成した第1の導体膜層
に低出力のレーザ光を照射して第1の導体膜層の上に第
2の導体膜を析出させることにより表面の絶縁膜の一部
を除去した部分に第1及び第2の導体膜層を形成し、レ
ーザ光を絶縁膜上を半導体装置に対して相対的に走査し
て照射することにより第1及び第2の導体膜層に電気的
に接続する配線膜層を絶縁膜上に形成することにより達
成される。
〔作用〕
レーザCVDにより接続すべき半導体装置の配線上の絶
縁膜を除去してコンタクトホールを形成後、露出した配
線を大気にさらすと、酸素と結合して酸化膜(例えばAl
配線の場合はAl2O3)が形成される。前記酸化膜が存在
すると、次の工程で充填する導電性物質とのコンタクト
抵抗が大きくなるため、半導体装置の不良箇所の特定や
補修への適用が限定される。また、半導体装置の表面に
は水分や塵埃などの汚染物質が付着しており、半導体装
置と次の工程で形成される配線との付着性が低下する。
そこで、本発明では前処理により半導体装置の表面に
付着している汚染物質や配線酸化膜を除去するようにし
ている。
次に、本発明では第1の工程で、前記コンタクトホー
ル内に、レーザCVDにより導電性物質を充填する。その
際、この第1の工程では前記コンタクトホールに、CVD
ガス雰囲気中で、高出力レーザ光、つまりCVDガスを熱
分解し、導電性物質を析出させるために必要な最低出力
の例えば3倍以上のレーザ出力でレーザ照射を行い、前
記コンタクトホール内に配線とのコンタクト抵抗の低い
導電性物質を充填する。
ついで、本発明では同じく第1の工程で、前述のごと
く、CVDガスを熱分解し、導電性物質を析出させるため
に必要な最低出力の例えば2倍以下のレーザ出力でレー
ザ照射を行い、第1段階のレーザ照射では充填しきれな
かった部分に、第2段階のレーザ照射で導通性物質を充
填し、前記コンタクトホールを完全に埋める。
これにより、コンタクトホール内に埋め込まれた導電
性物質の薄膜部、つまり断面積の小さい部分が無くな
り、コンタクトホールに充填された導電性物質間に形成
すべき配線とのコンタクト面積が増大し、コンタクト抵
抗を低減することができる。
続いて、第2の工程ではCVDガス雰囲気中でレーザ光
を半導体装置に対して相対的に走査させ、前記導電性物
質の充填部間に配線を形成する。
なお、本発明では前記第1の工程において、レーザ光
の出力を、CVDガスを熱分解し、導電性物質を析出させ
るために必要な最低出力の例えば3倍以上の高い出力と
し、この高出力のレーザ光を一定時間照射した後、この
レーザ光の出力を除々に低下させ、CVDガスを熱分解
し、導電性物質を析出させるために必要な最低出力の例
えば2倍以下の低い出力とし、この低い出力で、最初の
高い出力のレーザ照射で充填しきれなかった部分に導電
性物質を充填するようにしても良い。
また、前記半導体装置の表面の汚染物質や配線酸化膜
を除去する前処理から、前記コンタクトホールに導電性
物質を充填する第1の工程、および前記導電性物質の充
填部間を結ぶ配線を形成する第2の工程に至るまで、同
一真空容器内で行い、半導体装置を大気にさらさないで
行うことによって、より一層確実に低抵抗接続を行うこ
とができる。
〔実施例〕
以下、本発明の実施例を図面により説明する。
第1図は本発明方法を実施するための配線形成装置の
一例を示す系統図である。
この第1図において、ロード・ロック室11はゲートバ
ルブ12を介してメインチャンバ13に連結されている。前
記ロード・ロック室11とメインチャンバ13には、それぞ
れバルブ16,17を介して真空ポンプ14,15が連結されてお
り、また真空ゲージ18,19が付設されている。そして、
前記ロード・ロック室11とメインチャンバ13内は前記真
空ポンプ14,15により排気されるようになっていて、前
記ロード・ロック室11とメインチャンバ13はそれぞれ真
空容器とされ、その真空度を前記真空ゲージ18,19によ
り確認し得るようになっている。
前記ロード・ロック室11には、ウエハまたはチップ状
態の半導体装置1の搬送機構20と、下部電極23と、上部
電極25とが設けられている。一方、前記メインチャンバ
13には、ステージ24と、観察およびレーザ照射用の窓31
とが設けられている。
前記搬送機構20は、搬送アーム21を有している。この
搬送アーム21は、半導体装置1を載置したホルダ22を前
記ロード・ロック室11内の下部電極23から、前記メイン
チャンバ13内のステージ24上に、ホルダ22ごと半導体装
置1を搬送可能に構成されている。
前記下部電極23と上部電極25は、ロード・ロック室11
の内部において、互いに対向させて配置されている。前
記下部電極23には高周波電源26が接続され、上部電極25
はアースレベルに接続されている。
前記ステージ24は、メインチャンバ13内でX,Y,Zおよ
びθ方向に移動可能に構成されている。前記窓31は、メ
インチャンバ13の上部において、前記ステージ24に対向
する位置に設けられている。
前記ロード・ロック室11には、バルブ27を介してArガ
スボンベ28が接続されている。
一方、前記メインチャンバ13には、バルブ29を介して
CVD材料ガスボンベ30が接続されている。
また、コントローラ32が設置され、このコントローラ
32により前記ゲートバルブ12およびバルブ16,17,27,29
の開閉、真空ゲーシ18,19からの測定データ受信、搬送
機構20の駆動、高周波電源26からの電圧印加を制御する
ようになっている。
前記メインチャンバ13の上方には、半導体装置1の配
線を露出させた部分であるコンタクトホールへの導電性
物質の充填と配線を付加形成するためのレーザ発振器33
と、加工光学系と、観察光学系とが設けられている。
前記レーザ発振器33から発信されたレーザ光34は、透
過率可変フィルタ35と、その駆動装置36とにより適正な
出力に調整され、レーザ光34の一定割合を透過する反射
ミラー37により光路を曲げられ、シャッタ40に達するよ
うになっている。前記反射ミラー37を透過したレーザ光
34は、光検出器38によりその出力が測定され、表示器39
により表示されるようになっている。そして、シャッタ
40が開いている時のみ、レーザ光34はダイクロイックミ
ラー41により光路を曲げられ、対物レンズ42により半導
体装置1に集光され、かつ照射されるように構成されて
いる。
また、観察光々源44が設置され、この観察光々源44か
ら発せられた光の一定割合の光は、ハーフミラー43によ
り光路を曲げられ、レーザ光34の波長と同じ波長以外の
光がダイクロイックミラー41を透過し、対物レンズ42に
より半導体装置1上に集光されかつ照射されるようにな
っている。その反射光は、プリズム45および接眼レンズ
46に達し、観察に使用される。
さらに、コントローラ47が設置され、このコントロー
ラ47には手動入力または磁気媒体48等から半導体装置1
のクリーニング条件,コンタクトホールへの導電性物質
の充填条件,配線の布設条件等の加工データ、および表
示器39からレーザ出力の測定データを入力し、それらに
基づいて透過率可変フィルタ35,シャッタ40,ステージ24
を制御するとともに、コントローラ32に前記加工データ
の一部および制御信号を送るようになっている。
この配線形成装置に用いるレーザ発振器33としては、
レーザ光34が連続発信されるものが適しており、Arレー
ザ,Krレーザ,He−Neレーザ,YAGレーザ(高調波も含め)
等がある。
前記透過率可変フィルタ33は、一枚の円形状のガラス
基板の周方向に、透過率を連続的または一定角度毎に変
化させたものであり、駆動装置36で回転させることによ
り、レーザ光34の透過光量(=照射出力)を変化させ得
るようになっている。ただし、レーザ照射の出力条件が
幾つかに限定されている場合は、それらに応じたフィル
タを複数枚用意し、レーザ光34の光路中に出し入れする
ようにしても良い。
前記光検出器38および表示部39は、半導体装置1への
レーザ照射出力が所望な値を保っているか,否か検出す
るためのものである。よって、レーザ発振器33の出力安
定性、透過率可変フィルタ35の透過率の再現性に問題が
無い場合には、省略しても良い。
また、半導体装置1の前処理としてのクリーニングに
高周波電源26を用いているが、直流電源を用いても良
い。
次に、前記配線形成装置を用いた配線形成方法につい
て、第1図〜第6図により説明する。
磁気媒体48等から加工データを取り込むとともに、ロ
ード・ロック室11の蓋(図示せず)を開けてホルダ22上
に、配線で接続するためのコンタクトホールをあらかじ
め形成したウェハまたはチップ状態の半導体装置1を載
置する。この時、ゲートバルブ12、バルブ16,27,29は閉
じており、バルブ17のみが開いていて、メインチャンバ
13は10-6〜10-7Torrに排気されている。また、ステージ
24および透過率可変フィルタ35は原点位置にある。ロー
ド・ロック室11の蓋を閉じた後、バルブ16を10-6Torr台
の高真空に排気する。
ついで、バルブ27を開け、Arガスボンベ28からArガス
をロード・ロック室11内が5〜15mTorrになるように導
入する。そして、半導体装置1に前処理としてクリーニ
ングを施す。
このクリーニング工程では、高周波電源26から高周波
電力を下部電極23、ホルダ22を介して半導体装置1に一
定時間印加する。高周波電力印加により、ホルダ22と上
部電極25との間にArプラズマが発生し、Ar+イオンが前
記半導体装置1の表面をスパッタリングし、第2図
(a)に示す半導体装置1の表面に付着している汚染物
質7a,7bおよびコンタクトホール8a,8b内の露出した配線
4の表面の酸化膜を除去する。高周波電力停止後、バル
ブ27を閉じてロード・ロック室11内を再び10-6Torr台ま
で排気する。
必要に応じて、前記クリーニング工程(Arガス導入か
ら排気まで)を複数回行った後、ゲートバルブ12を開
き、搬送アーム21により半導体装置1をホルダ22ごとス
テージ24上に載置し、ゲートバルブ12を閉じる。
なお、前述のクリーニング工程において、Arガス導入
前にO2ガスを導入し、Arプラズマ発生と同様にOプラズ
マをホルダ22と上部電極25間に発生させ、半導体装置1
の表面に付着した有機物からなる汚染物質7a,7bをアッ
シングして除去した後、前記Ar+イオンによる無機質か
らなる汚染物質7a,7bや配線4の表面の酸化膜をスパッ
タリングし、除去しても良い。
次に、バルブ17を閉じ、バルブ29を開けてCVD材料ガ
スボンベ30よりCVD材料ガスを所定の圧力になるまで導
入後、バルブ29を閉じ、前記CVD材料ガスをメインチャ
ンバ13内に閉じ込める。ここで用いるCVD材料ガスとし
ては、Ni(CO)4,Mo(CO)6,W(CO)といった金属カ
ルボニルやMoF6,WF6といったハロゲン化合物である。こ
れらは昇華性であるが、室温における蒸気圧が低いた
め、CVD材料ガスボンベ30やバルブ29および配管にヒー
タを設け、加熱しながらCVD材料ガス導入を行うと短時
間で済む。
CVD材料ガス導入の間に、ステージ24を移動させ、対
物レンズ42の直下に半導体装置1の基準点(例えばアラ
イメントマーク)を位置させた後、該基準点と接眼レン
ズ46に設けたクロスラインの交点とを一致させるととも
に、θ方向のアライメントを行う。なお、前記クロスラ
インの交点は、レーザ光34の照射位置とあらかじめ一致
させてある。
次に、加工データに基づきステージ24を移動させて、
あらかじめ形成されたコンタクトホール8aの中心と前記
クロスラインの交点とを一致させる。ついで、コンタク
トホール8a,8b内に導電性物質を充填するためのレーザ
光34の出力調整を加工データに基づき、透過率可変フィ
ルタ35と光検出器38を用いて行う。ここで設定されるレ
ーザ光34の照射出力は、CVD材料ガスを熱分解し、導電
性物質を析出させるためには必要な最低出力の3倍以上
とする。
本発明の発明者等の実験によると、Al配線を露出させ
たコンタクトホール内にMo(CO)雰囲気中でArレーザ
光を照射し、導電性物質としてMoを析出させ、Al配線と
Moとのコンタクト抵抗を測定したところ、第3図に示す
ごとく、レーザ光の照射出力が高くなるに従ってコンタ
クト抵抗は低くなるという結果が得られた。そして、高
速処理を行う論理LSIの不良箇所の特定や補修にも適用
するには、導電性物質を析出させるために最低限必要な
レーザ出力の3倍以上のレーザ光を照射すれば良いこと
も分かった。
CVD材料ガスが所定の圧力に導入されたならば、コン
タクトホールに導電性物質を充填する第1の工程を実施
する。すなわち、シャッタ40を一定時間開いて、まずコ
ンタクトホール8a内にレーザ光34を照射する。このレー
ザ照射により、コンタクトホール8a内の配線4が加熱さ
れ、そこに触れたCVD材料ガスが熱分解し、第2図
(b)に示すように導電性物質9aを析出する。
CVD材料ガスの熱分解によって得られる導電性物質と
しては、Ni(CO)の場合はNi,Mo(CO)およびMoF6
の場合はMo、W(CO)およびWF6の場合はWである。
これらは後で布設する配線においても同じである。
CVD材料ガスを熱分解させるために必要な最低出力の
3倍以上のレーザ照射出力で導電性物質をコンタクトホ
ールに充填すると、その充填状態は第4図に示すように
なる。短時間のレーザ照射においては、第4図(a)に
示すごとく、コンタクトホール8の内壁および配線4の
露出部に導電性物質9が析出する。さらにレーザ照射を
続けると、第4図(b)に示すごとく、コンタクトホー
ル8の外に導電性物質9が大きく析出してくるにもかか
わらず、コンタクトホール8内の空洞は無くならない。
これらの状態では、膜厚tの小さい部分があるため、配
線4とのコンタクト抵抗が低くても、高抵抗な接続とな
る。また、第4図(a)に示した充填部から配線を引き
出しても、導電性物質9と配線との接触面積が小さいた
め、両者のコンタクト抵抗は高くなる。一方、第4図
(b)に示す充填部から配線を引き出すと、コンタクト
ホール8の外の盛り上がりによって配線に段切れを生ず
ることがあり接続の信頼性が下がる。
さらに、本発明の発明者等の実験の結果、コンタクト
ホール8内に照射するレーザ光34の出力をCVD材料ガス
の熱分解に必要な最低出力の2倍以下にして導電性物質
9を充填すると、その充填状態は第5図に示すようにな
る。つまり、短時間のレーザ照射では、第5図(a)に
示すように、コンタクトホール8の底(配線4の露出
部)のみに導電性物質9が析出しており、さらにレーザ
照射を続けると、コンタクトホール8の底に析出した導
電性物質9が成長し、コンタクトホール8を空洞なく埋
めることが可能であることが分かった。
以上のことから、本発明ではコンタクトホール8に導
電性物質9を充填する場合、まず高出力のレーザ光34を
比較的短時間照射し、第6図(a)に示す程度に導電性
物質9を充填し、露出配線4とのコンタクト抵抗の低減
を図る。ついで、低出力のレーザ光34でレーザ照射を行
い、第6図(b)に示すごとく、コンタクトホール8を
完全に充填することとした。
そこで、再び透過率可変フィルタ35を駆動し、第2段
階のレーザ光34の照射条件として、CVD材料ガスを熱分
解するために必要な最低出力の2倍以下にレーザ出力を
調整する。その後、第2図(c)に示すごとく、シャッ
タ40を開いてレーザ光34を第1段階の高出力レーザ照射
で充填された導電性物質9aの空洞部に照射し、新たな導
電性物質9bを追加充填する。追加充填した導電性物質9b
がコンタクトホール8の上縁に達したら、シャッタ40を
閉じてレーザ照射を停止する。これで最初の1個のコン
タクトホール8aへの導電性物質9aの充填は終了となる。
ついで、加工データに基づき、ステージ24を移動さ
せ、前記コンタクトホール8aと対をなすコンタクトホー
ル8bの中心と接眼レンズ46中のクロスラインの交点とを
一致させ、前記同様、第1段階のレーザ光の出力調整→
第1段階の導電性材料の充填→第2段階のレーザ光の出
力調整→第2段階の導電性材料の充填を行う。複数箇所
の接続を行う場合、前記動作を繰り返し、全てのコンタ
クトホール8を導電性物質9で充填後、次に述べる第2
の工程である配線形成を行っても良いし、あるいは一対
毎に導電性物質9の充填と配線形成を繰り返し行っても
良い。
次に、導電性材料の充填済みのコンタクトホール8a,8
b同士の接続、すなわち第2の工程である配線形成を行
う。
この第2の工程では、透過率可変フィルタ35と光検出
器38とを用いてレーザ出力を設定した後、シャッタ40を
開いてレーザ光34をコンタクトホール8bの充填部に照射
すると同時に、加工データの配線の布設経路に従ってス
テージ24を移動させる。この場合、レーザ光34を移動さ
せても良く、要は半導体装置1とレーザ光34の相対的走
査を行う。これにより、第2図(d)に示すごとく、配
線10が形成される。
前記コンタクトホール8bの充填部と対をなすコンタク
トホール8aの充填部にレーザ光34が達し、第2図(e)
に示すように配線10を形成した後、シャッタ40を閉じて
レーザ照射を停止させるとともに、ステージ24の移動を
停止させる。
全ての配線10の布設が完了したならば、ステージ24を
原点位置に戻すとともに、バルブ17を開けてメインチャ
ンバ13内のCVD材料ガスを排気する。メインチャンバ13
内が10-6Torr台の高真空になったらゲートバルブ12をあ
け、搬送アーム21により半導体装置1をロード・ロック
室11にホルダ22ごと搬送する。
ついで、ゲートバルブ12,バルブ16を閉じ、ロード・
ロック室11を大気に開放して半導体装置1を取り出し、
配線形成の1サイクルを終了する。
前記実施例では、コンタクトホール8に導電性物質9
を充填する際、レーザ光34の照射出力を高出力と低出力
の2段階に分けて行っているが、これに限らず、高出力
から低出力に連続的に変化させても良い。すなわち、導
電性物質9の充填初期においては、前記実施例と同様、
CVD材料ガスを熱分解させるために必要な最低出力の3
倍以上のレーザ出力でレーザ照射を一定時間行う。そし
てシャッタ40を閉じずに透過率可変フィルタ35を所定の
速度で回転させ、レーザ光34の照射出力をCVD材料ガス
を熱分解させるために必要な最低出力の2倍以下に徐々
に低下させた状態で、コンタクトホール8の上縁まで導
電性物質9を析出させるようにしても良い。
〔発明の効果〕
以上説明したように、本発明によれば、半導体装置の
配線と充填した導電性物質とのコンタクト抵抗をより小
さくできる効果がある。従って、従来技術では不可能で
あった低抵抗接続が可能となり、高速処理を行う半導体
装置の不良個所の特定や補修にも十分適用できる効果が
ある。
更に、本発明によれば、半導体装置の表面に対する付
加配線膜との付着力が向上するので、半導体装置の配線
に対して付加配線膜をより一層確実に低抵抗接続を行い
得るという効果がある。
【図面の簡単な説明】
第1図は本発明方法を実施するための配線形成装置の一
例を示すブロック図、第2図(a)〜(e)は本発明に
おける配線形成工程を示す図、第3図はコンタクトホー
ルへの導電性物質を充填する際のレーザ照射出力とコン
タクト抵抗の関係を示す図、第4図(a),(b)は高
出力のレーザ照射条件で導電性物質を充填した断面図、
第5図(a),(b)は低出力のレーザ照射条件で導電
性物質を充填した断面図、第6図は本発明におけるコン
タクトホールへの導電性物質の充填工程を示す図であ
る。 1……半導体装置、4……配線 7a,7b……汚染物質 8,8a,8b……コンタクトホール 9,9a,9b……導電性物質、10……配線 11……ロード・ロック室 12……ゲートバルブ 13……メインチャンバ 14,15……真空ポンプ 23……下部電極 24……ステージ 25……上部電極 26……高周波電源 28……Arガスボンベ 30……CVD材料ガスボンベ 32……コントローラ 33……レーザ発振器 34……レーザ光 35……透過率可変フィルタ 38……光検出器 40……シャッタ 42……対物レンズ 46……接眼レンズ 47……コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 秀造 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 高橋 貴彦 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センター内 (56)参考文献 特開 昭62−291048(JP,A) 特開 昭63−17543(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】表面の絶縁膜の一部を除去して配線膜を露
    出させた半導体装置に前記露出させた配線膜に接続する
    新たな導体膜を付加形成する方法であって、CVDガス雰
    囲気中で前記露出させた配線膜上に高出力のレーザ光を
    一定時間照射して前記配線膜上に導体膜を析出させて第
    1の導体膜層を形成し、次に、該形成して第1の導体膜
    層に低出力のレーザ光を照射して該第1の導体膜層の上
    に第2の導体膜を析出させることにより前記表面の絶縁
    膜の一部を除去した部分に前記第1及び第2の導体膜層
    を形成することを特徴とする配線形成方法。
  2. 【請求項2】表面の絶縁膜の一部を除去して配線膜を露
    出させた半導体装置に前記露出させた配線膜に接続する
    新たな導体膜を付加形成する方法であって、CVDガス雰
    囲気中で前記露出させた配線膜上に高出力のレーザ光を
    一定時間照射して前記配線膜上に導体膜を析出させて第
    1の導体膜層を形成し、次に、該形成した第1の導体膜
    層に低出力のレーザ光を照射して該第1の導体膜層の上
    に第2の導体膜を析出させることにより前記表面の絶縁
    膜の一部を除去した部分に前記第1及び第2の導体膜層
    を形成し、レーザ光を前記絶縁膜上を前記半導体装置に
    対して相対的に走査して照射することにより前記第1及
    び第2の導体膜層に電気的に接続する配線膜層を前記絶
    縁膜上に形成することを特徴とする配線形成方法。
  3. 【請求項3】前記第1の配線膜層の形成を、前記露出さ
    せた配線膜に荷電粒子を照射して前記配線膜の表面をク
    リーニングした後に行うことを特徴とする請求項1又は
    2記載の配線形成方法。
  4. 【請求項4】前記配線膜の表面をクリーニングの工程か
    ら少なくとも前記第2の配線膜層を形成する工程まで
    を、前記半導体装置を大気に曝すことなく行うことを特
    徴とする請求項3記載の配線形成方法。
JP63047449A 1988-03-02 1988-03-02 配線形成方法 Expired - Fee Related JP2713953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63047449A JP2713953B2 (ja) 1988-03-02 1988-03-02 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63047449A JP2713953B2 (ja) 1988-03-02 1988-03-02 配線形成方法

Publications (2)

Publication Number Publication Date
JPH01222460A JPH01222460A (ja) 1989-09-05
JP2713953B2 true JP2713953B2 (ja) 1998-02-16

Family

ID=12775461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63047449A Expired - Fee Related JP2713953B2 (ja) 1988-03-02 1988-03-02 配線形成方法

Country Status (1)

Country Link
JP (1) JP2713953B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE146304T1 (de) * 1993-07-30 1996-12-15 Ibm Vorrichtung und verfahren um feine metal-linie auf einem substrat abzulegen
JP2008192967A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその配線切り替えオプション

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550027B2 (ja) * 1986-06-11 1996-10-30 株式会社日立製作所 Ic素子における微細布線方法
JPS6317543A (ja) * 1986-07-10 1988-01-25 Nec Corp 配線修正方法

Also Published As

Publication number Publication date
JPH01222460A (ja) 1989-09-05

Similar Documents

Publication Publication Date Title
US4609566A (en) Method and apparatus for repairing defects on a photo-mask pattern
US4606932A (en) Method for depositing a micron-size metallic film on a transparent substrate utilizing a laser
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
JPH10303199A (ja) 半導体装置の加工方法およびそれに用いる加工装置
JP2713953B2 (ja) 配線形成方法
JP2002062115A (ja) 酸化銅の厚みを検出する方法及び装置
US5409802A (en) Method and apparatus for fine processing
US5336636A (en) Method for contacting conductive structures in VLSI circuits
JP2594972B2 (ja) 配線形成方法およびその装置
JP3523346B2 (ja) 半導体装置における配線修正方法
JP2655666B2 (ja) 配線形成方法
US5338393A (en) Method for the local removal of UV-transparent insulation layers on a semiconductor substrate
JP3009157B2 (ja) 配線膜形成方法及びその装置
JPH0713961B2 (ja) 半導体装置における配線形成方法およびその装置
JP3185320B2 (ja) 半導体装置の配線修正方法及びその装置
JP2604992B2 (ja) Ic素子における付加配線形成方法
JP2937380B2 (ja) 配線形成方法およびその装置
JP2533523B2 (ja) 配線形成方法およびその装置
JPH0766920B2 (ja) Ic素子における配線接続方法及びその装置
RU2017191C1 (ru) Способ формирования маскирующего слоя фотошаблона
JPH02158133A (ja) アルミニウム電極配線の形成方法
JPH08321548A (ja) Ic素子における配線接続方法
JPH0294631A (ja) 薄膜形成方法及び薄膜形成装置
JPS62291048A (ja) Ic素子における微細布線方法
JPH02312237A (ja) 半導体装置とその配線修正方法および配線修正装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees