JPS6317543A - 配線修正方法 - Google Patents
配線修正方法Info
- Publication number
- JPS6317543A JPS6317543A JP16301286A JP16301286A JPS6317543A JP S6317543 A JPS6317543 A JP S6317543A JP 16301286 A JP16301286 A JP 16301286A JP 16301286 A JP16301286 A JP 16301286A JP S6317543 A JPS6317543 A JP S6317543A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring
- laser beams
- laser
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000012937 correction Methods 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000001182 laser chemical vapour deposition Methods 0.000 claims description 4
- 238000010329 laser etching Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 7
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000006552 photochemical reaction Methods 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロデバイスのプロセス技術を用いた配
線修正方法、とくにレーザを用いたマイクロプロセス技
術を用いた配線修正方法に関する。
線修正方法、とくにレーザを用いたマイクロプロセス技
術を用いた配線修正方法に関する。
マイクロデバイスは、近年ますます集積化、カスタム化
の傾向を強め、一度出来上ったデバイスの配線のつなぎ
替え技術の必要性が高まりつつあり、レーザCVD利用
の金属直描技術を応用した試みがいくつか行なわれ始め
ている。例えば工−リッヒ氏(口、J、Ehrlich
)等によりアイ・イー・イー・イー・エレクトロン、・
デバイス・レター誌(IEEE Electron
Device Letter)、 EDL−5(1
984)の32頁からの論文に報告された例では、S
i H4とB2H6の混合ガス中にLSIを設け、最表
層の配線間をレーザCVDでBをドープしたポリSi線
を直描することにより結線し、リングオツシレータの周
波数の変化等で結線3確認している。一方、実際に出来
上ったマイクロデバイスでは配線はパシベーション膜や
層間絶縁膜等の誘電体膜の下に埋もれた状態になり、実
際の配線修正では、結線する配線上の誘電体膜を局所的
に除去しなければならない。このような目的に応用しう
る絶縁膜のレーザ利用の局所エツチング技術は、マック
ウィリアム氏(if、%1JlcWi l I iam
s)等によりアプライド・フィジックス・レター誌(人
pplied Physics Letter)43巻
(1983)946頁から記載の論文で報告されている
。この場合、HFなどのエツチングガス中でArレーザ
光を集光照射することによりS i 02膜に局所的な
穴を開けることができる。また、同じ論文中では導電体
の画描WF6ガス中からのWのCVDを利用することが
記述されており、これらのレーザ利用マスクレスプロセ
ス技術の組合せにより、MOS)−ランジスタを試作し
た例が同じ論文中で述べられている。
の傾向を強め、一度出来上ったデバイスの配線のつなぎ
替え技術の必要性が高まりつつあり、レーザCVD利用
の金属直描技術を応用した試みがいくつか行なわれ始め
ている。例えば工−リッヒ氏(口、J、Ehrlich
)等によりアイ・イー・イー・イー・エレクトロン、・
デバイス・レター誌(IEEE Electron
Device Letter)、 EDL−5(1
984)の32頁からの論文に報告された例では、S
i H4とB2H6の混合ガス中にLSIを設け、最表
層の配線間をレーザCVDでBをドープしたポリSi線
を直描することにより結線し、リングオツシレータの周
波数の変化等で結線3確認している。一方、実際に出来
上ったマイクロデバイスでは配線はパシベーション膜や
層間絶縁膜等の誘電体膜の下に埋もれた状態になり、実
際の配線修正では、結線する配線上の誘電体膜を局所的
に除去しなければならない。このような目的に応用しう
る絶縁膜のレーザ利用の局所エツチング技術は、マック
ウィリアム氏(if、%1JlcWi l I iam
s)等によりアプライド・フィジックス・レター誌(人
pplied Physics Letter)43巻
(1983)946頁から記載の論文で報告されている
。この場合、HFなどのエツチングガス中でArレーザ
光を集光照射することによりS i 02膜に局所的な
穴を開けることができる。また、同じ論文中では導電体
の画描WF6ガス中からのWのCVDを利用することが
記述されており、これらのレーザ利用マスクレスプロセ
ス技術の組合せにより、MOS)−ランジスタを試作し
た例が同じ論文中で述べられている。
以上のレーザ利用の絶縁膜エツチングと、レーザ利用の
導電体のCVDにより前記の配線修正が可能になるもの
と考えられる。
導電体のCVDにより前記の配線修正が可能になるもの
と考えられる。
しかしながら、このような技術による配線修正において
は、対象となるマイクロデバイスの微細化に伴い、レー
ザ光を集光照射すべき位置の所要回合せ精度が極めて高
くなる。このため2ケ所以上の絶縁膜のエツチングと2
ケ所以上の絶縁膜の穴への金属の埋め込みの計4回以上
のプロセスを含むこの配線修正プロセスにおいては、所
要回合わせ回数の圧縮や所要回合わせ精度の軽減を図る
ことが、プロセス時間の短縮やプロセス機器の経済化を
図るうえで極めて重要である。ところが、このような検
討は従来全く行なわれていない。
は、対象となるマイクロデバイスの微細化に伴い、レー
ザ光を集光照射すべき位置の所要回合せ精度が極めて高
くなる。このため2ケ所以上の絶縁膜のエツチングと2
ケ所以上の絶縁膜の穴への金属の埋め込みの計4回以上
のプロセスを含むこの配線修正プロセスにおいては、所
要回合わせ回数の圧縮や所要回合わせ精度の軽減を図る
ことが、プロセス時間の短縮やプロセス機器の経済化を
図るうえで極めて重要である。ところが、このような検
討は従来全く行なわれていない。
そして、従来のレーザ金属画描技術や、スポット露光に
よる絶縁膜のエツチング技術の組合せのうえで2ケ所の
スルーホール間を結線する配線修正を行う場合を例にと
れば、エツチングにより2ケ所の絶縁膜のスルーホール
の間を、その形成後にレーザ金属画描で結ぶのがプロセ
スの手順として通常考えられるが、その場合には合計4
回の目合わせを必要とするうえ、最後の結線時にはスル
ーホール部への目合せをCVDをしながら行うという困
難に直面する。
よる絶縁膜のエツチング技術の組合せのうえで2ケ所の
スルーホール間を結線する配線修正を行う場合を例にと
れば、エツチングにより2ケ所の絶縁膜のスルーホール
の間を、その形成後にレーザ金属画描で結ぶのがプロセ
スの手順として通常考えられるが、その場合には合計4
回の目合わせを必要とするうえ、最後の結線時にはスル
ーホール部への目合せをCVDをしながら行うという困
難に直面する。
本発明は以上の問題点を解決するための手段として、絶
縁膜で表面が覆われたマイクロデバイス内部の複数ケ所
の導電部のそれぞれの上部の該絶縁膜にレーザエツチン
グによりスルーホールを形成し、次いで導電体をレーザ
CVDにより該スルーホールを介して該絶縁膜上を画描
し、前記導電部の間を結線する配線修正方法において、
スルーホールの形成とその導電体による埋め込みとを該
マイクロデバイスへのレーザ光の照射位置を変えずに連
続して行う工程と、該埋め込み後に引き続き該レーザ光
を該スルーホール部の周囲で、該スルーホール部の面積
よりも広い面積を囲むように走査してパッド部を形成す
る工程とを含むことを特徴とする配線修正方法を採る。
縁膜で表面が覆われたマイクロデバイス内部の複数ケ所
の導電部のそれぞれの上部の該絶縁膜にレーザエツチン
グによりスルーホールを形成し、次いで導電体をレーザ
CVDにより該スルーホールを介して該絶縁膜上を画描
し、前記導電部の間を結線する配線修正方法において、
スルーホールの形成とその導電体による埋め込みとを該
マイクロデバイスへのレーザ光の照射位置を変えずに連
続して行う工程と、該埋め込み後に引き続き該レーザ光
を該スルーホール部の周囲で、該スルーホール部の面積
よりも広い面積を囲むように走査してパッド部を形成す
る工程とを含むことを特徴とする配線修正方法を採る。
本発明によれば所定の導電部上の絶縁膜へのスルーホー
ル形成とその導電体による埋込みを、ガスをエツチング
用からCVD用に変更するのみで、レーザ光の照射位置
は変えず行えるため、スルーホール1ケ所について1回
の目合わせ工程の省略が可能となる。また、スルーホー
ル部の埋込み工程後に、スルーホール部よりも格段に大
きいパッド部を形成しておくため、別のスルーホール形
成後にそこから導電体の画描を開始し、終端部の最初の
スルーホール部へ結線するときに、その終端部で必要な
目合わせ精度が、最初のスルーホール径から前記のパッ
ド部の大きさへと格段に緩和される。これらのため、2
つのスルーホール間を結線する場合実際上目合わせが必
要となるのは、従来法の4回から2つのスルーホール形
成時の2回だけに半減できる。また、3つ以上のスルー
ホール間を結線する場合でも同様に半減できる。このた
め、この配線修正作業の精度と能率が向上する。
ル形成とその導電体による埋込みを、ガスをエツチング
用からCVD用に変更するのみで、レーザ光の照射位置
は変えず行えるため、スルーホール1ケ所について1回
の目合わせ工程の省略が可能となる。また、スルーホー
ル部の埋込み工程後に、スルーホール部よりも格段に大
きいパッド部を形成しておくため、別のスルーホール形
成後にそこから導電体の画描を開始し、終端部の最初の
スルーホール部へ結線するときに、その終端部で必要な
目合わせ精度が、最初のスルーホール径から前記のパッ
ド部の大きさへと格段に緩和される。これらのため、2
つのスルーホール間を結線する場合実際上目合わせが必
要となるのは、従来法の4回から2つのスルーホール形
成時の2回だけに半減できる。また、3つ以上のスルー
ホール間を結線する場合でも同様に半減できる。このた
め、この配線修正作業の精度と能率が向上する。
以下、図面を用いて本発明の実施例をさらに詳しく説明
する。第3図は本発明を実施するためのマスクレス・レ
ーザプロセス装置の概念図で、光化学反応を誘起するた
めのレーザ光源101からの出射光がダイクロイックミ
ラー102、対物レンズ103を介して、光化学反応室
104内の被加工試料105へ窓106を通して集光さ
れる。
する。第3図は本発明を実施するためのマスクレス・レ
ーザプロセス装置の概念図で、光化学反応を誘起するた
めのレーザ光源101からの出射光がダイクロイックミ
ラー102、対物レンズ103を介して、光化学反応室
104内の被加工試料105へ窓106を通して集光さ
れる。
光化学反応室104内は、CVDガスボンベ107から
弁109を通して供給される金属光CVD用ガス、もし
くはエツチングガスボンベ108がら弁109を通して
供給される絶縁膜光エツチング用ガスで満たされ、排ガ
スはボン1110で吸引される。光化学反応室104は
X−Yテーブル111の上に乗っており、ダイクロイッ
クミラー102でレーザ光源101の光路から分岐した
目合せ用光路上の接眼レンズ112を介して被加工試料
上の加工面をモニターしながら所定の加工位置にレーザ
光の照射位置を動かせるようになっている。
弁109を通して供給される金属光CVD用ガス、もし
くはエツチングガスボンベ108がら弁109を通して
供給される絶縁膜光エツチング用ガスで満たされ、排ガ
スはボン1110で吸引される。光化学反応室104は
X−Yテーブル111の上に乗っており、ダイクロイッ
クミラー102でレーザ光源101の光路から分岐した
目合せ用光路上の接眼レンズ112を介して被加工試料
上の加工面をモニターしながら所定の加工位置にレーザ
光の照射位置を動かせるようになっている。
このマスクレス・レーザプロセス装置中にマイクロデバ
イスを設けて本発明の方法を適用すれば、以下の第1図
で示すごとく配線修正を行いうる。なお、この装置の各
構成要素を具体的に示すと、光源としては高速繰返しQ
スイッチが可能な連続励起Nd:YAGレーザ光の第4
高調波(波長266nm)光を用い、窓やレンズには石
英を用い、金属光CVD用ガスとしては稀ガスをキャリ
アガスとしたMo(Co)6を、絶縁体光エツチング用
ガスとしては稀ガスをキャリアガスとしたCCl2F2
を用いた。照射強度としてはいずれも数M W / C
ot 2にすれば実用的な速度で加工を行うことができ
た。
イスを設けて本発明の方法を適用すれば、以下の第1図
で示すごとく配線修正を行いうる。なお、この装置の各
構成要素を具体的に示すと、光源としては高速繰返しQ
スイッチが可能な連続励起Nd:YAGレーザ光の第4
高調波(波長266nm)光を用い、窓やレンズには石
英を用い、金属光CVD用ガスとしては稀ガスをキャリ
アガスとしたMo(Co)6を、絶縁体光エツチング用
ガスとしては稀ガスをキャリアガスとしたCCl2F2
を用いた。照射強度としてはいずれも数M W / C
ot 2にすれば実用的な速度で加工を行うことができ
た。
第1図(a)はマイクロデバイスの配線修正に関わる部
分だけを抽出して、他は省略した断面図で、平行斜線で
示した内部の3本の配線のうち、左右両側の2本の間を
結線する場合を説明する。
分だけを抽出して、他は省略した断面図で、平行斜線で
示した内部の3本の配線のうち、左右両側の2本の間を
結線する場合を説明する。
これらの配線の上部には、絶縁膜であるパシベーション
膜1が覆っている。第1図(b)は絶縁膜光エツチング
用ガス雰囲気中で左側の配線2の上にレーザ光を照射し
て第1のスルーホール11を形成する。次いで、レーザ
光の照射位置は変えずに、ガス交換により金属光CVD
用ガス雰囲気に変えてレーザ光を照射し、第1図(C)
のごとく第1のスルーホール部への金属埋込と、左側の
配線2への電気的コンタクトを得る。さらに第1図(d
)のごとくレーザ光を走査して、第2図(b)のように
パシベーション膜1の上にスルーホールの径より大きな
面積で第1のスルーホール11を囲むように、パッド部
12を形成する。ちなみに第2図は第1図のマイクロデ
バイスを上方から見た図で、第2図(a>は第1図(b
)と対応して、第1のスルーホール形成を示している。
膜1が覆っている。第1図(b)は絶縁膜光エツチング
用ガス雰囲気中で左側の配線2の上にレーザ光を照射し
て第1のスルーホール11を形成する。次いで、レーザ
光の照射位置は変えずに、ガス交換により金属光CVD
用ガス雰囲気に変えてレーザ光を照射し、第1図(C)
のごとく第1のスルーホール部への金属埋込と、左側の
配線2への電気的コンタクトを得る。さらに第1図(d
)のごとくレーザ光を走査して、第2図(b)のように
パシベーション膜1の上にスルーホールの径より大きな
面積で第1のスルーホール11を囲むように、パッド部
12を形成する。ちなみに第2図は第1図のマイクロデ
バイスを上方から見た図で、第2図(a>は第1図(b
)と対応して、第1のスルーホール形成を示している。
パッド部12の形状は任意で、要は左側の配線2と電気
的に接続された部分のパシベーション膜上での拡がりが
、スルーホール形状よりも大きければ良い。
的に接続された部分のパシベーション膜上での拡がりが
、スルーホール形状よりも大きければ良い。
次に、目合わせにより右側の配線3の上部に光エツチン
グ用ガス雰囲気中でレーザ光を第1図(e)のごとく照
射して第2のスルーホール13を形成し、再び金属光C
VD用ガス雰囲気に変えると、第1のスルーホールの場
合と同様、スルーホール部の金属埋込みができる。次い
で、第1図(f)および第2図(c)に示すように、レ
ーザ光を前記のパッド部12まで画描すれば結線が完了
する。このとき、言うまでもなく、第1のスルーホール
部へ画描するときの方向精度は、本実施例では第2のス
ルーホール13がら第1のスルーホール11を見込む角
ではなく、パッド部12を見込む角へ大幅に緩和される
ため、接眼レンズ112を通して配線修正作業を行う作
業者への目合せ作業の負担を大幅に軽減できる。しがも
、この最後の結線に対応する結線を従来の方法によりス
ルーホール部で行う場合には、金属のレーザCVDをレ
ーザ光を走査しながら、μmオーダの精度でスルーホー
ル部上をレーザ光を走査し、かつ金属のスルーホール埋
込みと下部の配線との結線には、単にパシベーション膜
上の画描に要するよりも高いレーザ照度を要するため、
スルーホール上では走査速度を落とし、レーザ照度を上
げる操作をも同時に行う必要があった点も、本発明は一
挙に簡単化した。即ち、本実施例によれば、スルーホー
ル部の埋込みは常に目合せを完了し、レーザビームも静
止した状態からCVDを開始できるので、常に埋込みを
最適条件で完了してのち、パシベーション膜上の面構に
移ることができる。
グ用ガス雰囲気中でレーザ光を第1図(e)のごとく照
射して第2のスルーホール13を形成し、再び金属光C
VD用ガス雰囲気に変えると、第1のスルーホールの場
合と同様、スルーホール部の金属埋込みができる。次い
で、第1図(f)および第2図(c)に示すように、レ
ーザ光を前記のパッド部12まで画描すれば結線が完了
する。このとき、言うまでもなく、第1のスルーホール
部へ画描するときの方向精度は、本実施例では第2のス
ルーホール13がら第1のスルーホール11を見込む角
ではなく、パッド部12を見込む角へ大幅に緩和される
ため、接眼レンズ112を通して配線修正作業を行う作
業者への目合せ作業の負担を大幅に軽減できる。しがも
、この最後の結線に対応する結線を従来の方法によりス
ルーホール部で行う場合には、金属のレーザCVDをレ
ーザ光を走査しながら、μmオーダの精度でスルーホー
ル部上をレーザ光を走査し、かつ金属のスルーホール埋
込みと下部の配線との結線には、単にパシベーション膜
上の画描に要するよりも高いレーザ照度を要するため、
スルーホール上では走査速度を落とし、レーザ照度を上
げる操作をも同時に行う必要があった点も、本発明は一
挙に簡単化した。即ち、本実施例によれば、スルーホー
ル部の埋込みは常に目合せを完了し、レーザビームも静
止した状態からCVDを開始できるので、常に埋込みを
最適条件で完了してのち、パシベーション膜上の面構に
移ることができる。
なお、以上述べた実施例において述べた光化学反応誘起
用の光源やガスの種類は、本発明の趣旨を逸脱しない範
囲で交換可能なことは言うまでもない。例えばレーザに
はArレーザが用いうるし、金属光CVD用ガスにはW
F b、W (CO) b等も用いうろことは当然で
あるし、絶縁膜光エツチング用ガスにはHFやNF3な
どを用いうろことも当然である。゛ また、本実施例で
は2ケ所の導電部を結ぶ場合について述べたが、3ケ所
以上の導電部を結ぶ場合についても、本発明が有効であ
ることは言うまでもない。
用の光源やガスの種類は、本発明の趣旨を逸脱しない範
囲で交換可能なことは言うまでもない。例えばレーザに
はArレーザが用いうるし、金属光CVD用ガスにはW
F b、W (CO) b等も用いうろことは当然で
あるし、絶縁膜光エツチング用ガスにはHFやNF3な
どを用いうろことも当然である。゛ また、本実施例で
は2ケ所の導電部を結ぶ場合について述べたが、3ケ所
以上の導電部を結ぶ場合についても、本発明が有効であ
ることは言うまでもない。
本発明によれば、マイクロデバイスの高集積化とカスタ
ム化に必須と考えられる局所オンチップ配線修正技術に
有効な配線修正作業の所要高精度目金わせ回数の大幅低
減と、高信頼度化とを図りうる。
ム化に必須と考えられる局所オンチップ配線修正技術に
有効な配線修正作業の所要高精度目金わせ回数の大幅低
減と、高信頼度化とを図りうる。
第1図、第2図は本発明の実施例を模式的に示す断面図
、上面図、第3図は第1図に示す方法を実現するための
マスクレス・レーザプロセス装置の概念図である。 1・・・パシベーション膜、2・・・左側の配線、3・
・・右側の配線、11・・・第1のスルーホール、12
・・・パッド部、13・・・第2のスルーホール、10
1・・・レーザ光源、102・・・ダイクロイックミラ
ー、103・・・対物レンズ、104・・・光化学反応
室、105・・・被加工試料、106・・・窓、107
・・・CVDガスボンベ、108・・・エツチングガス
ボンベ、109・・・弁、110・・・ポンプ、111
・・・XYテーブル、112・・・接眼レンズ。 躬1図 M2図
、上面図、第3図は第1図に示す方法を実現するための
マスクレス・レーザプロセス装置の概念図である。 1・・・パシベーション膜、2・・・左側の配線、3・
・・右側の配線、11・・・第1のスルーホール、12
・・・パッド部、13・・・第2のスルーホール、10
1・・・レーザ光源、102・・・ダイクロイックミラ
ー、103・・・対物レンズ、104・・・光化学反応
室、105・・・被加工試料、106・・・窓、107
・・・CVDガスボンベ、108・・・エツチングガス
ボンベ、109・・・弁、110・・・ポンプ、111
・・・XYテーブル、112・・・接眼レンズ。 躬1図 M2図
Claims (1)
- 絶縁膜で表面が覆われたマイクロデバイス内部の複数ケ
所の導電部のそれぞれの上部の該絶縁膜にレーザエッチ
ングによりスルーホールを形成し、次いで導電体をレー
ザCVDにより該スルーホールを介して該絶縁膜上を直
描し、前記導電部の間を結線する配線修正方法において
、スルーホールの形成とその導電体による埋め込みとを
該マイクロデバイスへのレーザ光の照射位置を変えずに
連続して行う工程と、該埋め込み後に引き続き該レーザ
光を該スルーホール部の周囲で、該スルーホール部の面
積よりも広い面積を囲むように走査してパッド部を形成
する工程とを含むことを特徴とする配線修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16301286A JPS6317543A (ja) | 1986-07-10 | 1986-07-10 | 配線修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16301286A JPS6317543A (ja) | 1986-07-10 | 1986-07-10 | 配線修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6317543A true JPS6317543A (ja) | 1988-01-25 |
Family
ID=15765516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16301286A Pending JPS6317543A (ja) | 1986-07-10 | 1986-07-10 | 配線修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6317543A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222460A (ja) * | 1988-03-02 | 1989-09-05 | Hitachi Ltd | 配線形成方法 |
| JPH02246364A (ja) * | 1989-03-20 | 1990-10-02 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-10 JP JP16301286A patent/JPS6317543A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222460A (ja) * | 1988-03-02 | 1989-09-05 | Hitachi Ltd | 配線形成方法 |
| JPH02246364A (ja) * | 1989-03-20 | 1990-10-02 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1314080C (zh) | Mis半导体器件的制造方法 | |
| ATE22632T1 (de) | Verfahren zur herstellung elektrisch leitender bereiche in integrierten monolythischen halbleiteranordnungen sowie danach hergestellte halbleiteranordnung hoher packungsdichte. | |
| JPH05190598A (ja) | 半導体チップ整合用の光形成可能な型板 | |
| JPS6317543A (ja) | 配線修正方法 | |
| CN100570835C (zh) | 金属-绝缘体-半导体器件的制造方法 | |
| JP2004273771A (ja) | 半導体装置の製造方法 | |
| EP0178654A2 (en) | Method of manufacturing a semiconductor device comprising a method of patterning an organic material | |
| JPS6148771B2 (ja) | ||
| JPH06216157A (ja) | Mis型半導体装置の作製方法 | |
| RU2205469C1 (ru) | Способ получения объемной проводящей структуры | |
| KR0165172B1 (ko) | 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 | |
| KR100368980B1 (ko) | 캐패시터의유전층어닐링방법 | |
| JP2785556B2 (ja) | 半導体装置の配線修正方法 | |
| KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
| KR20030001789A (ko) | 금속 배선 형성 방법 | |
| JPS60216555A (ja) | 半導体装置の製造方法 | |
| JPH0242726A (ja) | コンデンサ形成方法 | |
| JPS63152150A (ja) | 多層配線の接続配線構造の形成方法 | |
| Anner | Planar Processing and Basic Devices | |
| JPS5856365A (ja) | 半導体装置の製造方法 | |
| JP2639823B2 (ja) | 半導体集積回路の製造装置 | |
| KR100642477B1 (ko) | 반도체 소자의 정렬키 제조 방법 | |
| CN119297077A (zh) | 高k金属栅工艺中去除伪栅极的方法 | |
| KR970003856A (ko) | 반도체 소자 제조시 콘택홀 형성 방법 | |
| JP2000040653A (ja) | 露光装置およびそれを用いた半導体装置の製造方法 |