JP2785556B2 - 半導体装置の配線修正方法 - Google Patents
半導体装置の配線修正方法Info
- Publication number
- JP2785556B2 JP2785556B2 JP4001173A JP117392A JP2785556B2 JP 2785556 B2 JP2785556 B2 JP 2785556B2 JP 4001173 A JP4001173 A JP 4001173A JP 117392 A JP117392 A JP 117392A JP 2785556 B2 JP2785556 B2 JP 2785556B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- semiconductor device
- laser beam
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線修正方
法に関する。
法に関する。
【０００２】
【従来の技術】従来の半導体装置の配線修正方法の一例
として真空にしたチャンバ内にＬＳＩチップを設置し、
このチャンバ内に金属ガスを吹き込み、あらかじめＬＳ
Ｉチップ上に設けた開孔部相互間にレーザ（ＹＡＧレー
ザ又はＡｒレーザ）ビームを照射する事により金属膜を
析出する熱ＣＶＤ法により金属配線を直描させる方法が
知られている。
として真空にしたチャンバ内にＬＳＩチップを設置し、
このチャンバ内に金属ガスを吹き込み、あらかじめＬＳ
Ｉチップ上に設けた開孔部相互間にレーザ（ＹＡＧレー
ザ又はＡｒレーザ）ビームを照射する事により金属膜を
析出する熱ＣＶＤ法により金属配線を直描させる方法が
知られている。
【０００３】図４は従来の半導体装置の配線修正方法を
説明するためのＣＶＤ装置の概要図である。
説明するためのＣＶＤ装置の概要図である。
【０００４】レーザ発振器１０１より放出されたレーザ
ビーム１０３は顕微鏡鏡筒１０２に入力しハーフミラー
１１４により反射されて対物レンズよりガラス窓１０８
を透過しチャンバ１０７内のＬＳＩチップ１０４上に照
射される。チャンバ１０７の一方にはチャンバ１０７内
の気体を排気する排気管１１０と、他方には金属ガスを
供給するガス供給管１０９をそなえ、反応の様子はハー
フミラー１１４を経て顕微鏡の接眼部にとりつけられた
カメラ１０５より、映像を取り出しＴＶモニター１０６
にて観察する。
ビーム１０３は顕微鏡鏡筒１０２に入力しハーフミラー
１１４により反射されて対物レンズよりガラス窓１０８
を透過しチャンバ１０７内のＬＳＩチップ１０４上に照
射される。チャンバ１０７の一方にはチャンバ１０７内
の気体を排気する排気管１１０と、他方には金属ガスを
供給するガス供給管１０９をそなえ、反応の様子はハー
フミラー１１４を経て顕微鏡の接眼部にとりつけられた
カメラ１０５より、映像を取り出しＴＶモニター１０６
にて観察する。
【０００５】図５は従来の半導体装置の配線修正方法の
一例を説明するための半導体チップの断面図である。
一例を説明するための半導体チップの断面図である。
【０００６】半導体基板１上に形成されたアルミニウム
配線５を含む表面に設けた絶縁膜４を選択的にエッチン
グして開孔部６ａ，６ｂを設けたＬＳＩチップをチャン
バ内に装着し、チャンバ内の圧力を約１０15Ｔｏｒｒ以
下にした雰囲気中に金属ガス（一般にＷ（ＣＯ）6 が用
いられている）１１１をガス供給管により供給し、同時
にレーザビーム１０３を配線を形成しようとするパター
ンに沿って照射する。レーザビーム照射点において金属
ガスは金属と気体に分解（Ｗ（ＣＯ）6 はＷとＣＯ又は
ＣＯ2 ガスに分解する）し、金属はレーザビーム照射点
に析出して配線１１２を形成し、気体は排気管より排気
される。レーザビーム照射点を移動する事により、移動
後に沿って配線１１２が順次形成され、開孔部６ａと開
孔部６ｂ間を配線１１２により結線することができる。
配線５を含む表面に設けた絶縁膜４を選択的にエッチン
グして開孔部６ａ，６ｂを設けたＬＳＩチップをチャン
バ内に装着し、チャンバ内の圧力を約１０15Ｔｏｒｒ以
下にした雰囲気中に金属ガス（一般にＷ（ＣＯ）6 が用
いられている）１１１をガス供給管により供給し、同時
にレーザビーム１０３を配線を形成しようとするパター
ンに沿って照射する。レーザビーム照射点において金属
ガスは金属と気体に分解（Ｗ（ＣＯ）6 はＷとＣＯ又は
ＣＯ2 ガスに分解する）し、金属はレーザビーム照射点
に析出して配線１１２を形成し、気体は排気管より排気
される。レーザビーム照射点を移動する事により、移動
後に沿って配線１１２が順次形成され、開孔部６ａと開
孔部６ｂ間を配線１１２により結線することができる。
【０００７】
【発明が解決しようとする課題】この従来の半導体装置
の配線修正方法は、配線修正用の金属配線の形成をすべ
て金属直描で行う為、長いパターンの配線形成において
は時間がかかった。又、レーザビームは特にＳｉ系の化
合物（特に酸化シリコン膜や、窒化シリコン膜）を透過
してしまう為、ＬＳＩチップ上に形成された半導体素子
上を照射する際に半導体素子にダメージをあたえること
があり、レーザビームパワーをコントロールしなければ
ならないという難しさがあった。このダメージとは、ト
ランジスタのしきい電圧の変動、耐圧の低下等デバイス
にとって基本的な特性に影響を与えるダメージである。
の配線修正方法は、配線修正用の金属配線の形成をすべ
て金属直描で行う為、長いパターンの配線形成において
は時間がかかった。又、レーザビームは特にＳｉ系の化
合物（特に酸化シリコン膜や、窒化シリコン膜）を透過
してしまう為、ＬＳＩチップ上に形成された半導体素子
上を照射する際に半導体素子にダメージをあたえること
があり、レーザビームパワーをコントロールしなければ
ならないという難しさがあった。このダメージとは、ト
ランジスタのしきい電圧の変動、耐圧の低下等デバイス
にとって基本的な特性に影響を与えるダメージである。
【０００８】さらに、複数箇所の金属配線を形成する際
に、金属直描法による配線を交差させるとこれらの配線
は互にショートするため交差を設けないトポロジーを考
えなければならず形状設定に時間がかかり、又トポロジ
ー的に無理な場合は金属直描方法による配線修正方法が
不可能となる欠点があった。
に、金属直描法による配線を交差させるとこれらの配線
は互にショートするため交差を設けないトポロジーを考
えなければならず形状設定に時間がかかり、又トポロジ
ー的に無理な場合は金属直描方法による配線修正方法が
不可能となる欠点があった。
【０００９】さらに、ＬＳＩチップは多層配線構造にな
ると断面形状が急峻となり段差部が発生する為金属直描
法による配線は段部において膜厚を厚くしたり、又配線
の幅を広げて断線をなくす工夫が必要となり工程が複雑
になるという欠点があった。又レーザビーム照射を用い
て形成した金属配線は通常ＬＳＩチップの配線に用いる
アルミニウム系配線に比べて抵抗値が大きくなる（Ｗを
用いた場合約１０倍大きくなる）という欠点があった。
ると断面形状が急峻となり段差部が発生する為金属直描
法による配線は段部において膜厚を厚くしたり、又配線
の幅を広げて断線をなくす工夫が必要となり工程が複雑
になるという欠点があった。又レーザビーム照射を用い
て形成した金属配線は通常ＬＳＩチップの配線に用いる
アルミニウム系配線に比べて抵抗値が大きくなる（Ｗを
用いた場合約１０倍大きくなる）という欠点があった。
【００１０】なお、従来の配線修正方法にはイオンを用
いたイオン励起によるＣＶＤ法を用いた金属直描方法が
ある。構成、原理ともほぼ同じであるが、イオンの場合
は真空等の鏡筒を使用する点、及びイオン励起によるＣ
ＶＤである点がレーザと異なる。又、金属直描パターン
の問題点はレーザの場合と同様であり、さらに、レーザ
照射法による金属配線の抵抗値より２ケタ以上大きくな
るという欠点があった。
いたイオン励起によるＣＶＤ法を用いた金属直描方法が
ある。構成、原理ともほぼ同じであるが、イオンの場合
は真空等の鏡筒を使用する点、及びイオン励起によるＣ
ＶＤである点がレーザと異なる。又、金属直描パターン
の問題点はレーザの場合と同様であり、さらに、レーザ
照射法による金属配線の抵抗値より２ケタ以上大きくな
るという欠点があった。
【００１１】
【課題を解決するための手段】本発明の半導体装置の配
線修正方法は、ＬＳＩチップの内部配線上に設けた絶縁
膜を選択的に開孔して配線修正用の開孔部を形成する工
程と、前記開孔部に表面を絶縁膜で被覆した金属細線を
重ね合わせてレーザビームを照射し前記開孔部の内部配
線と金属細線とを接合する工程とを含んで構成される。
線修正方法は、ＬＳＩチップの内部配線上に設けた絶縁
膜を選択的に開孔して配線修正用の開孔部を形成する工
程と、前記開孔部に表面を絶縁膜で被覆した金属細線を
重ね合わせてレーザビームを照射し前記開孔部の内部配
線と金属細線とを接合する工程とを含んで構成される。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１（ａ），（ｂ）は本発明の第１の実施
例を説明するための半導体チップの平面図及びＡ−Ａ′
線断面図である。
例を説明するための半導体チップの平面図及びＡ−Ａ′
線断面図である。
【００１４】図１（ａ），（ｂ）に示すように、半導体
基板１に拡散層２，メタライズ層３を設けた半導体素子
部１０をはさんでアルミニウム配線５ａ，５ｂを形成
し、これらを含む表面に設けた絶縁膜４を選択的にエッ
チングして配線修正用の開孔部６ａ，６ｂを形成し、ア
ルミニウム配線５ａ，５ｂの表面を露出させる。次に、
開孔部６ａと６ｂ間に表面を絶縁膜７ａで被覆し且つ断
面が矩形状の導体線７ｂを有する金属細線７をおき、各
開孔部６ａ，６ｂ上の金属配線７をレーザビームで照射
する事により開孔部６ａ，６ｂ上で配線５ａ，５ｂと金
属細線７を熔融接続する。
基板１に拡散層２，メタライズ層３を設けた半導体素子
部１０をはさんでアルミニウム配線５ａ，５ｂを形成
し、これらを含む表面に設けた絶縁膜４を選択的にエッ
チングして配線修正用の開孔部６ａ，６ｂを形成し、ア
ルミニウム配線５ａ，５ｂの表面を露出させる。次に、
開孔部６ａと６ｂ間に表面を絶縁膜７ａで被覆し且つ断
面が矩形状の導体線７ｂを有する金属細線７をおき、各
開孔部６ａ，６ｂ上の金属配線７をレーザビームで照射
する事により開孔部６ａ，６ｂ上で配線５ａ，５ｂと金
属細線７を熔融接続する。
【００１５】ここで、レーザビームの照射による金属細
線７は照射点で絶縁膜７ａが熔融され、配線５ａ，５ｂ
と金属細線７の導体線７ｂはオーミック接続される。
又、金属細線７は横切った半導体素子領域１０の段差に
まったく影響されず設置できるので、段差による断線を
防止できる。
線７は照射点で絶縁膜７ａが熔融され、配線５ａ，５ｂ
と金属細線７の導体線７ｂはオーミック接続される。
又、金属細線７は横切った半導体素子領域１０の段差に
まったく影響されず設置できるので、段差による断線を
防止できる。
【００１６】図２（ａ），（ｂ）は本発明の第２の実施
例を説明するための半導体チップの平面図及びＢ−Ｂ′
線断面拡大図である。
例を説明するための半導体チップの平面図及びＢ−Ｂ′
線断面拡大図である。
【００１７】図２（ａ），（ｂ）に示すように、半導体
基板１の上に設けた絶縁膜４に選択的に設けた複数の開
孔部６の相互間を第１の実施例と同様に金属細線１７，
２７により接続し、且つ交差させている。ここで金属細
線１７，２７は共に表面に絶縁膜７ａを設けており、金
属細線１７，２７が互に短絡することを防止している。
基板１の上に設けた絶縁膜４に選択的に設けた複数の開
孔部６の相互間を第１の実施例と同様に金属細線１７，
２７により接続し、且つ交差させている。ここで金属細
線１７，２７は共に表面に絶縁膜７ａを設けており、金
属細線１７，２７が互に短絡することを防止している。
【００１８】図３は本発明の第３の実施例を説明するた
めのパッケージの模式的平面図である。
めのパッケージの模式的平面図である。
【００１９】図３に示すように、パッケージ１２にＬＳ
Ｉチップ１０４の内部配線上に設けた開孔部６とパッケ
ージ１２の空きピンに通じるステッチ部１３の間を金属
細線７により接続して外部回路との接続を一部修正して
いる。ここで、金属細線７はボンディングワイヤー８と
交差しているが、金属細線７は表面に絶縁膜を設けてい
るためボンディングワイヤー８と短絡することがない。
Ｉチップ１０４の内部配線上に設けた開孔部６とパッケ
ージ１２の空きピンに通じるステッチ部１３の間を金属
細線７により接続して外部回路との接続を一部修正して
いる。ここで、金属細線７はボンディングワイヤー８と
交差しているが、金属細線７は表面に絶縁膜を設けてい
るためボンディングワイヤー８と短絡することがない。
【００２０】
【発明の効果】以上説明したように本発明は、ＬＳＩチ
ップの配線の一部を修正するための結線を表面に絶縁膜
を設けた金属細線を用い配線との接合部のみをレーザビ
ームで照射して金属細線を接合させることにより、長い
距離の配線が容易に且つ短時間で結線できるという効果
を有する。
ップの配線の一部を修正するための結線を表面に絶縁膜
を設けた金属細線を用い配線との接合部のみをレーザビ
ームで照射して金属細線を接合させることにより、長い
距離の配線が容易に且つ短時間で結線できるという効果
を有する。
【００２１】又、レーザービームを接続部のみに照射で
きるので、ＬＳＩチップ上の半導体素子に悪影響を与え
ることがなく、特性の劣化を防ぐことができるという効
果を有する。
きるので、ＬＳＩチップ上の半導体素子に悪影響を与え
ることがなく、特性の劣化を防ぐことができるという効
果を有する。
【００２２】さらに、金属細線は表面が絶縁されている
ため交差部の短絡を生ずることがなく、修正パターンの
トポロジーを考える必要がないため短時間で修正でき
る。
ため交差部の短絡を生ずることがなく、修正パターンの
トポロジーを考える必要がないため短時間で修正でき
る。
【図１】本発明の第１の実施例を説明するための半導体
チップの平面図及びＡ−Ａ′線断面図。
チップの平面図及びＡ−Ａ′線断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの平面図及びＢ−Ｂ′線断面図。
チップの平面図及びＢ−Ｂ′線断面図。
【図３】本発明の第３の実施例を説明するためのパッケ
ージの模式的平面図。
ージの模式的平面図。
【図４】従来の半導体装置の配線修正方法を説明するた
めのＣＶＤ装置の概要図。
めのＣＶＤ装置の概要図。
【図５】従来の半導体装置の配線修正方法の一例を説明
するための半導体チップの断面図。
するための半導体チップの断面図。
【符号の説明】 １ 半導体基板 ２ 拡散層 ３ メタライズ層 ４ 絶縁膜 ５，５ａ，５ｂ アルミニウム配線 ６，６ａ，６ｂ 開孔部 ７，１７，２７ 金属細線 ７ａ 絶縁膜 ７ｂ 導体部 ８ ボンディングワイヤー １０ 半導体素子部 １２ パッケージ １３ ステッチ部 １０１ レーザ発振器 １０２ 顕微鏡鏡筒 １０３ レーザビーム １０４ ＬＳＩチップ １０５ カメラ １０６ ＴＶモニター １０７ チャンバ １０８ ガラス窓 １０９ ガス供給管 １１０ 排気管 １１１ 金属気体 １１２ 金属配線
Claims (1)
- 【請求項１】 ＬＳＩチップの内部配線上に設けた絶縁
膜を選択的に開孔して配線修正用の開孔部を形成する工
程と、前記開孔部に表面を絶縁膜で被覆した金属細線を
重ね合わせてレーザビームを照射し前記開孔部の内部配
線と前記金属細線とを接合する工程とを含むことを特徴
とする半導体装置の配線修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001173A JP2785556B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の配線修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001173A JP2785556B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の配線修正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211240A JPH05211240A (ja) | 1993-08-20 |
| JP2785556B2 true JP2785556B2 (ja) | 1998-08-13 |
Family
ID=11494047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001173A Expired - Fee Related JP2785556B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の配線修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785556B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH081928B2 (ja) * | 1986-12-17 | 1996-01-10 | 株式会社日立製作所 | 多層配線の接続配線構造の形成方法 |
-
1992
- 1992-01-08 JP JP4001173A patent/JP2785556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211240A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182231A (en) | Method for modifying wiring of semiconductor device | |
| US4900695A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US5026664A (en) | Method of providing a semiconductor IC device with an additional conduction path | |
| JPS62293740A (ja) | 半導体装置の製造方法 | |
| JPH0697662B2 (ja) | 導電体堆積方法とボンディングパッドの選択的相互接続方法 | |
| JP2000299381A (ja) | 半導体装置及びその製造方法 | |
| US4997518A (en) | Method for forming an electrode layer by a laser flow technique | |
| US4549064A (en) | Laser treatment of silicon nitride | |
| JP2785556B2 (ja) | 半導体装置の配線修正方法 | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| JP2594972B2 (ja) | 配線形成方法およびその装置 | |
| JP2833275B2 (ja) | 半導体装置 | |
| JP3149526B2 (ja) | 配線形成方法 | |
| KR100374230B1 (ko) | 전자속조사를이용한금속배선간절연막형성방법 | |
| JPH02271555A (ja) | 半導体装置 | |
| JPH07135249A (ja) | 半導体装置及びその製造方法 | |
| JPH081928B2 (ja) | 多層配線の接続配線構造の形成方法 | |
| JP2005019619A (ja) | 溶断ヒューズを備えた半導体装置及びその製造方法 | |
| JP2984383B2 (ja) | 半導体装置の製造方法 | |
| JPH03152955A (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPH05243404A (ja) | 半導体装置の配線構造体およびその製造方法 | |
| JPS63110747A (ja) | 半導体集積回路装置 | |
| JPH0242726A (ja) | コンデンサ形成方法 | |
| JPH05326519A (ja) | 半導体装置の修正方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |
|
| LAPS | Cancellation because of no payment of annual fees |