JP3149526B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP3149526B2 JP3149526B2 JP12319892A JP12319892A JP3149526B2 JP 3149526 B2 JP3149526 B2 JP 3149526B2 JP 12319892 A JP12319892 A JP 12319892A JP 12319892 A JP12319892 A JP 12319892A JP 3149526 B2 JP3149526 B2 JP 3149526B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- wiring film
- connection hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、例えば試作した半導体
集積回路に存在する不良個所に対して、その不良原因の
特定を行ったり、あるいは不良個所の補修を行うのに好
適な配線形成方法に関する。
集積回路に存在する不良個所に対して、その不良原因の
特定を行ったり、あるいは不良個所の補修を行うのに好
適な配線形成方法に関する。
【0002】
【従来の技術】半導体集積回路の開発は、微細化および
多層化の進歩に伴い、基礎検討の段階から実際の素子と
して実現化するまで長期間を要する。特に開発後期にあ
たっては、素子を実装し、所望の動作をチェックし、正
常に動作しない場合は、回路変更を行うことが行われて
いる。かかる回路変更は、従来、半導体集積回路の露光
用マスクを再製作し、その後一連の素子製造過程を通じ
て素子自体を新たに製造しなおして行われている。
多層化の進歩に伴い、基礎検討の段階から実際の素子と
して実現化するまで長期間を要する。特に開発後期にあ
たっては、素子を実装し、所望の動作をチェックし、正
常に動作しない場合は、回路変更を行うことが行われて
いる。かかる回路変更は、従来、半導体集積回路の露光
用マスクを再製作し、その後一連の素子製造過程を通じ
て素子自体を新たに製造しなおして行われている。
【0003】この回路変更を迅速に行うため、本発明の
発明者等は集積回路に形成された配線そのものを加工す
ることを着想するに至った。このためには、当該配線を
覆う保護膜・絶縁膜に穴(コンタクトホール)を明け、導
電性物質を充填した後、配線を形成して相互に接続する
技術が必須である。
発明者等は集積回路に形成された配線そのものを加工す
ることを着想するに至った。このためには、当該配線を
覆う保護膜・絶縁膜に穴(コンタクトホール)を明け、導
電性物質を充填した後、配線を形成して相互に接続する
技術が必須である。
【0004】これを達成する技術として、レーザ協会々
報第12巻・第2号(1987年4月発行)第1項から
第6項で論じられている方法がある。この方法は、結線
すべきAl配線上の絶縁膜に紫外レーザ光を照射して配
線幅程度(〜φ2μm)のコンタクトホールを形成す
る。ついで、Mo(CO)6ガス雰囲気中で、前記コンタ
クトホールにMoを埋め込み、下部Al配線とオートミ
ックコンタクトを取った後、レーザ光を走査して次のコ
ンタクトホールまで、幅5μm程度のMo配線形成する
ものである。
報第12巻・第2号(1987年4月発行)第1項から
第6項で論じられている方法がある。この方法は、結線
すべきAl配線上の絶縁膜に紫外レーザ光を照射して配
線幅程度(〜φ2μm)のコンタクトホールを形成す
る。ついで、Mo(CO)6ガス雰囲気中で、前記コンタ
クトホールにMoを埋め込み、下部Al配線とオートミ
ックコンタクトを取った後、レーザ光を走査して次のコ
ンタクトホールまで、幅5μm程度のMo配線形成する
ものである。
【0005】
【発明が解決しようとする課題】上記従来技術は、コン
タクトホールに埋め込んだMoとAl配線との接触抵抗
は約15Ωと記載はあるものの、これらの間を結ぶMo配
線の抵抗の記載はなく、半導体集積回路内の不良箇所
の特定や補修を確実に達成するために不可欠な低抵抗化
の課題や、コンタクトホールの埋め込み部とこれらを
結ぶ配線との間に生じやすいくびれの発生(極端な場合
は断線を引き起こす)の課題など、配線そのものの信頼
性に対して何等の配慮もされていない。
タクトホールに埋め込んだMoとAl配線との接触抵抗
は約15Ωと記載はあるものの、これらの間を結ぶMo配
線の抵抗の記載はなく、半導体集積回路内の不良箇所
の特定や補修を確実に達成するために不可欠な低抵抗化
の課題や、コンタクトホールの埋め込み部とこれらを
結ぶ配線との間に生じやすいくびれの発生(極端な場合
は断線を引き起こす)の課題など、配線そのものの信頼
性に対して何等の配慮もされていない。
【0006】本発明の目的は、高速処理を必要とする半
導体集積回路において、修正配線について低抵抗化をは
かり、かつ配線修正の信頼性を向上させた配線形成方法
を提供することに有る。
導体集積回路において、修正配線について低抵抗化をは
かり、かつ配線修正の信頼性を向上させた配線形成方法
を提供することに有る。
【0007】
【課題を解決するための手段】上記目的は、回路変更の
ための接続穴どうしをつなげる配線形成工程において、
コンタクトホールからの引出部(接続穴近傍)をレーザの
照射パワーを低くして第一の細い配線を形成した後、第
一の配線の形成方向と逆方向に第二の配線を第一の配線
上に二重に形成し、引出部以外は、レーザの照射パワー
を高くして断面積の広い配線で形成することによって達
成できる。また、上記目的は、接続穴の形成位置が実デ
バイス上で位置ずれを生じている場合を考慮し、デバイ
ス上の位置を確認して位置ずれ量を読み込む観察光学系
と、座標読み取り手段によって、形成すべき配線の座標
データを前記位置ずれ量で補正することによって達成さ
れる。
ための接続穴どうしをつなげる配線形成工程において、
コンタクトホールからの引出部(接続穴近傍)をレーザの
照射パワーを低くして第一の細い配線を形成した後、第
一の配線の形成方向と逆方向に第二の配線を第一の配線
上に二重に形成し、引出部以外は、レーザの照射パワー
を高くして断面積の広い配線で形成することによって達
成できる。また、上記目的は、接続穴の形成位置が実デ
バイス上で位置ずれを生じている場合を考慮し、デバイ
ス上の位置を確認して位置ずれ量を読み込む観察光学系
と、座標読み取り手段によって、形成すべき配線の座標
データを前記位置ずれ量で補正することによって達成さ
れる。
【0008】更に、上記目的は修正配線の低抵抗化のた
めに行うレーザアニール工程において、配線接続部(コ
ンタクトホールの部分)をアニールしないことにより達
成される。
めに行うレーザアニール工程において、配線接続部(コ
ンタクトホールの部分)をアニールしないことにより達
成される。
【0009】
【作用】配線形成の材料ガス雰囲気中でレーザ光を走査
して配線形成を行うが、レーザ光の走査はレーザビーム
に対しXYステージを動かすことによって行う。このと
き、形成すべき配線に対し、その座標データはあらかじ
め確定しており、XYステージはその座標データ(始
点、接点、終点座標)に従って移動する。接続穴からの
引出配線は、始点、終点によって第一の配線が形成され
る。次いで第二の配線は第一の配線の始点、終点を入れ
かえることにより、逆向きに形成する。またアニール工
程では終点座標を接続部の手前の位置座標に変えること
により、配線接続部へのレーザ照射をさける。
して配線形成を行うが、レーザ光の走査はレーザビーム
に対しXYステージを動かすことによって行う。このと
き、形成すべき配線に対し、その座標データはあらかじ
め確定しており、XYステージはその座標データ(始
点、接点、終点座標)に従って移動する。接続穴からの
引出配線は、始点、終点によって第一の配線が形成され
る。次いで第二の配線は第一の配線の始点、終点を入れ
かえることにより、逆向きに形成する。またアニール工
程では終点座標を接続部の手前の位置座標に変えること
により、配線接続部へのレーザ照射をさける。
【0010】更に、実デバイス上での位置ずれは、観察
光学系及び座標読み取り手段で認識し、あらかじめ確定
している配線データそのものを補正した後配線形成を行
う。
光学系及び座標読み取り手段で認識し、あらかじめ確定
している配線データそのものを補正した後配線形成を行
う。
【0011】
【実施例】以下、本発明の実施例を図1ないし図5によ
り説明する。
り説明する。
【0012】図1は、本発明による配線修正装置の一実
施例の構成図、図2・図3は、図1における配線の形成
手順・形成方向の説明図で図2は断面図、図3は平面図
である。また図4は、アニールの手順を示した図で図5
は位置ずれの補正を行った配線形成例である。
施例の構成図、図2・図3は、図1における配線の形成
手順・形成方向の説明図で図2は断面図、図3は平面図
である。また図4は、アニールの手順を示した図で図5
は位置ずれの補正を行った配線形成例である。
【0013】次に本発明の一実施例の構成と動作を説明
する。
する。
【0014】図1において、1はXYステージ、2はX
Yステージのステージ座標を読取るリニアケール、3は
ステージの駆動装置、4は駆動装置に微調指令を与える
手動調整装置である。XYステージ1の上には半導体集
積回路基板(例えばLSIチップ)5が載置されてお
り、その表面は対物レンズ6によって撮影装置7に結像
され、その像はモニタ装置8に表示される。また、9は
コントローラでリニアスケール2から、リアルタイムで
ステージ座標が入力される一方、駆動装置3にデータベ
ース12の速度データ、座標データに基づいてXYステー
ジ1を制御する駆動信号を与える。また、コントローラ
9はモニタ装置8上にクロスライン10を表示させる機能
と、記憶装置11に座標値を記憶させる機能を持つ。
Yステージのステージ座標を読取るリニアケール、3は
ステージの駆動装置、4は駆動装置に微調指令を与える
手動調整装置である。XYステージ1の上には半導体集
積回路基板(例えばLSIチップ)5が載置されてお
り、その表面は対物レンズ6によって撮影装置7に結像
され、その像はモニタ装置8に表示される。また、9は
コントローラでリニアスケール2から、リアルタイムで
ステージ座標が入力される一方、駆動装置3にデータベ
ース12の速度データ、座標データに基づいてXYステー
ジ1を制御する駆動信号を与える。また、コントローラ
9はモニタ装置8上にクロスライン10を表示させる機能
と、記憶装置11に座標値を記憶させる機能を持つ。
【0015】更に、ロードロック室41はゲートバルブ42
を介してメインチャンバ43と連結されており、各々真空
ポンプ44、44'により配管45、45'およびパルブ46、46'
を介して排気できる構成となっている。メインチャンバ
43内には、試料台47上にチップ(あるいは必要に応じて
ウェハ)5は、試料台47と共に搬送機構51によりメイン
チャンバ43内に供給される。また、メインチャンバ43に
は、配管52、バルブ53を介してCVD材料ガスボンベ54
が結合されている。レーザ発振器55から出力されたレー
ザ光56は、シャッタ機構57、出力調整機構58を介してミ
ラー59で曲げられた後、対物レンズ6で集光しつつウィ
ンド61を介してチップ上に照射される。また、照明光源
62からの照明光63は、フィルタ64を介してミラー65で曲
げられた後、対物レンズ6、ウィンド61を介してチップ
5上を照明する。チップ表面は、ミラー66、接眼レンズ
67により観察可能であり、また、撮像装置7および、そ
れに接続したモニタ装置8によっても観察可能である。
また、コントローラ9により、シャタ機構57、出力調整
機構58、フィルタ64などの制御が行える。
を介してメインチャンバ43と連結されており、各々真空
ポンプ44、44'により配管45、45'およびパルブ46、46'
を介して排気できる構成となっている。メインチャンバ
43内には、試料台47上にチップ(あるいは必要に応じて
ウェハ)5は、試料台47と共に搬送機構51によりメイン
チャンバ43内に供給される。また、メインチャンバ43に
は、配管52、バルブ53を介してCVD材料ガスボンベ54
が結合されている。レーザ発振器55から出力されたレー
ザ光56は、シャッタ機構57、出力調整機構58を介してミ
ラー59で曲げられた後、対物レンズ6で集光しつつウィ
ンド61を介してチップ上に照射される。また、照明光源
62からの照明光63は、フィルタ64を介してミラー65で曲
げられた後、対物レンズ6、ウィンド61を介してチップ
5上を照明する。チップ表面は、ミラー66、接眼レンズ
67により観察可能であり、また、撮像装置7および、そ
れに接続したモニタ装置8によっても観察可能である。
また、コントローラ9により、シャタ機構57、出力調整
機構58、フィルタ64などの制御が行える。
【0016】次に、各部の機能および配線形成の手順に
ついて説明する。
ついて説明する。
【0017】配線を形成すべきチップ(あるいはウェ
ハ)5を試料台47上に固定し、これらを搬送機構51によ
りメインチャンバ43内のXYステージ1上に載置する。
メインチャンバ43内を真空ポンプ44'により十分排気し
た後、バルブ46'を閉じるとともにバルブ53を開いて、
ボンベ54内のガス、例えば、Mo(CO)6を配管52を介し
てメインチャンバ43内に導入する。Mo(CO)6のガス圧
が所定の圧力、例えば、0.1Torrとなった時点で、バ
ルブ53を閉じる。
ハ)5を試料台47上に固定し、これらを搬送機構51によ
りメインチャンバ43内のXYステージ1上に載置する。
メインチャンバ43内を真空ポンプ44'により十分排気し
た後、バルブ46'を閉じるとともにバルブ53を開いて、
ボンベ54内のガス、例えば、Mo(CO)6を配管52を介し
てメインチャンバ43内に導入する。Mo(CO)6のガス圧
が所定の圧力、例えば、0.1Torrとなった時点で、バ
ルブ53を閉じる。
【0018】そして、前記したようにあらかじめモニタ
装置上のクロスライン10とレーザスポットの中心とが一
致するように調整しておき、データベース12に基づき、
制御装置69からの指令で、出力調整機構58を適当な値に
設定した後、シャッタ機構57を駆動して、レーザ発振器
55から出力されたレーザ光56をチップ(あるいはウェ
ハ)5に照射する。照射されたチップ(あるいはウェハ)
5上の任意の箇所は、レーザ光56の照射により加熱さ
れ、Mo(CO)6が分解してMoが析出する。このときデ
ータベース12に基づき、所定の送り速度で所定の座標位
置へXYステージ1を移動させると、析出したMoがチ
ップの膜上に付着して、配線が形成される。以上の手順
によって、LSIチップ内の不良箇所を補修(接続)す
ることができる。
装置上のクロスライン10とレーザスポットの中心とが一
致するように調整しておき、データベース12に基づき、
制御装置69からの指令で、出力調整機構58を適当な値に
設定した後、シャッタ機構57を駆動して、レーザ発振器
55から出力されたレーザ光56をチップ(あるいはウェ
ハ)5に照射する。照射されたチップ(あるいはウェハ)
5上の任意の箇所は、レーザ光56の照射により加熱さ
れ、Mo(CO)6が分解してMoが析出する。このときデ
ータベース12に基づき、所定の送り速度で所定の座標位
置へXYステージ1を移動させると、析出したMoがチ
ップの膜上に付着して、配線が形成される。以上の手順
によって、LSIチップ内の不良箇所を補修(接続)す
ることができる。
【0019】また、配線形成後、メインチャンバ43内を
十分排気して材料ガスを除去後、制御装置69からの指令
で、再び、出力調整機構58を適当な値に設定した後シャ
ッタ機構57を駆動してレーザ光56をチップ5上の配線形
成部分に照射し(レーザアニール)配線膜の膜質(低抵
抗化)を図ったりしている。
十分排気して材料ガスを除去後、制御装置69からの指令
で、再び、出力調整機構58を適当な値に設定した後シャ
ッタ機構57を駆動してレーザ光56をチップ5上の配線形
成部分に照射し(レーザアニール)配線膜の膜質(低抵
抗化)を図ったりしている。
【0020】次に配線形成手順を説明する。いま2個の
コンタクトホール(x、y)と(x9、y9)の間の配線を形
成する場合を図2、図3を用いて説明する。データベー
ス12のデンタには(x1、y1)から(x9、y9)までの座標
データが入っており、接続穴からの引出配線32とそれ以
外の部分の配線33に分けてある。この座標をコントロー
ラ11に取り込み、駆動装置3へ指令を与え、XYステー
ジを動かして所定の配線を形成する。この際レーザパワ
ーを出力調整機構58で調整し、低パワーとしておき、ま
ず接続穴からの配線31を座標(x1、y1)から(x3、y3)
へ向かって形成する。つぎに、配線31の終点座標(x3、
y3)に対して接続穴(x1、y1)と反対側にはなれた座標
(x2、y2)から(x1、y1)へ向かって、配線31に重なり
ながら配線32を形成する。同様に接続穴(x9、y9)につ
いても第一の配線31を形成後、第一の配線と逆方向に第
二の配線32を形成する。2度の走査によって接続穴近傍
のくびれの発生しやすい箇所Aで配線は厚くなり、かつ
2度目の配線32が1度目の配線31と逆方向でかつ始点が
(x3、y3)とCVD膜が未析出であるため、A点での
膜の析出やステージの移動動作が安定するため、断線の
ない配線が形成できる。しかる後、レーザパワーを出力
調整機構58で高パワーに調整し、(x2、y2)から
(x8、y8)へ向けて配線33を形成する。この配線33は
配線32に比べて長いが、高パワーで形成しているため幅
は10〜15μmと広いため断面積が低く、低抵抗な配線が
可能である。なお、配線31・配線32の幅は5μm程度であ
る。
コンタクトホール(x、y)と(x9、y9)の間の配線を形
成する場合を図2、図3を用いて説明する。データベー
ス12のデンタには(x1、y1)から(x9、y9)までの座標
データが入っており、接続穴からの引出配線32とそれ以
外の部分の配線33に分けてある。この座標をコントロー
ラ11に取り込み、駆動装置3へ指令を与え、XYステー
ジを動かして所定の配線を形成する。この際レーザパワ
ーを出力調整機構58で調整し、低パワーとしておき、ま
ず接続穴からの配線31を座標(x1、y1)から(x3、y3)
へ向かって形成する。つぎに、配線31の終点座標(x3、
y3)に対して接続穴(x1、y1)と反対側にはなれた座標
(x2、y2)から(x1、y1)へ向かって、配線31に重なり
ながら配線32を形成する。同様に接続穴(x9、y9)につ
いても第一の配線31を形成後、第一の配線と逆方向に第
二の配線32を形成する。2度の走査によって接続穴近傍
のくびれの発生しやすい箇所Aで配線は厚くなり、かつ
2度目の配線32が1度目の配線31と逆方向でかつ始点が
(x3、y3)とCVD膜が未析出であるため、A点での
膜の析出やステージの移動動作が安定するため、断線の
ない配線が形成できる。しかる後、レーザパワーを出力
調整機構58で高パワーに調整し、(x2、y2)から
(x8、y8)へ向けて配線33を形成する。この配線33は
配線32に比べて長いが、高パワーで形成しているため幅
は10〜15μmと広いため断面積が低く、低抵抗な配線が
可能である。なお、配線31・配線32の幅は5μm程度であ
る。
【0021】次にCVD材料ガスを排気した後、形成し
た配線の上を再度レーザ光を走査して配線膜の膜質向上
工程(アニール工程)について図4で説明する。レーザ
パワーを低パワーに出力調整機構58で調整後、XYステ
ージ1を動作させる。このとき、座標データ(x2、y2)
から(x3、y3)へ、(x8、y8)から(x7、y7)走査す
る。これによって接続穴の真上(x1、y1)(x9、y9)へ
のレーザ照射をさけ、接続穴でのレーザ損傷をさけるこ
とができる。また配線33上は、レーザパワーを高パワー
に出力調整機構58で調整後(x2、y2)から(x8、y8)へ
走査するこれによって十分なアニールができ、膜質向上
(低抵抗化)が図られる。
た配線の上を再度レーザ光を走査して配線膜の膜質向上
工程(アニール工程)について図4で説明する。レーザ
パワーを低パワーに出力調整機構58で調整後、XYステ
ージ1を動作させる。このとき、座標データ(x2、y2)
から(x3、y3)へ、(x8、y8)から(x7、y7)走査す
る。これによって接続穴の真上(x1、y1)(x9、y9)へ
のレーザ照射をさけ、接続穴でのレーザ損傷をさけるこ
とができる。また配線33上は、レーザパワーを高パワー
に出力調整機構58で調整後(x2、y2)から(x8、y8)へ
走査するこれによって十分なアニールができ、膜質向上
(低抵抗化)が図られる。
【0022】次に接続穴座標の補正について説明する。
実際の修正においてコンタクトホール位置は実際の設計
データと違った位置に形成される場合が多い。この場合
例えば図5において、設計値(x1、y1)に対し(x'1、
y'1)にコンタクトホールがずれていたとする。当然引
出配線を(x1、y1)から出したのでは配線の断線がおこ
る。そこで、実際上のコンタクトホールの位置(x'1、
y'1)を撮像装置7、及びリニアスケール2で取り込み
ずれ量△x=x'1−x、△y=y'1−yを認識する。△
x、△yは通状5μm以下である。この△x、△yを用
いて(x2、y2)、(x8、y8)を補正し(x'2、y'2)、
(x'8、y'8)を求める。同様にコンタクトホール(x9、
y9)側についても座標補正を行う。この補正データによ
って引出配線の配線形成31、32を行う。配線33について
は座標の補正は行わないが、配線33は10〜15μmと太い
ので接続部(x2、y2)(x8、y8)では断線を生じること
なく接続可能である。
実際の修正においてコンタクトホール位置は実際の設計
データと違った位置に形成される場合が多い。この場合
例えば図5において、設計値(x1、y1)に対し(x'1、
y'1)にコンタクトホールがずれていたとする。当然引
出配線を(x1、y1)から出したのでは配線の断線がおこ
る。そこで、実際上のコンタクトホールの位置(x'1、
y'1)を撮像装置7、及びリニアスケール2で取り込み
ずれ量△x=x'1−x、△y=y'1−yを認識する。△
x、△yは通状5μm以下である。この△x、△yを用
いて(x2、y2)、(x8、y8)を補正し(x'2、y'2)、
(x'8、y'8)を求める。同様にコンタクトホール(x9、
y9)側についても座標補正を行う。この補正データによ
って引出配線の配線形成31、32を行う。配線33について
は座標の補正は行わないが、配線33は10〜15μmと太い
ので接続部(x2、y2)(x8、y8)では断線を生じること
なく接続可能である。
【0023】
【発明の効果】以上説明したように、本発明によれば半
導体集積回路内で形成した補修用配線の低抵抗化並びに
接続穴から引出部のくびれを低減し、また接続穴へのレ
ーザ損傷をさけることができるので、補修用配線の断線
をおさえ、配線自体の信頼性向上の効果がある。これに
よって半導体集積回路の開発期間短縮を図ることができ
る。
導体集積回路内で形成した補修用配線の低抵抗化並びに
接続穴から引出部のくびれを低減し、また接続穴へのレ
ーザ損傷をさけることができるので、補修用配線の断線
をおさえ、配線自体の信頼性向上の効果がある。これに
よって半導体集積回路の開発期間短縮を図ることができ
る。
【図面の簡単な説明】
【図1】本発明による配線修正装置の一実施例の構成図
である。
である。
【図2】配線の形成手順、形成方向を説明する半導体集
積回路の断面図である。
積回路の断面図である。
【図3】配線の形成手順、形成方向を説明する半導体集
積回路の平面図である。
積回路の平面図である。
【図4】アニールの手順の説明図である。
【図5】位置ずれの補正を行った配線形成例を示す図で
ある。
ある。
1…XYステージ、2…リニアスケール、3…ステージ
の駆動装置、5…半導体集積回路基板、7…撮像装置、
9…コントローラ、11…記憶装置、12…データベース、
43…メインチャンバ、52…配管、53…バルブ、54…CV
D材料ガスボンベ、55…レーザ発振器、56…レーザ光、
58…出力調整機構。
の駆動装置、5…半導体集積回路基板、7…撮像装置、
9…コントローラ、11…記憶装置、12…データベース、
43…メインチャンバ、52…配管、53…バルブ、54…CV
D材料ガスボンベ、55…レーザ発振器、56…レーザ光、
58…出力調整機構。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 秀造 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 高橋 貴彦 東京都青梅市今井2326番地株式会社日立 製作所デバイス開発センター内 (56)参考文献 特開 平3−53531(JP,A) 特開 平1−204448(JP,A) 特開 平3−89523(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (4)
- 【請求項1】処理室の内部にCVDガスを供給して該C
VDガスの雰囲気中でレーザ光を照射して表面を絶縁膜
で覆われた半導体集積回路基板上に該表面を覆う絶縁膜
の下層の配線膜に接続する新たな配線膜を付加形成する
方法であって、CVDガス雰囲気中でレーザ光を照射し
て前記絶縁膜に形成した前記半導体集積回路基板の内部
の配線膜を露出させる接続穴の内部に導体膜を析出さ
せ、前記レーザ光を該導体膜を析出させた接続穴の部分
から前記表面を覆う導体膜上に走査させて前記接続穴の
内部に析出させた導体膜に接続する第1の配線膜を前記
絶縁膜の上部に形成し、前記CVDガス雰囲気中で前記
レーザ光を走査させて前記接続穴から離れた位置を始点
として前記第1の配線膜に重ねて前記接続穴に至る第2
の配線膜を前記絶縁膜の上部に形成し、前記CVDガス
雰囲気中で前記レーザ光を走査させて前記半導体集積回
路基板の内部の配線膜に接続している導体膜に前記第2
の配線膜を電気的に接続する前記第2の配線膜よりも広
い幅を有する第3の配線膜を前記絶縁膜の上部に形成す
ることを特徴とする配線形成方法。 - 【請求項2】前記第3の配線膜を形成後に、前記CVD
ガスを前記処理室から排気した状態でで前記レーザ光を
前記第2の配線膜と前記第3の配線膜とに照射することを
特徴とする請求項1記載の配線形成方法。 - 【請求項3】前記レーザ光を、前記接続穴を回避して照
射することを特徴とする請求項2記載の配線形成方法。 - 【請求項4】前記第1の配線膜と前記第2の配線膜の形成
時に比べて、前記第3の配線膜の形成時の前記レーザ光
の出力を大きくすることを特徴とする請求項1記載の配
線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12319892A JP3149526B2 (ja) | 1992-05-15 | 1992-05-15 | 配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12319892A JP3149526B2 (ja) | 1992-05-15 | 1992-05-15 | 配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05326506A JPH05326506A (ja) | 1993-12-10 |
JP3149526B2 true JP3149526B2 (ja) | 2001-03-26 |
Family
ID=14854626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12319892A Expired - Fee Related JP3149526B2 (ja) | 1992-05-15 | 1992-05-15 | 配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3149526B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018111855A (ja) * | 2017-01-11 | 2018-07-19 | 株式会社ブイ・テクノロジー | 配線修正装置および配線修正方法 |
-
1992
- 1992-05-15 JP JP12319892A patent/JP3149526B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05326506A (ja) | 1993-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5182231A (en) | Method for modifying wiring of semiconductor device | |
JP4931277B2 (ja) | フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法 | |
US5405810A (en) | Alignment method and apparatus | |
JPH0697662B2 (ja) | 導電体堆積方法とボンディングパッドの選択的相互接続方法 | |
JPH10303199A (ja) | 半導体装置の加工方法およびそれに用いる加工装置 | |
US6232023B1 (en) | Contact exposure process and device | |
JP5481715B2 (ja) | レーザ加工装置及びレーザ加工方法 | |
JP3149526B2 (ja) | 配線形成方法 | |
JP2594972B2 (ja) | 配線形成方法およびその装置 | |
JP3523346B2 (ja) | 半導体装置における配線修正方法 | |
JP2001092111A (ja) | 電子線用転写マスクのパターン形状の検査方法 | |
JPH06295905A (ja) | 配線形成装置 | |
JP2655666B2 (ja) | 配線形成方法 | |
JP2531690B2 (ja) | 配線薄膜パタ―ンの形成方法及びその装置 | |
JP3009157B2 (ja) | 配線膜形成方法及びその装置 | |
EP0377101B1 (en) | A reference mark structure for guiding the alignment of unfinished semiconductor integrated circuits topographies to successive masks | |
JP2708560B2 (ja) | 半導体装置への接続配線形成方法 | |
JPH09219357A (ja) | 露光装置 | |
JP2600623B2 (ja) | 電子ビーム露光方法及びその装置 | |
JP2010090471A (ja) | レーザ加工装置及び方法 | |
TW502309B (en) | Photolithography method and device capable of increasing the overlay accuracy | |
JP3058668B2 (ja) | 電子デバイスの加工方法及びその装置 | |
JPS63164240A (ja) | 半導体装置における配線形成方法およびその装置 | |
JP2007129096A (ja) | 半導体装置の製造方法 | |
JPH02312237A (ja) | 半導体装置とその配線修正方法および配線修正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |