JPH02271555A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02271555A
JPH02271555A JP1091774A JP9177489A JPH02271555A JP H02271555 A JPH02271555 A JP H02271555A JP 1091774 A JP1091774 A JP 1091774A JP 9177489 A JP9177489 A JP 9177489A JP H02271555 A JPH02271555 A JP H02271555A
Authority
JP
Japan
Prior art keywords
fuse
conductive film
impurities
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1091774A
Other languages
English (en)
Inventor
Yukihiro Kagenishi
蔭西 幸博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1091774A priority Critical patent/JPH02271555A/ja
Publication of JPH02271555A publication Critical patent/JPH02271555A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置、特に、不良回路を救済するための
冗長性回路を有する半導体装置に関するものである。
(従来の技術) 近年、大規模集積回路などの高集積度を有する半導体装
置においては、必要以上の同じ回路を予備として同一基
板上に作成しておき、もし不良回路があった時には、そ
の予備の回路と置き換えることのできる冗長性回路を設
けることにより、製造上の歩留りが向上できる。
不良となった正規回路に対応する冗長性回路を選択する
ためのデータを記憶する手段として用いられてきた従来
のヒユーズの構造は第3図(a)に示すとおりである。
シリコン(SL)基板1に素子分離酸化膜(以下LOC
O8と称す)2を形成シテ、このLoCO8で分離され
た基板1の表面にp00拡散3およびn9拡散層4を設
ける。そして、ヒユーズとなる導電層5を前記LOCO
8上にバターニングして、前記p+拡散層3およびn+
拡散層4は接続孔6を介して電源用金属配、i!7に接
続された後に表面保護膜8を堆積して、ヒユーズ切断用
開口部9を形成する。なお、上記構造を有するヒユーズ
部の上から見た平面図を第3図(b)に示した。
(発明が解決しようとする課題) 従来のヒユーズでは、ヒユーズ切断用開口部から半導体
基板中へ侵入して半導体装置の機能や信頼性を損なう原
因となるイオン性不純物を捕獲するために電源電圧に接
続されるn0拡散層およびp+拡散層が設けられている
。しかし、この構造では半導体基板表面から侵入してく
る不純物を捕獲することはできても、半導体基板中を通
って侵入してくる不純物に対しては効果がなかった。ま
た、ヒユーズ切断用開口部の周囲に不純物捕獲用の拡散
層およびその拡散層へ接続される金属配線層を形成する
ための余分な表面領域を必要とする。
更に、ヒユーズ切断部の下は、LOGO8とヒユーズ用
配線層下の眉間絶縁膜とで半導体基板表面と分離されて
いるだけなので、ヒユーズ切断のために強力なエネルギ
ビームを与えた場合に半導体基板にまで損傷がおよぶ可
能性を有していた。
本発明は、上記従来の課題を解決するもので。
余分な表面領域を必要とせずにヒユーズ切断用開口部よ
り侵入するイオン性不純物の完全な遮蔽を実現するとと
もに、ヒユーズ切断時のエネルギビーム照射によって、
半導体基板におよぶ損傷を皆無にすることのできる半導
体装置を提供するものである。
(課題を解決するための手段) 本発明においては、まず半導体基板表面に形成した細孔
または細溝の内部に第1の絶縁膜を介して不純物の捕獲
層となる第1の導電膜を形成した後に細孔を埋めて表面
を平坦化する第2の絶縁膜を堆積させる。そして、第2
の絶縁膜の上に第3の絶縁膜を堆積して、ヒユーズとな
る第2の導電膜をパターニングした後に表面保護膜とな
る第4の絶縁膜を堆積してから、ヒユーズ切断用開口部
を設ける。
(作 用) 本発明によれば、半導体基板中に侵入する不純物を捕獲
するための導電膜がヒユーズ切断用開口部を完全に囲み
こんでしまうために、不純物の半導体基板への侵入を完
全に遮蔽することができる。
また、不純物を捕獲する導電膜に対してヒユーズ用の導
電膜およびヒユーズ切断用開口部が積層構造となるので
、不純物捕獲のための余分な表面領域を必要としない、
しかも、ヒユーズ切断部と半導体基板表面との間に絶縁
膜および導電膜が堆積されて十分な距離をへたてるため
に、ヒユーズ切断時のレーザ等の高エネルギビームの照
射によっても半導体基板が損傷を受けることがない。
(実施例) 第1図(a)、 (b)は本発明実施例の断面図および
平面図である。
本発明の一実施例を第2図(a)〜(C)の工程順断面
図を参照して説明する。
まず、第2図(a)のように、Si基板11にLOCo
S法等により素子分離酸化膜12を形成し、更に素子分
離酸化膜12で囲まれたSi基板11の表面に細孔また
は細溝13を開口する。その後、細溝13の側壁および
底面に第1の絶縁膜(シリコン酸化膜)14を熱酸化工
程により形成する。
次に、第2図(b)のように、半導体基板へ侵入する不
純物を捕獲する第1の導電膜15となる多結晶シリコン
を堆積させ、さらに細溝13を埋没させて表面を平坦化
するための第2の絶縁膜16となるCCD酸化膜を堆積
する。
続いて、第2図(c)のように、第1の導電膜15との
間の層間絶縁膜としてCCD酸化膜を第3の絶縁膜17
を堆積させた後に、ヒユーズとなる第2の導電膜18を
多結晶シリコンを堆積してパターニングを行う。
そして、最終的には、第1図(b)のように、シリコン
酸化膜やシリコン窒化膜あるいはそれらの積層膜からな
る表面保護膜19で全面を覆った後。
ヒユーズ切断用開口部20を形成する。
このようにして、ヒユーズとなる領域は不純物を捕獲す
るための第2の導電膜18で完全に包み込まれる。また
、第2の導電膜18はヒユーズ部と積層構造をなすため
に、不純物を捕獲するための余分な表面領域を必要とし
ない、さらに、ヒユーズとなる第2の導電膜18と半導
体基板11とは第1の絶縁膜14.第1の導電膜15.
第2の絶縁膜16および第3の絶縁膜17とで隔てられ
ている。
なお1本発明は上記実施例に限られるものではない6例
えば、第1の導電膜15および第2の導電膜18は多結
晶シリコンに限らず、高融点金属(W。
Ti、 Mo)やその珪化物またはこれ、らの多結晶シ
リコンとの積層膜を使用することも可能である。
また、細孔または細77g13を埋没させるための第2
の絶縁膜16としてはCVD酸化膜に限らずSOG法に
よるものも可能であり、さらには、絶縁膜ではなく多結
晶ポリシリコンで埋め込んでもよい。
(発明の効果) 本発明によれば、ヒユーズ切断用開口部から侵入するイ
オン性不純物を捕獲するための導電膜でヒユーズ部を取
り囲んでしまうために、不純物の半導体基板への侵入を
完全に遮蔽することができる。また、不純物を捕獲する
ための導電膜とヒユーズ用導電膜とが絶縁膜を介して積
層構造となるために、不純物を捕獲するための余分な表
面領域を必要としない。しかも、ヒユーズ切断部と半導
体基板表面との間が絶縁膜と導電膜とで十分に隔てられ
ているために、ヒユーズ切断時のレーザ等の高エネルギ
ビームの照射によっても半導体基板が損傷を受けること
がない。
【図面の簡単な説明】
第1図(a)、 (b)は本発明の一実施例の断面図と
平面図、第2図(a)〜(C)は本発明の一実施例の製
造工程を示す工程順断面図、第3図(a)、 (b)は
従来の構造を示す断面図と平面図である。 11・・・SL基板、12・・・素子分離酸化膜、13
・・・細孔または細溝、14・・・第1の絶縁膜(シリ
コン酸化膜)、15・・・第1の導電膜(多結晶シリコ
ン)、16・・・第2の絶縁膜(シリコン酸化膜)、1
7・・・第3の絶縁II!(シリコン酸化膜)、18・
・・第2の導電膜(多結晶シリコン)、19・・・表面
保護膜、  20・・・ ヒユーズ切断用開口部。 特許出願人 松下電子工業株式会社 第 図 第 図 (b) 1  ゛−5L茶租 12  ・・・東aim報化櫃 14 、16 、17 ・・・蛇球職 5、旧・・導電膜 9・・・表面体膜騰 ん・・・閉口ちp 13 “°゛ 兇183し ヌに 拓J(第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 正規回路およびヒューズが設けられた冗長性回路を有す
    る半導体装置において、不良回路部に対応する冗長性回
    路を活性化するためのデータを記憶する手段としてのヒ
    ューズ部が、半導体基板表面に形成された細孔または細
    溝の底面および側面を覆う第1の絶縁膜上に設けられた
    第1の導電膜と、前記第1の導電膜上に形成された第2
    の絶縁膜と第3の絶縁膜を介して形成された第2の導電
    膜からなることを特徴とする半導体装置。
JP1091774A 1989-04-13 1989-04-13 半導体装置 Pending JPH02271555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1091774A JPH02271555A (ja) 1989-04-13 1989-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1091774A JPH02271555A (ja) 1989-04-13 1989-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH02271555A true JPH02271555A (ja) 1990-11-06

Family

ID=14035932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1091774A Pending JPH02271555A (ja) 1989-04-13 1989-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH02271555A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563091A (ja) * 1991-09-04 1993-03-12 Fujitsu Ltd 半導体装置
US6384445B1 (en) 1994-09-26 2002-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device including memory cell transistors formed on SOI substrate and having fixed body regions
JP2008192986A (ja) * 2007-02-07 2008-08-21 Seiko Instruments Inc 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563091A (ja) * 1991-09-04 1993-03-12 Fujitsu Ltd 半導体装置
US6384445B1 (en) 1994-09-26 2002-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device including memory cell transistors formed on SOI substrate and having fixed body regions
JP2008192986A (ja) * 2007-02-07 2008-08-21 Seiko Instruments Inc 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
US6521971B2 (en) Metal fuse in copper dual damascene
US6300232B1 (en) Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof
JPH05235170A (ja) 半導体装置
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
JPH03241772A (ja) 半導体装置の製造方法
JP3572738B2 (ja) 半導体装置及びその製造方法
JP3485110B2 (ja) 半導体装置
JPH02271555A (ja) 半導体装置
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
JP3375447B2 (ja) 半導体装置
JP3328249B2 (ja) 半導体装置およびその製造方法
JPH0541481A (ja) 半導体集積回路
JP2833275B2 (ja) 半導体装置
JPH0352254A (ja) Mos型半導体装置およびその製造方法
JPS58190055A (ja) 半導体装置及びその製造方法
JPH02244740A (ja) イオンビームによる配線の切断および接続に適した半導体装置
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
EP0263574A1 (en) A method of manufacturing a semiconductor device, and a semiconductor device, having at least one selectively actuable conductive line
JPS61110447A (ja) 半導体装置
JPH0346256A (ja) 半導体装置
JPS56111250A (en) Preparation of semiconductor device
JPH0828422B2 (ja) 半導体装置
JPH05291406A (ja) ヒューズ回路
JPS599958A (ja) 半導体装置