JPH0789567B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0789567B2 JPH0789567B2 JP60034307A JP3430785A JPH0789567B2 JP H0789567 B2 JPH0789567 B2 JP H0789567B2 JP 60034307 A JP60034307 A JP 60034307A JP 3430785 A JP3430785 A JP 3430785A JP H0789567 B2 JPH0789567 B2 JP H0789567B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- semiconductor device
- guard ring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は欠陥回路救済用のフューズを備えた半導体装置
に関し、特にレーザ光を利用してフューズの切断を行う
様にした半導体装置に関するものである。
に関し、特にレーザ光を利用してフューズの切断を行う
様にした半導体装置に関するものである。
半導体装置、とりわけ同一構成の回路を多数固有するメ
モリ等の回路装置では、一部の回路の欠陥によりその装
置全体が不良となることを防止するために、いわゆる冗
長回路を装置内に形成しておき、欠陥が生じた回路をこ
の冗長回路で置き換える方法がとらえている。フューズ
はこの回路の置き換えに利用され、フューズを切断する
ことにより回路の置き換え、つまり回路の切り換えを行
うことができる。また、このフューズの切断に際して
は、フューズにレーザ光を投射してこれを焼き切る方法
が比較的多く使用されている。
モリ等の回路装置では、一部の回路の欠陥によりその装
置全体が不良となることを防止するために、いわゆる冗
長回路を装置内に形成しておき、欠陥が生じた回路をこ
の冗長回路で置き換える方法がとらえている。フューズ
はこの回路の置き換えに利用され、フューズを切断する
ことにより回路の置き換え、つまり回路の切り換えを行
うことができる。また、このフューズの切断に際して
は、フューズにレーザ光を投射してこれを焼き切る方法
が比較的多く使用されている。
そして、このようなレーザ光を用いたフューズ切断方式
では、レーザ光が効果的にフューズに作用し得るよう
に、フューズ上に形成した保護膜（層間絶縁膜）に開口
を開設してフューズを露呈させ、この開口を通してレー
ザ光をフューズに投射させる構成がとられている。しか
しながら、この構成では、この開口をとおして種々の汚
染物が、導体基板内に入り易くなり、半導体装置の信頼
性を低下させるおそれがある。このため、フューズの周
囲にこれを囲むようにガードリングを形成し、汚染物を
このガードリングで遮蔽して半導体基板内への侵入を防
止する構成を併せてとられている（日経マズロウヒル社
発行「日経エレクトロニクス（別冊マイクロデバイセ
ズ）」1981年12月７日号、P239〜245）。
では、レーザ光が効果的にフューズに作用し得るよう
に、フューズ上に形成した保護膜（層間絶縁膜）に開口
を開設してフューズを露呈させ、この開口を通してレー
ザ光をフューズに投射させる構成がとられている。しか
しながら、この構成では、この開口をとおして種々の汚
染物が、導体基板内に入り易くなり、半導体装置の信頼
性を低下させるおそれがある。このため、フューズの周
囲にこれを囲むようにガードリングを形成し、汚染物を
このガードリングで遮蔽して半導体基板内への侵入を防
止する構成を併せてとられている（日経マズロウヒル社
発行「日経エレクトロニクス（別冊マイクロデバイセ
ズ）」1981年12月７日号、P239〜245）。
ところで、レーザ光によるフューズ切断を行う方法で
は、投射させるレーザスポット光の径が小さいとフュー
ズに対するレーザスポット光の位置合わせ精度に高いも
のが要求され、切断作業が面倒かつ困難になると共に切
断不良の生ずる率も高くなる。また、逆にレーザスポッ
ト光を大きくすると層間絶縁膜の開口を外れた位置にレ
ーザ光が投射されて層間絶縁膜を損傷させ、ここからも
汚染物の侵入を許すことになる。このため、ガードリン
グはこれをも含めた大きさに形成しなければならず大型
化が避けられず、半導体素子の微細化の点で不利になる
という問題がある。
は、投射させるレーザスポット光の径が小さいとフュー
ズに対するレーザスポット光の位置合わせ精度に高いも
のが要求され、切断作業が面倒かつ困難になると共に切
断不良の生ずる率も高くなる。また、逆にレーザスポッ
ト光を大きくすると層間絶縁膜の開口を外れた位置にレ
ーザ光が投射されて層間絶縁膜を損傷させ、ここからも
汚染物の侵入を許すことになる。このため、ガードリン
グはこれをも含めた大きさに形成しなければならず大型
化が避けられず、半導体素子の微細化の点で不利になる
という問題がある。
本発明の目的は、フューズ上の層間絶縁膜をレーザ光に
よる損傷から防止すると共にレーザスポット光の大径化
を可能とし、これによりガードリングないし素子の小型
化を図り、かつ一方ではフューズ切断精度の許容範囲を
大きくして切断作業の容易化を図ることのできる半導体
装置を提供することにある。
よる損傷から防止すると共にレーザスポット光の大径化
を可能とし、これによりガードリングないし素子の小型
化を図り、かつ一方ではフューズ切断精度の許容範囲を
大きくして切断作業の容易化を図ることのできる半導体
装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれは、下記のとおりである。
を簡単に説明すれは、下記のとおりである。
すなわち、切断すべきフューズを除いて前記レーザ光が
投射される領域上に、アルミニウム層のような上記フュ
ーズよりも光反射率の高い層を形成することにより、レ
ーザスポット光の径が大きい場合にも層間絶縁膜の損傷
を防止することができ、これによりガードリングを大き
く形成する必要をなくして素子の小型化を図る一方、レ
ーザスポット光の位置合わせ等切断精度の許容範囲を大
きくして切断作業の容易化を達成することができる。
投射される領域上に、アルミニウム層のような上記フュ
ーズよりも光反射率の高い層を形成することにより、レ
ーザスポット光の径が大きい場合にも層間絶縁膜の損傷
を防止することができ、これによりガードリングを大き
く形成する必要をなくして素子の小型化を図る一方、レ
ーザスポット光の位置合わせ等切断精度の許容範囲を大
きくして切断作業の容易化を達成することができる。
第１図および第２図は本発明の参考例を示しており、Ｐ
型半導体基板１の上面に例えば選択酸化法によってフィ
ールド絶縁膜（SiO2）２を形成し、このフィールド絶縁
膜２上に多結晶シリコンからなるフューズ３を形成して
いる。このフューズ３の平面方向の周囲には、これを略
全周に亘って囲むようにガードリング４を形成してい
る。ガードリング４は前記フィールド絶縁膜２の周囲に
沿って半導体基板１にＮ型不純物を導入したＮ型領域５
と、このＮ型領域５上の絶縁膜６（SiO2）上においてコ
ンタクトホール７を通して接続されたコンタクト層とし
てのアルミニウム層（第１アルミニウム層）８とで構成
している。このガードリング４は必要によりアルミニウ
ム層８を通して所要の電位が印加される。
型半導体基板１の上面に例えば選択酸化法によってフィ
ールド絶縁膜（SiO2）２を形成し、このフィールド絶縁
膜２上に多結晶シリコンからなるフューズ３を形成して
いる。このフューズ３の平面方向の周囲には、これを略
全周に亘って囲むようにガードリング４を形成してい
る。ガードリング４は前記フィールド絶縁膜２の周囲に
沿って半導体基板１にＮ型不純物を導入したＮ型領域５
と、このＮ型領域５上の絶縁膜６（SiO2）上においてコ
ンタクトホール７を通して接続されたコンタクト層とし
てのアルミニウム層（第１アルミニウム層）８とで構成
している。このガードリング４は必要によりアルミニウ
ム層８を通して所要の電位が印加される。
一方、前記フューズ３上にはPSG膜（リンシリケートガ
ラス）９、プラズマ窒化膜（Si3−N4）10からなる層間
絶縁膜11を形成してフューズ３を覆っており、そして、
この層間絶縁膜11のフューズ３上の部分には開口12を開
設してフューズ３を露呈させている。その上で、フュー
ズ３の両端部に対応する層間絶縁膜11に夫々スルーホー
ル13を穿設し、層間絶縁膜11上に配設した第２アルミニ
ウム層14の配線部15をこれらスルーホール13を通してフ
ューズ３に夫々接続させている。この配線部15は図外の
冗長回路に接続されるものであることは言うまでもな
い。また、前記層間絶縁膜11の開口の12に対向する第２
アルミニウム層14の端部には、第２図に示すように、開
口12の周辺部において層間絶縁膜11を覆うカバー部16を
形成している。このカバー部16はフューズ３に対して対
向する両側が相互に接続されない範囲で可及的に広い範
囲に亘って延設形成している。
ラス）９、プラズマ窒化膜（Si3−N4）10からなる層間
絶縁膜11を形成してフューズ３を覆っており、そして、
この層間絶縁膜11のフューズ３上の部分には開口12を開
設してフューズ３を露呈させている。その上で、フュー
ズ３の両端部に対応する層間絶縁膜11に夫々スルーホー
ル13を穿設し、層間絶縁膜11上に配設した第２アルミニ
ウム層14の配線部15をこれらスルーホール13を通してフ
ューズ３に夫々接続させている。この配線部15は図外の
冗長回路に接続されるものであることは言うまでもな
い。また、前記層間絶縁膜11の開口の12に対向する第２
アルミニウム層14の端部には、第２図に示すように、開
口12の周辺部において層間絶縁膜11を覆うカバー部16を
形成している。このカバー部16はフューズ３に対して対
向する両側が相互に接続されない範囲で可及的に広い範
囲に亘って延設形成している。
なお、第２アルミニウム層14上にはパッシベーション膜
17を形成して図外の素子と共にこの第２アルミニウム層
14を保護し、またこれには前記層間絶縁膜11の開口12に
臨んでフューズ３ないし第２アルミニウム層14の一部を
露呈させる開口窓18を開設している。
17を形成して図外の素子と共にこの第２アルミニウム層
14を保護し、またこれには前記層間絶縁膜11の開口12に
臨んでフューズ３ないし第２アルミニウム層14の一部を
露呈させる開口窓18を開設している。
以上の構成によれば、フューズ３上の層間絶縁膜11は開
口12周辺の殆どが第２アルミニウム層14のカバー部16に
よって覆われることになる。このため、層間絶縁膜11の
開口12よりも大きなレーザスポット光をフューズ３に対
して投射してフューズ３を切断（溶断）しても、層間絶
縁膜11の開口12周辺部はカバー部16のマスク作用によっ
てレーザスポット光の直接の投射が防止されるので、レ
ーザ光による層間絶縁膜11の損傷は防止される。特に、
レーザ光はコヒーレントな光であるため、アルミニウム
のような高反射率の材質に投射されるその部分の光強度
は減衰して弱くなり、層間絶縁膜11に対するダメージを
小さいものにできる。一方、フューズとしての多結晶シ
リコンは反射率が低いため、レーザ光が有効に作用され
低いエネルギでも切断を可能にする。
口12周辺の殆どが第２アルミニウム層14のカバー部16に
よって覆われることになる。このため、層間絶縁膜11の
開口12よりも大きなレーザスポット光をフューズ３に対
して投射してフューズ３を切断（溶断）しても、層間絶
縁膜11の開口12周辺部はカバー部16のマスク作用によっ
てレーザスポット光の直接の投射が防止されるので、レ
ーザ光による層間絶縁膜11の損傷は防止される。特に、
レーザ光はコヒーレントな光であるため、アルミニウム
のような高反射率の材質に投射されるその部分の光強度
は減衰して弱くなり、層間絶縁膜11に対するダメージを
小さいものにできる。一方、フューズとしての多結晶シ
リコンは反射率が低いため、レーザ光が有効に作用され
低いエネルギでも切断を可能にする。
したがって、レーザスポット光の径を大きくしてのフュ
ーズ３の切断が可能となり、切断時におけるレーザスポ
ット光の位置合わせ等切断精度の許容範囲を広くでき、
切断作業の容易化を達成できる。
ーズ３の切断が可能となり、切断時におけるレーザスポ
ット光の位置合わせ等切断精度の許容範囲を広くでき、
切断作業の容易化を達成できる。
また、層間絶縁膜11の開口12近傍での損傷を防止できる
ので、ここからの汚染物の侵入も防止でき、ガードリン
グ４により囲む範囲もそれだけ狭くでき、ガードリング
はもとより素子の小型化を達成することもできる。第３
図および第４図に示す本発明の実施例は、この参考例の
アルミニウム層を単層としたものである。すなわち、ア
ルミニウム層20の一部を用いてフューズ３の接続用の配
線部21と開口12の周辺部を覆うカバー部22とを構成する
一方、同じアルミニウム層20でガードリング４のコンタ
クト層23を構成している。したがって、コンタクト層23
は配線部21との交差部において、相互に離間配置された
平面構造とされる。図中、第１図及び第２図と同一部分
には同一符号を付してある。
ので、ここからの汚染物の侵入も防止でき、ガードリン
グ４により囲む範囲もそれだけ狭くでき、ガードリング
はもとより素子の小型化を達成することもできる。第３
図および第４図に示す本発明の実施例は、この参考例の
アルミニウム層を単層としたものである。すなわち、ア
ルミニウム層20の一部を用いてフューズ３の接続用の配
線部21と開口12の周辺部を覆うカバー部22とを構成する
一方、同じアルミニウム層20でガードリング４のコンタ
クト層23を構成している。したがって、コンタクト層23
は配線部21との交差部において、相互に離間配置された
平面構造とされる。図中、第１図及び第２図と同一部分
には同一符号を付してある。
また、第５図のように、多数個のフューズ３を並列配置
し、これらをガードリング４で一体的に囲むようにして
もよい。この場合、フューズ３の一端側のアルミニウム
配線部21Aとカバー部22Aは一連に形成し、他方の配線部
21Bとカバー部22Bを夫々個別に形成することもできる。
し、これらをガードリング４で一体的に囲むようにして
もよい。この場合、フューズ３の一端側のアルミニウム
配線部21Aとカバー部22Aは一連に形成し、他方の配線部
21Bとカバー部22Bを夫々個別に形成することもできる。
前記第3,4図の実施例および第５図の例のいずれにおい
ても、レーザスポット光の大径化をはかり、切断作業の
容易化および素子の小型化を図り得ることは同じであ
る。
ても、レーザスポット光の大径化をはかり、切断作業の
容易化および素子の小型化を図り得ることは同じであ
る。
（１）フューズ上の層間絶縁膜の開口周辺を高反射率の
カバーで覆っているので、レーザスポット光の径が大き
くてもフューズ切断時に層間絶縁膜が損傷されることは
なく、ここからの汚染を防止できると共にその分ガード
リングを小型化でき、素子の小型化を達成できる。
カバーで覆っているので、レーザスポット光の径が大き
くてもフューズ切断時に層間絶縁膜が損傷されることは
なく、ここからの汚染を防止できると共にその分ガード
リングを小型化でき、素子の小型化を達成できる。
（２）フューズ切断用のレーザスポット光の径を大きく
できるので、フューズ切断時の位置合わせ精度、すなわ
ち切断精度の許容範囲を広くでき、切断作業を容易に行
うことができる。
できるので、フューズ切断時の位置合わせ精度、すなわ
ち切断精度の許容範囲を広くでき、切断作業を容易に行
うことができる。
（３）カバーはフューズの配線一部を延設して構成して
いるので、配線形成用のマスクの一部を変更するのみで
よく、形成工程を増やすこもなく容易に構成できる。
いるので、配線形成用のマスクの一部を変更するのみで
よく、形成工程を増やすこもなく容易に構成できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である多結晶シリコンをフ
ューズとして構成してなる半導体装置に適用した場合に
ついて説明したが、それに限定されるものではなく、レ
ーザ光の投射によって素子の一部を切断して回路の修正
を行う方式の半導体装置の全てに適用できる。
をその背景となった利用分野である多結晶シリコンをフ
ューズとして構成してなる半導体装置に適用した場合に
ついて説明したが、それに限定されるものではなく、レ
ーザ光の投射によって素子の一部を切断して回路の修正
を行う方式の半導体装置の全てに適用できる。
第１図は本発明の参考例の平面図、 第２図は第１図のAA線に沿う断面図、 第３図は実施例の平面図、 第４図は第３図のBB線に沿う断面図、 第５図は変形例の平面図である。 １……Ｐ型半導体基板、２……フィールド絶縁膜、３…
…フューズ、４……ガードリング、５……Ｎ型領域、８
……第１アルミニウム層、11……層間絶縁膜、12……開
口、14……第２アルミニウム層、15……配線層、16……
カバー部、17……パッシベーション、20……アルミニウ
ム層、21……配線部、22……カバー部、23……ガードリ
ング（コンタクト層）。
…フューズ、４……ガードリング、５……Ｎ型領域、８
……第１アルミニウム層、11……層間絶縁膜、12……開
口、14……第２アルミニウム層、15……配線層、16……
カバー部、17……パッシベーション、20……アルミニウ
ム層、21……配線部、22……カバー部、23……ガードリ
ング（コンタクト層）。
Claims (1)
- 【請求項１】半導体装置の欠陥回路救済用のフューズの
上層に形成した絶縁膜にフューズ切断用のレーザ光を投
射する開口を設けると共に、このフューズを囲むように
ガードリングを設けてなる半導体装置において、 前記フューズを光反射率の低い多結晶シリコンで形成
し、 前記絶縁膜に穿設したスルーホールを通してフューズの
両端に接続する夫々の配線部と、前記絶縁膜に突設した
スルーホールを通してガードリングに接続するガードリ
ングのコンタクト層とを同一の光反射率の高いアルミニ
ウム層で構成し、 前記配線部の一部を夫々対向させて延設し、前記開口の
部分を除く前記レーザ光が投射される領域上を覆い、該
延設した配線部の一部を前記コンタクト層が対向して包
囲してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034307A JPH0789567B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034307A JPH0789567B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194740A JPS61194740A (ja) | 1986-08-29 |
| JPH0789567B2 true JPH0789567B2 (ja) | 1995-09-27 |
Family
ID=12410499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034307A Expired - Lifetime JPH0789567B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789567B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924287A (en) * | 1985-01-20 | 1990-05-08 | Avner Pdahtzur | Personalizable CMOS gate array device and technique |
| US5329152A (en) * | 1986-11-26 | 1994-07-12 | Quick Technologies Ltd. | Ablative etch resistant coating for laser personalization of integrated circuits |
| IL82113A (en) * | 1987-04-05 | 1992-08-18 | Zvi Orbach | Fabrication of customized integrated circuits |
| JPH01184861A (ja) * | 1988-01-13 | 1989-07-24 | Toshiba Corp | レーザ光によるトリミング方法 |
| JPH03179764A (ja) * | 1989-12-07 | 1991-08-05 | N M B Semiconductor:Kk | リペア用冗長回路を備える半導体装置 |
| US5374590A (en) * | 1993-04-28 | 1994-12-20 | International Business Machines Corporation | Fabrication and laser deletion of microfuses |
| JP4591808B2 (ja) * | 2003-06-24 | 2010-12-01 | エルピーダメモリ株式会社 | 半導体装置 |
| JP6009139B2 (ja) * | 2010-06-22 | 2016-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS5863147A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-02-25 JP JP60034307A patent/JPH0789567B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61194740A (ja) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704805B1 (en) | Fuse structures, methods of making and using the same, and integrated circuits including the same | |
| JP5006604B2 (ja) | 半導体装置 | |
| JPH0789567B2 (ja) | 半導体装置 | |
| US6040615A (en) | Semiconductor device with moisture resistant fuse portion | |
| JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
| US6133625A (en) | Semiconductor device and method for manufacturing the same | |
| JPH0383361A (ja) | 半導体装置 | |
| US5926697A (en) | Method of forming a moisture guard ring for integrated circuit applications | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| US7875954B2 (en) | Semiconductor chip | |
| US7692190B2 (en) | Semiconductor device | |
| KR101214517B1 (ko) | 반도체장치 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| JP2576335B2 (ja) | 半導体ヒューズ素子 | |
| JP3266958B2 (ja) | 半導体装置 | |
| JPH0828422B2 (ja) | 半導体装置 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
| KR20010068736A (ko) | 반도체 장치의 제조 방법 | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| JP2578789B2 (ja) | 光−電子素子 | |
| JPS63260149A (ja) | 半導体装置 |