JPS61194740A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61194740A JPS61194740A JP60034307A JP3430785A JPS61194740A JP S61194740 A JPS61194740 A JP S61194740A JP 60034307 A JP60034307 A JP 60034307A JP 3430785 A JP3430785 A JP 3430785A JP S61194740 A JPS61194740 A JP S61194740A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulation film
- laser
- interlaminar insulation
- ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は欠陥回路救済用のフユーズを備えた半導体装置
に関し、特にレーザ光を利用してフユーズの切断を行う
様にした半導体装置に関するものである。
に関し、特にレーザ光を利用してフユーズの切断を行う
様にした半導体装置に関するものである。
半導体装置、とりわけ同一構成の回路を多数個有するメ
モリ等の回路装置では、一部の回路の欠陥によりその装
置全体が不良となることを防止するために、いわゆる冗
長回路を装置内に形成しておき、欠陥が生じた回路をこ
の冗長回路で置き換える方法がとられている。フユーズ
はこの回路の置き換えに利用され、フユーズを切断する
ことにより回路の置き換え、つまり回路の切り換えを行
うことができる。また、このフユーズの切断に際しては
、フユーズにレーザ光を投射してこれを焼き切る方法が
比較的多く使用されている。
モリ等の回路装置では、一部の回路の欠陥によりその装
置全体が不良となることを防止するために、いわゆる冗
長回路を装置内に形成しておき、欠陥が生じた回路をこ
の冗長回路で置き換える方法がとられている。フユーズ
はこの回路の置き換えに利用され、フユーズを切断する
ことにより回路の置き換え、つまり回路の切り換えを行
うことができる。また、このフユーズの切断に際しては
、フユーズにレーザ光を投射してこれを焼き切る方法が
比較的多く使用されている。
そして、このようなレーザ光を用いたフユーズ切断方式
では、レーザ光が効果的にフユーズに作用し得るように
、フユーズ上に形成した保護膜（層間絶縁膜）に開口を
開設してフユーズを露呈させ、この開口を通してレーザ
光をフユーズに投射させる構成がとられている。しかし
ながら、この構成では、この開口をとおして種々の汚染
物が半導体基板内に入り易くなり、半導体装置の信頼性
を低下させるおそれがある。このため、フユーズの周囲
にこれを囲むようにガードリングを形成し、汚染物をこ
のガードリングで遮蔽して半導体基板内への侵入を防止
する構成も併せてとられている（日経マグロウヒル社発
行「日経エレクトロニクス（別冊マイクロデバイセズ）
Ｊ １９８１年１２月７日号、Ｐ２３９〜２４５）。
では、レーザ光が効果的にフユーズに作用し得るように
、フユーズ上に形成した保護膜（層間絶縁膜）に開口を
開設してフユーズを露呈させ、この開口を通してレーザ
光をフユーズに投射させる構成がとられている。しかし
ながら、この構成では、この開口をとおして種々の汚染
物が半導体基板内に入り易くなり、半導体装置の信頼性
を低下させるおそれがある。このため、フユーズの周囲
にこれを囲むようにガードリングを形成し、汚染物をこ
のガードリングで遮蔽して半導体基板内への侵入を防止
する構成も併せてとられている（日経マグロウヒル社発
行「日経エレクトロニクス（別冊マイクロデバイセズ）
Ｊ １９８１年１２月７日号、Ｐ２３９〜２４５）。
ところで、レーザ光によるフユーズ切断を行う方法では
、投射させるレーザスポット光の径が小さいとフユーズ
に対するレーザスポット光の位置合わせ精度に高いもの
が要求され、切断作業が面倒かつ困難になると共に切断
不良の生ずる率も高くなる。また、逆にレーザスポット
光を大きくすると眉間絶縁膜の開口を外れた位置にレー
ザ光が投射されて層間絶縁膜を損傷させ、ここからも汚
染物の侵入を許すことになる。このため、ガードリング
はこれをも含めた大きさに形成しなければならず大型化
が避けられず、半導体素子の微細化の点で不利になると
いう問題がある。
、投射させるレーザスポット光の径が小さいとフユーズ
に対するレーザスポット光の位置合わせ精度に高いもの
が要求され、切断作業が面倒かつ困難になると共に切断
不良の生ずる率も高くなる。また、逆にレーザスポット
光を大きくすると眉間絶縁膜の開口を外れた位置にレー
ザ光が投射されて層間絶縁膜を損傷させ、ここからも汚
染物の侵入を許すことになる。このため、ガードリング
はこれをも含めた大きさに形成しなければならず大型化
が避けられず、半導体素子の微細化の点で不利になると
いう問題がある。
本発明の目的は、フユーズ上の層間絶縁膜をレーザ光に
よる損傷から防止すると共にレーザスポット光の大径化
を可能とし、これによりガードリングないし素子の小型
化を図り、かつ一方ではフユーズ切断精度の許容範囲を
大きくして切断作業の容易化を図ることのできる半導体
装置を提供することにある。
よる損傷から防止すると共にレーザスポット光の大径化
を可能とし、これによりガードリングないし素子の小型
化を図り、かつ一方ではフユーズ切断精度の許容範囲を
大きくして切断作業の容易化を図ることのできる半導体
装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、フユーズの上層に形成した層間絶縁膜の開口
の少なくとも周辺を覆う光反射率の高いカバーを形成す
ることにより、レーザスポット光の径が大きい場合にも
眉間絶縁膜の損傷を防止することができ、これによりガ
ードリングを大きく形成する必要をなくして素子の小型
化を図る一方、レーザスポット光の位置合わせ等切断精
度の許容範囲を大きくして切断作業の容易化を達成する
ことができる。
の少なくとも周辺を覆う光反射率の高いカバーを形成す
ることにより、レーザスポット光の径が大きい場合にも
眉間絶縁膜の損傷を防止することができ、これによりガ
ードリングを大きく形成する必要をなくして素子の小型
化を図る一方、レーザスポット光の位置合わせ等切断精
度の許容範囲を大きくして切断作業の容易化を達成する
ことができる。
第１図および第２図は本発明の一実施例を示ししており
、Ｐ型半導体基板１の上面に例えば選択酸化法によって
フィールド絶縁膜（ＳｉＯ，）２を形成し、このフィー
ルド絶縁膜２上に多結晶シリコンからなるフユーズ３を
形成している。このフユーズ３の平面方向の周囲には、
これを略全周に亘って囲むようにガードリング４を形成
している。ガードリング４は前記フィールド絶縁膜２の
周囲に沿って半導体基板１にＮ型不純物を導入したＮ型
領域５と、このＮ型領域５上の絶縁膜６（ＳｉＯｚ）上
においてコンタクトホール７を通して接続されたコンタ
クト層としてのアルミニウム層（第１アルミニウム層）
８とで構成している。
、Ｐ型半導体基板１の上面に例えば選択酸化法によって
フィールド絶縁膜（ＳｉＯ，）２を形成し、このフィー
ルド絶縁膜２上に多結晶シリコンからなるフユーズ３を
形成している。このフユーズ３の平面方向の周囲には、
これを略全周に亘って囲むようにガードリング４を形成
している。ガードリング４は前記フィールド絶縁膜２の
周囲に沿って半導体基板１にＮ型不純物を導入したＮ型
領域５と、このＮ型領域５上の絶縁膜６（ＳｉＯｚ）上
においてコンタクトホール７を通して接続されたコンタ
クト層としてのアルミニウム層（第１アルミニウム層）
８とで構成している。
このガードリング４は必要によりアルミニウム層８を通
して所要の電位が印加される。
して所要の電位が印加される。
一方、前記フユーズ３上にはＰＳＧ膜（リンシリケート
ガラス）９、プラズマ窒化膜（Ｓｉｉ−Ｎ４）１０から
なる眉間絶縁膜１１を形成してフユーズ３を覆っており
、そして、この層間絶縁膜１１のフユーズ３上の部分に
は開口１２を開設してフユーズ３を露呈させている。そ
の上で、フェーズ３の両端部に対応する眉間絶縁膜１１
に夫々スルーホール１３を穿設し、眉間絶縁膜１１上に
配設した第２アルミニウム層１４の配線部１５をこれら
スルーホール１３を通してフユーズ３に夫々接続させて
いる。この配線部１５は図外の冗長回路に接続されるも
のであることは言うまでもない。また、前記層間絶縁膜
１１の開口１２に対向する第２アルミニウム層１４の端
部には、第２図に示すように、開口１２の周辺部におい
て層間絶縁膜１１を覆うカバ一部１６を形成している。
ガラス）９、プラズマ窒化膜（Ｓｉｉ−Ｎ４）１０から
なる眉間絶縁膜１１を形成してフユーズ３を覆っており
、そして、この層間絶縁膜１１のフユーズ３上の部分に
は開口１２を開設してフユーズ３を露呈させている。そ
の上で、フェーズ３の両端部に対応する眉間絶縁膜１１
に夫々スルーホール１３を穿設し、眉間絶縁膜１１上に
配設した第２アルミニウム層１４の配線部１５をこれら
スルーホール１３を通してフユーズ３に夫々接続させて
いる。この配線部１５は図外の冗長回路に接続されるも
のであることは言うまでもない。また、前記層間絶縁膜
１１の開口１２に対向する第２アルミニウム層１４の端
部には、第２図に示すように、開口１２の周辺部におい
て層間絶縁膜１１を覆うカバ一部１６を形成している。
このカバ一部１６はフユーズ３に対して対向する両側が
相互に接続されない範囲で可及的に広い範囲に亘って延
設形成している。
相互に接続されない範囲で可及的に広い範囲に亘って延
設形成している。
なお、第２アルミニウム層１４上にはバンシベーション
膜１７を形成して図外の素子と共にこの第２アルミニウ
ム層１４を保護し、またこれには前記層間絶縁膜１１の
開口１２に臨んでフユーズ３ないし第２アルミニウム層
１４の一部を露呈させる開口窓１日を開設している。
膜１７を形成して図外の素子と共にこの第２アルミニウ
ム層１４を保護し、またこれには前記層間絶縁膜１１の
開口１２に臨んでフユーズ３ないし第２アルミニウム層
１４の一部を露呈させる開口窓１日を開設している。
以上の構成によれば、フユーズ３上の眉間絶縁膜１１は
開口１２周辺の殆どが第２アルミニウム層１４のカバ一
部１６によって覆われることになる。このため、層間絶
縁膜１１の開口１２よりも大きなレーザスポット光をフ
ユーズ３に対して投射してフユーズ３を切断（溶断）し
ても、眉間絶縁ＪＪｕｌｌの開口１２周辺部はカバ一部
１６のマスク作用によってレーザスポット光の直接の投
射が防止されるので、レーザ光による眉間絶縁膜１１の
損傷は防止される。特に、レーザ光はコヒーレントな光
であるため、アルミニウムのような高反射率の材質に投
射されるとその部分の光強度は減衰して弱くなり、層間
絶縁膜１１に対するダメージを小さいものにできる。一
方、フユーズとしての多結晶シリコンは反射率が低いた
め、レーザ光が有効に作用され低いエネルギでも切断を
可能にする。
開口１２周辺の殆どが第２アルミニウム層１４のカバ一
部１６によって覆われることになる。このため、層間絶
縁膜１１の開口１２よりも大きなレーザスポット光をフ
ユーズ３に対して投射してフユーズ３を切断（溶断）し
ても、眉間絶縁ＪＪｕｌｌの開口１２周辺部はカバ一部
１６のマスク作用によってレーザスポット光の直接の投
射が防止されるので、レーザ光による眉間絶縁膜１１の
損傷は防止される。特に、レーザ光はコヒーレントな光
であるため、アルミニウムのような高反射率の材質に投
射されるとその部分の光強度は減衰して弱くなり、層間
絶縁膜１１に対するダメージを小さいものにできる。一
方、フユーズとしての多結晶シリコンは反射率が低いた
め、レーザ光が有効に作用され低いエネルギでも切断を
可能にする。
したがって、レーザスポット光の径を大きくしてのフユ
ーズ３の切断づ（可能となり、切断時におけるレーザス
ポット光の位置合わせ等切断精度の許容範囲を広くでき
、切断作業の容易化を達成できる。
ーズ３の切断づ（可能となり、切断時におけるレーザス
ポット光の位置合わせ等切断精度の許容範囲を広くでき
、切断作業の容易化を達成できる。
また、層間絶縁膜１１の開口１２近傍での損傷を防止で
きるので、ここからの汚染物の侵入も防止でき、ガード
リング４により囲む範囲もそれだけ狭くでき、ガードリ
ングはもとより素子の小型化を達成することもできる。
きるので、ここからの汚染物の侵入も防止でき、ガード
リング４により囲む範囲もそれだけ狭くでき、ガードリ
ングはもとより素子の小型化を達成することもできる。
特に本例では、第１アルミニウム層８でガードリング４
を構成し、第２アルミニウム層１４で配線部１５とカバ
一部１６とを構成しているので、両者を立体的に交差さ
せることも可能であり、ガードリング４ないし素子全体
の小型化を一層向上できる。
を構成し、第２アルミニウム層１４で配線部１５とカバ
一部１６とを構成しているので、両者を立体的に交差さ
せることも可能であり、ガードリング４ないし素子全体
の小型化を一層向上できる。
なお、アルミニウム層が単層の場合には、第３図および
第４図に示す構造となる。すなわち、アルミニウム層２
０の一部を用いてフユーズ３の接続用の配線部２１と開
口１２の周辺部を覆うカバ一部２２とを構成する一方、
同じアルミニウム層２０でガードリング４のコンタクト
層２３を構成している。したがって、コンタクト層２３
は配線部２１との交差部において、相互に離間配置され
た平面構造とされる。図中、第１図及び第２図と同一部
分には同一符号を付しである。
第４図に示す構造となる。すなわち、アルミニウム層２
０の一部を用いてフユーズ３の接続用の配線部２１と開
口１２の周辺部を覆うカバ一部２２とを構成する一方、
同じアルミニウム層２０でガードリング４のコンタクト
層２３を構成している。したがって、コンタクト層２３
は配線部２１との交差部において、相互に離間配置され
た平面構造とされる。図中、第１図及び第２図と同一部
分には同一符号を付しである。
また、第５図のように、多数個のフユーズ３を並列配置
し、これらをガードリング４で一体的に囲むようにして
もよい。この場合、フユーズ３の一端側のアルミニウム
配線部２１Ａとカバ一部２２Ａは一連に形成し、他方の
配線部２１Ｂとカバ一部２２Ｂを夫々個別に形成するこ
ともできる。
し、これらをガードリング４で一体的に囲むようにして
もよい。この場合、フユーズ３の一端側のアルミニウム
配線部２１Ａとカバ一部２２Ａは一連に形成し、他方の
配線部２１Ｂとカバ一部２２Ｂを夫々個別に形成するこ
ともできる。
前記第３，４図の実施例および第５図の例のいずれにお
いても、レーザスポット光の大径化をはかり、切断作業
の容易化および素子の小型化を図り得ることは同じであ
る。
いても、レーザスポット光の大径化をはかり、切断作業
の容易化および素子の小型化を図り得ることは同じであ
る。
（１）フユーズ上の眉間絶縁膜の開口周辺を高反射率の
カバーで覆っているので、レーザスポット光の径が大き
くてもフユーズ切断時に眉間絶縁膜が損傷されることは
なく、ここからの汚染を防止できると共にその分ガード
リングを小型化でき、素子の小型化を達成できる。
カバーで覆っているので、レーザスポット光の径が大き
くてもフユーズ切断時に眉間絶縁膜が損傷されることは
なく、ここからの汚染を防止できると共にその分ガード
リングを小型化でき、素子の小型化を達成できる。
（２）フユーズ切断用のレーザスポット光の径を大きく
できるので、フユーズ切断時の位置合わせ精度、すなわ
ち切断精度の許容範囲を広くでき、切断作業を容易に行
うことができる。
できるので、フユーズ切断時の位置合わせ精度、すなわ
ち切断精度の許容範囲を広くでき、切断作業を容易に行
うことができる。
（３）カバーはフユーズの配線一部を延設して構成して
いるので、配線形成用のマスクの一部を変更するのみで
よく、形成工程を増やすこともなく容易に構成できる。
いるので、配線形成用のマスクの一部を変更するのみで
よく、形成工程を増やすこともなく容易に構成できる。
（４）２層構造のアルミニウム層の場合には、第２アル
ミニウム層を用いて配線部とカバ一部を構成し、ガード
リングには第１アルミニウム層を用いるので、両者を立
体的に交差配置でき、寸法の低減を図ることもできる。
ミニウム層を用いて配線部とカバ一部を構成し、ガード
リングには第１アルミニウム層を用いるので、両者を立
体的に交差配置でき、寸法の低減を図ることもできる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、カバ一部は
配線部とは別体のアルミニウム層を用いて構成してもよ
い。この場合高反射率の材質であれば、アルミニウム以
外の金属または金属以外の材質であってもよい。また、
ガードリングは多結晶シリコンを用いてもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、カバ一部は
配線部とは別体のアルミニウム層を用いて構成してもよ
い。この場合高反射率の材質であれば、アルミニウム以
外の金属または金属以外の材質であってもよい。また、
ガードリングは多結晶シリコンを用いてもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である多結晶シリコンをフ
ユーズとして構成してなる半導体装置に適用した場合に
ついて説明したが、それに限定されるものではなく、レ
ーザ光の投射によって素子の一部を切断して回路の修正
を行う方式の半導体装置の全てに適用できる。
をその背景となった利用分野である多結晶シリコンをフ
ユーズとして構成してなる半導体装置に適用した場合に
ついて説明したが、それに限定されるものではなく、レ
ーザ光の投射によって素子の一部を切断して回路の修正
を行う方式の半導体装置の全てに適用できる。
第１図は本発明の一実施例の平面図、
第２図は第１図のＡＡ線に沿う断面図、第３図は変形例
の平面図、 第４図は第３図のＢＢ線に沿う断面図、第５図は他の変
形例の平面図である。 １・・・Ｐ型半導体基板、２・・・フィールド絶縁膜、
３・・・フユーズ、４・・・ガードリング、５・・・Ｎ
型領域、８・・・第１アルミニウム層、１１・・・層間
絶縁膜、１２・・・開口、１４・・・第２アルミニウム
層、 １５・・・配ｇ部、１６・・・カバ一部、１７・
・・パッシベーション、２０・・・アルミニウム層、２
１・・・配線部、２２・・・カバ一部、２３・・・ガー
ドリング（コンタクト層）。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
の平面図、 第４図は第３図のＢＢ線に沿う断面図、第５図は他の変
形例の平面図である。 １・・・Ｐ型半導体基板、２・・・フィールド絶縁膜、
３・・・フユーズ、４・・・ガードリング、５・・・Ｎ
型領域、８・・・第１アルミニウム層、１１・・・層間
絶縁膜、１２・・・開口、１４・・・第２アルミニウム
層、 １５・・・配ｇ部、１６・・・カバ一部、１７・
・・パッシベーション、２０・・・アルミニウム層、２
１・・・配線部、２２・・・カバ一部、２３・・・ガー
ドリング（コンタクト層）。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体装置の欠陥回路救済用のフューズの上層に形
成した層間絶縁膜にフューズ切断用のレーザ光を投射す
る開口を設けると共に、このフューズを囲むようにガー
ドリングを設けてなる半導体装置において、少なくとも
前記層間絶縁膜の開口周辺にこの部分を覆う光反射率の
高いカバーを形成してなることを特徴とする半導体装置
。 ２、カバーはフューズに接続する配線用のアルミニウム
層の一部を開口周辺に亘って延設してなる特許請求の範
囲第１項記載の半導体装置。 ３、ガードリングのコンタクト層を第１アルミニウム層
で構成し、前記カバー及び配線部を第２アルミニウム層
で構成してなる特許請求の範囲第２項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034307A JPH0789567B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034307A JPH0789567B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194740A true JPS61194740A (ja) | 1986-08-29 |
| JPH0789567B2 JPH0789567B2 (ja) | 1995-09-27 |
Family
ID=12410499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034307A Expired - Lifetime JPH0789567B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789567B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01184861A (ja) * | 1988-01-13 | 1989-07-24 | Toshiba Corp | レーザ光によるトリミング方法 |
| US4875971A (en) * | 1987-04-05 | 1989-10-24 | Elron Electronic Industries, Ltd. | Fabrication of customized integrated circuits |
| US4924287A (en) * | 1985-01-20 | 1990-05-08 | Avner Pdahtzur | Personalizable CMOS gate array device and technique |
| JPH03179764A (ja) * | 1989-12-07 | 1991-08-05 | N M B Semiconductor:Kk | リペア用冗長回路を備える半導体装置 |
| US5329152A (en) * | 1986-11-26 | 1994-07-12 | Quick Technologies Ltd. | Ablative etch resistant coating for laser personalization of integrated circuits |
| US5374590A (en) * | 1993-04-28 | 1994-12-20 | International Business Machines Corporation | Fabrication and laser deletion of microfuses |
| JP2005019498A (ja) * | 2003-06-24 | 2005-01-20 | Elpida Memory Inc | 半導体装置 |
| US20110309466A1 (en) * | 2010-06-22 | 2011-12-22 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS5863147A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-02-25 JP JP60034307A patent/JPH0789567B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS5863147A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924287A (en) * | 1985-01-20 | 1990-05-08 | Avner Pdahtzur | Personalizable CMOS gate array device and technique |
| US5329152A (en) * | 1986-11-26 | 1994-07-12 | Quick Technologies Ltd. | Ablative etch resistant coating for laser personalization of integrated circuits |
| US4875971A (en) * | 1987-04-05 | 1989-10-24 | Elron Electronic Industries, Ltd. | Fabrication of customized integrated circuits |
| JPH01184861A (ja) * | 1988-01-13 | 1989-07-24 | Toshiba Corp | レーザ光によるトリミング方法 |
| JPH03179764A (ja) * | 1989-12-07 | 1991-08-05 | N M B Semiconductor:Kk | リペア用冗長回路を備える半導体装置 |
| US5374590A (en) * | 1993-04-28 | 1994-12-20 | International Business Machines Corporation | Fabrication and laser deletion of microfuses |
| JP2005019498A (ja) * | 2003-06-24 | 2005-01-20 | Elpida Memory Inc | 半導体装置 |
| JP4591808B2 (ja) * | 2003-06-24 | 2010-12-01 | エルピーダメモリ株式会社 | 半導体装置 |
| US20110309466A1 (en) * | 2010-06-22 | 2011-12-22 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2012009481A (ja) * | 2010-06-22 | 2012-01-12 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789567B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581628A (en) | Circuit programming by use of an electrically conductive light shield | |
| CN104009024A (zh) | 半导体器件及半导体晶片 | |
| KR100745910B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| US20040178425A1 (en) | Semiconductor device having fuse | |
| US6879020B2 (en) | Semiconductor device | |
| JPS61194740A (ja) | 半導体装置 | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| US20060273424A1 (en) | Semiconductor device | |
| JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
| JP2002203902A (ja) | 最適化された金属ヒューズの処理工程 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| US20060076642A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| JP3634596B2 (ja) | 半導体装置 | |
| JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
| CN108155176B (zh) | 防光干扰的半导体芯片的制作方法 | |
| JPH0828422B2 (ja) | 半導体装置 | |
| JPH09172087A (ja) | 半導体装置 | |
| JPS62298133A (ja) | 半導体基板 | |
| JP4236509B2 (ja) | 半導体メモリの製造方法 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH04214630A (ja) | 半導体装置の製造方法 | |
| KR100431308B1 (ko) | 반도체소자의 제조방법 | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| CN114864547A (zh) | 半导体结构和半导体结构的制造方法 |